集成電路分析系統和方法

2023-11-30 10:36:11

專利名稱：集成電路分析系統和方法
技術領域：
本發明涉及集成電路，特別是集成電路的分析系統和方法。
背景技術：
正如能被對集成電路工藝有一般性技能的人領會的那樣，例如，要通過成品來理 解集成電路難度極大。例如，現代電子集成電路通過高度自動化的流程製作。舉一個例子， 集成電路的設計一般是用硬體說明語言寫一個功能的高級說明，並在邏輯大門級進行合 成。這個方法，加之日益廣泛地使用了原先設計好的電路子塊(例如硬體和/或如軟體「宏 功能」)，推動了各中各樣大門設計的程序製作。這個高度自動化的過程也稱之為自動路由，往往包括能自動在足夠的空間中放置 電子元件的軟體程序。這個方法得到的結果未必是按邏輯排列或視覺上很美觀的布局。因 此表述相同功能模塊的布局可能會不同。雖然人們已經開發了集成電路的逆轉工程技術，用以再製作集成電路的低級網絡 表(另外也稱之為大門、原始級或單元級網絡表)，其自動化和準確性相當高，但是，要將這 些網絡表進行組織和分析，使之成為功能性的、模塊化的和/或分等級的模塊，目前還嚴重 依賴專家大量的人工處理。這樣做不僅費時，而且價格高昂。人們在這個工藝中使用了不同的方法，提供從集成電路或集成電路的功能識別 中自動提取邏輯。雷斯特提出的一個方法使用電路拆析程序來提取邏輯。(見Lester， A. Bazargan-Saber，P. Greiner，Α.發表的題為 「YAGLE，用於 CMOS VLSI 電路的第二代功能 邏輯提取法」，登載於《第十次微電子國際大會議程》，1998年，第265-268頁)YAGLE能夠應 用於網絡表的提取，以此減少模擬時間。然而它並不能提供讓人理解的結果。此外，YAGLE 方法極易造成網絡表的誤差。另一個方法由Boehner，M提出，它提供了從電晶體到大門級的規律性提取法(見 "L0GEX-CM0S技術從電晶體到大門級的自動化邏輯提取法」，登載於《第25次ACM/1EEE自 動化大會議程》，1988年，第517-522頁。這一方法的缺點之一是在高於大門級的更高級的 邏輯提取中缺乏可行的規律性方法。另一個已知的方法由Ohlrich, M.，Ebeling, C.，Ginting, E.和 Sather, L 發表。 (見「子雙子星座使用快速子圖同形算法識別子電路」，登載於《第30次國際自動化大會程 序》，1993年，第31-37頁)雖然Ohlrich，M等人提出的方法是該領域最重要的算法之一， 但它需要一個完全已知的基礎元素庫。因此從現代優化的時機變更和合成技術的角度，該 方法不適合高級的功能識別。因此，我們需要一個新的集成電路分析系統和方法，去克服已知方法中的缺點，至 少為公眾提供一個有用的替補方法。我們提供這個背景資料披露了申請人認為同本發明相關的信息。我們沒有承認， 也不應猜測前面的任何信息構成同本發明相左的工藝。發明總結本發明的一個目標是提供新集成電路的分析系統和方法。根據本發明的各個不同 方面，本文翔實地說明了集成電路分析的不同方法和系統。本發明的另一個目標是，使用概率性模型結合分割暗示、手印匹配和圖形匹配等 手段，對於具有功能相等邏輯模塊的集成電路，提供新的電路分析系統和方法，以此來表述 集成電路中一系列大門邏輯。本發明的另一個目標是，通過培養出經過選擇的、使用各種培養策略和分割暗示 的子圖，提供一種方法和系統，使之能梯次表示集成電路大門級網絡表的特性。根據本發明的一個方面，我們提供一種方法，通過使用取自至少一個參考集成電路 的至少一個參考網絡表或其中部分，分析取自至少第一個集成電路的至少一個目標網絡表或 其中的一個部分。該方法由以下步驟組成a)說明所說目標網絡表或其中一部分的特性，以 獲取所說多個目標網絡表或其中的一部分；b)說明所說至少一個參考網絡表或其中的一部 分的特性，以獲取所說至少一個參考網絡表或其中一部分的多個特性；c)用步驟a)中獲得的 多個特性與步驟b)中獲得的多個特性相匹配；d)提取從步驟c)中獲得的匹配信息。根據本發明的另一個方面，我們提供一種方法，通過使用取自至少一個參考集成 電路的至少一個參考網絡表或其中一部分，使用具有所說參考集成電路一部分特性的參考 網絡表或其中一部分，說明取自至少第一個集成電路的至少一個目標網絡表或其中一部分 的特性。該方法由以下步驟組成a)從所指目標網絡表或其中一部分中選擇一個種子部 分；b)使用結構數據開採技術說明這個種子的特性，以獲得種子的特性；c)將這個種子和 所說參考網絡表或其中的一部分加以匹配，如果匹配，就使用包括臨近子圖的培養策略培 養出種子，並且重複步驟b)到c) ；d)否則，摒棄這個種子。根據本發明的另一個方面，我們提供一種方法，使用取自至少一個參考集成電路 的至少一個網絡表或其中的一部分，使用具有所說參考集成電路雜亂脈衝幹擾特性參考網 絡表或其中一部分，梯次說明表述大門級網絡表或集成電路一部分的那個圖形的特性。該 系統包括這些步驟a)從該圖形中選擇一個種子子圖；b)計算該種子子圖的雜亂脈衝幹擾 值；C)將計算出的雜亂脈衝幹擾值和所說參考網絡表或其中一部分的雜亂脈衝幹擾值相 匹配，如果匹配，使用包括臨近子圖的培養策略培養出種子子圖，並且重複步驟b)到c) ；d) 否則摒棄這個種子子圖。根據本發明的另一個方面，我們提供一種系統，使用取自至少一個參考集成電路 的至少一個參考網絡表或其中一部分，分析取自至少第一個集成電路的至少一個目標網絡 表或其中一部分。該系統包括本文實施的提供帶電腦可讀代碼的儲存器，可以通過CPU運 行。該代碼包括a)代碼手段，它能說明所說目標網絡表或其中一部分，以獲得所說目標網 絡表或其中一部分的多個特性；b)代碼手段，它能說明至少一個參考網絡表或其中一部分 的特性，以獲得所說至少一個參考網絡表或其中一部分的多個特性；c)代碼手段，它能將 從a)步驟中得到的多個特性和在b)步驟中得到的多個特性相匹配；d)代碼手段，它能從 c)步驟中提取匹配的信息。根據本發明的另一個方面，我們提供一種系統，使用取自至少一個參考集成電路 的至少一個參考網絡表或其中一部分，分析取自至少第一個集成電路至少一個目標網絡表 或其中一部分。該系統包括本文實施的提供帶電腦可讀代碼的儲存器，該代碼可以通過CPU運行，使用所說參考網絡表或其中一部分，使用具有所說集成電路或一部分特性的參考 網絡表或其中一部分，說明該所說目標網絡表或其中一部分的特性。該代碼包括a)代碼 手段，它能從所說參考網絡表或其中的一部分中能夠選擇種子部分；b)代碼手段，它能使 用結構數據開採技術說明該種子的特性，以獲得該種子的特性；c)代碼手段，它能將該種 子和所說參考網絡表或其中一部分相匹配，如果匹配，使用包括臨近種子的培養策略培養 出該種子，並且重複步驟b)到c) ；d)否則摒棄該種子。根據本發明的另一個方面，我們提供一種系統，使用其中至少一個參考集成電路 的至少一個參考網絡或其中一部分，分析取自至少第一個集成電路至少一個目標網絡表或 其中的一部分。該系統包括本文實施的提供帶電腦可讀代碼的儲存器，該代碼可以通過 CPU運行，使用所說參考網絡表或其中一部分，使用具有所說參考集成電路或其一部分雜亂 脈衝幹擾特性的網絡表或其中一部分，梯次說明表述所說目標網絡表或其中一部分圖形的 特性。該代碼包括a)代碼手段，它能從該圖形中選擇種子子圖；b)代碼手段，它能計算出 該種子子圖的雜亂脈衝幹擾值；c)代碼手段，它能將計算出的雜亂脈衝幹擾值和所說該參 考網絡或其中一部分的雜亂脈衝幹擾相匹配，如果匹配，使用包括臨近種子子圖的培養策 略培養出該種子子圖，並且重複步驟b)到c) ；d)否則摒棄該種子子圖。附圖概述我們使用供參考的


本發明，這些附圖為圖1說明集成電路逆轉工程中涉及的一般性步驟；圖2為集成電路大門級網絡表和網絡表圖形表述的圖例；圖3是根據本發明一個實施方法製作的元素庫流程例；圖4是圖3中製作的元素庫內部特性結構的圖例；圖5是在目標集成電路中選擇種子電路流程的圖例；圖6是根據本發明一個實施方法生長種子電路元素流程圖例；圖7是布爾確定圖例；圖8根據本發明一個實施方法形成行為型種子過程圖例；圖9這個圖例說明根據本發明一個實施方法，表示使用在目標開採流程中的一般 性排列結構；圖10和圖11是在目標集成電路中尋找結構的過程圖例；圖12是梯次說明子圖特性的流程圖；圖13是兩個子圖合二為一的圖例；並且圖14這個圖例顯示使用替代的雜亂脈衝幹擾算法，說明帶標籤的圖形特性的過程。詳述本文說明的不同實施方法，應對各種難題，包括某種分析低級網絡表以此懂得集 成電路中包含的功能，特別是針對較大型的低級網絡表，我們舉例說明了各種難題。為了便 於說明，本文中的「低級」、「大門級，，和「單元級，，等詞語可以交換使用，它們通常指較為低 級的網絡表，需要進一步的處理，以確定集成電路中各種層次、模塊和/或功能。圖1中的流程圖說明根據本文透露的本發明中各實施方法，分析集成電路所涉及 的一般性步驟，從再製作集成電路的布局和建立對其有表述性的標準單元網絡表的起始步驟，到建立模塊級網絡表和功能級說明。例如，在一個實施方法中，可以使用一個到多個人 工操作/執行的和/或一個到多個部分或全部自動化的處理系統，自動從集成電路圖形中 提取單元。參考圖1並根據本發明的一個實施方法，我們可以看到，集成電路的逆轉工程始 於給集成電路上緩燃劑，拍攝每層的圖形並將所有的圖形縫合在一起形成一個馬賽克畫 面。這樣我們就可以獲得各組成部分之間的聯繫，以便再製作一個廣闊的平面電路布局。標 準的單元可以從集成電路的馬賽克畫面和平面布局中人工或自動化提取。一旦單元被提取 後，它們就可以用人工或自動化手段連接起來，或者通過一種或多種輔助系統連接起來，以 此製作經過分析過的裝置的單元級網絡表。單元級網絡表可以用人工或自動化手段進一步 分析，以便獲取層次性的模塊級網絡表或高級的功能塊圖形。應該指出的是，雖然這種單元 級網絡表包含的裝置處理、拍攝圖形以及圖形識別工藝造成了一些誤差，但在整個過程中 這些誤差可以得到糾正，以便獲得有用的結果。也就是說，雖然應用程式的設計通常容易出 現網絡表方面的誤差，由於它們對於逆轉工程中具有普遍的應用性，儘管在起始階段的網 絡表中會出現誤差，本文說明的方法和系統能夠提供可以利用的結果。正如了解集成電路工藝的人們能理解的那樣，本文說明的各實施方法中的方法和 系統可以從起始點開始執行。例如，在一個實施方法中，我們可以對這種方法和系統加以配 置，推動和/或促進圖1中說明的過程所需的各個步驟，以及/或者其它相關的但沒有明確 說明的步驟。也就是說，我們可以對這種方法和系統加以配置，從加了緩燃劑的模具和縫合 的馬賽克圖中，再次製作目標布局，進而製作參考性的標準單元網絡表，並且從中產生某個 模塊級和/或功能塊的說明。在其它實施方法中，我們可以從以前製作的標準單元網絡表 中，對這個方法和系統加以配置進行實施，以此產生目標集成電路模塊和/或功能塊的說 明。對集成電路實行逆轉工程這個過程，可能會產生各種誤差，如不規則的形狀和線 條厚度、登記誤差和連接誤差等，並且在處理由擴散和井坑等問題引起的平整問題時，這些 誤差還會進一步複雜化。因此，對集成電路具工藝有一般性技能的人能夠理解，處理一個經 過逆轉工程的布局比處理一個原始的布局，即處理圖像資料庫系統II的格式(DGSII)，其 難度更大。因此，集成電路工藝中的逆轉工程往往會涉及到讓專家分析師手工識別集成電 路設計中的每個獨特的標準單元，並且識別它的功能。這樣會讓一個專家花上幾個星期的 時間識別完使用大型單元庫做成的設計。一般來說，有可能通過一個或多個電腦程式(例如，軟體和/或硬體帶動的應用程 序、算法和/或裝置)對逆轉工程的過程實行自動化，到達製作標準單元網絡表這一步。在 本發明的一個實施方法中，我們也執行了該系統和方法來分析集成電路，從低級網絡表中 (NAND, NOR, DFF, MUX等)做提取。從提取的內容中可以作進一步的分析和網絡表的組織。 例如，在一個實施方法中，可以從低級的網絡表中產生多達幾十萬個標準的單元，甚至可以 達到上百萬個半導體。然而，至少在某種程度上，有必要彌補低級網絡表和人們可讀的高級 集成電路說明之間的差距。集成電路工藝中通常需要專家們的幹預，作為對這種做法的一種改進，本文說明 的本發明的實施方法，在識別模塊和/或從集成電路的布局圖形中，或者從以前獲得的單 元級網絡表中，識別更高的集成電路表述特性，實現更大的自動化程度。
為了可以跟蹤對數字集成電路的分析，特別是大型數字集成電路，我們希望將它 們設計時的同等自動化程度用於逆轉工程。同樣，根據本發明的一個實施方法，我們提供了 一種依賴集成電路內部電路塊功能的傳播特性的分析系統和方法。該方法根據使用已知電 路元件元素庫的結構數據開採技術提出。例如，這個系統和方法從低級的網絡表出發，依賴 對普通數字模塊(例如加法器、乘法器、計數器、移位寄存器、編碼器、解碼器、橫杆、DACs、 ADCs、CAMs等)的識別和層次表述，提供一種功能方面的更高分析。包含這種數子模塊特 種合成的集成電路就具備這種功能。在一個實施方法中，這個方法和系統提供人們能夠理解的結果，因而要獲得所分 析的集成電路的功能，就無需專家的進一步分析。在本發明的另一個實施方法中，可以實施該系統和方法而無需藉助完全已知的基 礎元素庫。在現代化的優化式時機性修改和合成技術的背景下，這種元素庫並不總是存在。結構數據開採指的是從某些結構式的(如圖形等)數據集中尋找和提取有用的信 息。根據本發明的一個方面，結構數據開採法用於尋找一個網絡表和另一個網絡表直接有 意義的結構性匹配。更具體地說，該方法用於查找集成電路目標和模塊元素庫之間、一個元 素庫和另一個元素庫之間、一個集成電路目標和另一個集成電路目標之間的匹配。相對於 一個目標或一個元素庫而言，開採過程就是將目標或元素庫作為結構數據集，其相應的信 息與該目標或該元素庫或它們的組成部分有關。我們可以用一個合適的機制來說明這個結 構數據集及其相應信息的特性，該機制可以使用到結構數據集和相應的信息中去。我們可 以將這種特性的結果加以對比，或者用來識別兩個網絡表之間的匹配。根據本發明的一個 方面，可以使用圖形來表述網絡表，並且可以使用雜亂脈衝幹擾來說明其中的圖形和標籤。如上所述，我們開發了逆轉工程技術用於製作集成電路的低級網絡表，這個過程 具有較高的自動化程度和準確性。例如，我們提取標準單元來提供一個單元或大門級網絡 表。這樣的大門級網絡表可以用仿真模型的文本格式來表述。根據本發明的各實施方法， 我們使用一個圖形來做這種大門級網絡表的模型，其中大門作為至高點來表述，將大門的 功能編碼在標籤中，大門之間的聯繫作為邊緣來表述，將針和輸入輸出信號流的方向編碼 在標籤中。然而，將這種網絡表組織和分析成為具有功能的模塊和/或層次性的模塊，我們 目前仍然必須嚴重依賴大量專家的人工幹預。至今在某種程度上，我們還沒有找到合理的 辦法去彌補低級網絡表和人工可讀集成電路高級說明之間的差距。圖2表明大門級網絡表2500，它具有兩個N0R2的大門2501，每個大門有兩個輸入 2502和一個輸出2503。根據本發明，圖2是網絡表2500的圖形表述2600。圖形2600有兩個至高點2604 和2605，表述兩個門2501，它們分別具有N0R22602和N0R22603的功能類型。至高點2604 和2605通過邊緣2601相連接，該邊緣表示2501兩個門之間的連接一個從輸入到輸出 (1:0), 一個從輸出到輸入(0:1)。較為有利的情況是，為了節省儲存器並取得更為優化的結 果，我們可以將網絡表中和至高點、邊緣、功能類型和連接相關的標籤作為64比特的雜亂 脈衝幹擾儲存起來。這種雜亂脈衝幹擾可以從它們編碼的文本串中計算出來。為了便於這 裡的說明，雜亂脈衝幹擾是作用於目標X的功能h(X)，用一個任意長度的比特矢量表示。這 個雜亂脈衝幹擾功能是個具有固定比特長度1的值。一般來講，我們可以促使「假陽性」的 可能性即X興但是h(X) =h(Y)這個條件接近於2-1。同樣，如果雜亂脈衝幹擾比特長度1夠大，我們可以將目標之間的直接對比用與這些目標相應的雜亂脈衝幹擾來取代。在本發 明的一個優先實施方法中，我們使用了 64比特的雜亂脈衝幹擾，「假陽性」的匹配很低，可以 忽略。這現象表明，為了比較網絡表和其中相應的圖形，相等的雜亂脈衝幹擾意味著相等的 圖形和相等的網絡表。正如能被對集成電路工藝有一般技能的人領會的那樣，我們可以有多種方法實施 一個低級網絡表中相同的較為高級的功能。然而在本發明中，我們必須意識到，實施相同的 高級功能通常將會有某些共同的特性(例如，網絡表的小片、小布爾功能和/或共同的連接 方式)。例如，這些特性可能表述了共同的硬體算法，如加法器(RCA並列前綴加法器、進位 跳躍式加法器等)、樹狀晶體結構、並列乘積產生器、乘法器、乘法-累加器等等。同樣，在識 別了這些較小的模塊之後，我們可以通過觀察這些較小的模塊的存在和形式，去推斷更高 級模塊的功能。在有些實施方法中，本發明使用了已知功能的數字電路元素庫，這種電路由不同 的合成工具，包括帶有不同約束功能的稍有不同的各種儲存器轉換級。在一個實施方法中， 我們使用了結構數據開發技術，以此尋找網絡表各部分和已知功能電路元素庫之間的匹 配。例如，網絡表可以用圖像模型來表示，從中我們可以採用結構數據開採算法去尋找各種 同形的子圖(例如相同或相等的網絡表小片)。我們不僅可以使用圖像模型表述網絡表，表 述結構數據開採法，用於在大型的網絡表中尋找同等的電路，用於製作自動化電路圖，並且 /或者尋找已知元素庫元素的實例。根據有些實施方法，我們可以應用這些技術，從網絡表 中去提取更高級的功能。我們可以使用高級的功能塊取代具有匹配特性的網絡表中的相應部分，同樣也可 以用來表示新產生的網絡表。例如，在一個實施方法中，我們將一個已知或獨家的圖像模型用於同形和結構數 據的開採。在這個實施方法中，可以使用一個模型來減少至高點的數量，並且為標籤的信息 編碼，這樣可以減少結構數據開採中的組合時間。在有些實施方法中，我們可以使用一個或多個數據開採技術，包括但不限於雜亂 脈衝幹擾、提取指紋和一些替代方法。例如，一個64比特的整數「指紋」可以用來計算低級 網表格中電路的一部分。我們還可以作為起點識別和使用同等的指紋，用於圖形的匹配和 說明電路的特性。在有些實施方法中，我們也可以使用結構的分割暗示，例如但不限於時鐘樹狀電 路、掃描鏈和/或具體的控制信號，用來尋找相關電路的位置，縮減需要計算的指紋數的組 合生長。也可以使用至關重要的信號方法和/或反饋分析法。在有些實施方法中，這個系統和方法可以通過概論模型結合分割暗示、指紋匹配 和圖形匹配等手段，表述帶有具體功能塊的大型大門集。如上述介紹的一個實施方法，不同的合成工具和/或不同的方式可以產生具有已 知功能的數字電路元素庫，我們使用這樣的元素庫實施這個已透露的系統和方法。例如，我 們可以編制標準的硬體算法和常用的高級模塊去繁殖這個元素庫；獲取和/或開發結合這 種常用高級模塊的儲存器轉換級；使用不同的合成工具；產生有注釋的大門和/或低級網 絡表，並且分析新產生的網絡表，了解共同點、優化結果、時鐘樹狀電路的分布和測試鏈。根據本發明的一個方面，圖3用例子說明了創建具有已知功能數字電路元素庫的過程。使用仿真模型硬體說明語言作皿03001和0^丨8111虹,已知參考功能塊3002設計 的儲存器級電路，具有各種設計制約3003，如速度、區域、動力、排錯/電路掃描和額外的緩 衝等。一開始，我們使用這種儲存器級電路合成了一個大門級的平面仿真模型Verilog 網 絡表3004。從這個Verilog 網絡表3004，用於已知功能塊的Verilog 小片提取了出來 3005，並且鞏固成為獨特的Verilog 小片3006。下一步，我們對Verilog 小片的雜亂脈 衝幹擾作了比較3007。在這個過程的末尾，元素庫包含了具有獨特雜亂脈衝幹擾3008的參 考功能塊。圖4說明本發明如何描述使用雜亂脈衝幹擾的功能組成部分的元素庫。圖4中的 表格顯示了上述元素庫產生這個步驟3008前的結構。在圖4中，各種已知的功能塊3202 在不同的儲存器轉換級位置得到了識別。例如，組成部分3203位於儲存器轉換級(117，140 和144)，雜亂脈衝幹擾代碼為903。這個組成部分3203具有兩個可能存在的加法器75的 前任組成部分，被雜亂脈衝幹擾代碼493所識別。反過來，雜亂脈衝幹擾代碼493的加法器 75，在不同的儲存器轉換級位置具有70個加法器75類前任，被雜亂脈衝幹擾代碼257和 258所所識別。在本發明的一個方面，由圖3顯示的3008步驟所示，為了促進逆轉工程的集 成電路的特性化，只保留元素庫中功能組成部分的獨特雜亂脈衝就足夠了。在有些實施方法中，我們使用了不同的算法去識別和處理整體的結構，如掃描鏈、 時鐘樹狀電路的分布和作為分割暗示使用的母線。在有些實施方法中，我們使用了不同的算法去識別和提取小型的布爾功能，包含 到圖像模型中。在有些實施方法中，我們使用了不同的結構數據開採技術處理大型的數字網絡 表，主要是調整優化的算法，以減少需要計算的子圖指紋的組合數字的增長。在有些實施實 例中，我們可以使用算法優化法、領域知識的應用(例如周期和關鍵信號)和/或分割暗示寸。在有些實施方法中，為了優化這個系統和方法，可以使用某些算法，在已經有注釋 的元素庫中，為相同功能的模塊尋找匹配。可以重複這個過程直到找到足夠密度的匹配。在有些實施方法中，我們使用了概論模型，將網絡表的開採結果同功能塊網絡表 分割暗示結合起來。為了評估在特定背景下該方法或系統的準確性，例如作為系統測試的一個形式或 作為校準，我們可以從一個測試媒介的布局中提取低級的網絡表，並將一個或多個上述的 算法應用與比較。根據本發明的不同實施方法，下列內容提供同本主題相關的不同例證，識別實施 本發明的各個方面、步驟和考慮。在一個實施方法中，為了自動或半自動地識別或說明集成電路中不同組成部分或 方面的特性，我們使用現有或者獨家的元素庫去查尋已經被識別的組成部分，並說明它們 的特性。為了有效地查尋和說明已經識別的組成部分的特性，我們設定了標準去界定構成 元素庫條目的匹配，同時證明一系列相關的因素，包括計算的負荷和時間、在一個特定的適 用查尋空間的可行性、潛在的匹配多樣性和查尋要求等。如有可能的話，要說明對於一項應 用或所需的結果，這種查尋是否有必要。為了實行結構數據的開採，本發明使用了標準單元(如參考網絡表)的元素庫。標準單元元素庫通常包含50至250這種單元，可以包括帶普通布局(如標準高度和位於Vdd 和Vss之間的矩形)的30個PM0S/NM0S電晶體。在多種情況下，在同一個設計中，各個單 元會多次得到使用。同樣，根據本發明的一個實施方法，我們可以從具有相應單元級的網絡 表中再次大量製作單元元素庫。我們可以使本發明適應，使之用於各種不同標準單元的匹配過程。從理論上講， 標準單元的匹配就是一個直截了當的精確匹配過程。然而在實踐中，使用真實的逆轉工程 布局，在有些實施方法中，我們通常使用一個近似表去照顧到⑶SII形狀的變異、缺失的功 能、各圖像層之間(例如井坑和擴散)的錯位、路由的單元區的應用、光亮和對比度的變異 等等。例如，我們可以使本發明適應，使NOR大門的變異和在32比特的DVD微控制器中發 現的倒置輸入單元相匹配。我們可以使本發明適應，使之為找到集成電路標準單元的查尋空間效力。查尋空 間指的是集成電路單元級網絡表的範圍。在這個範圍中，我們可以識別功能模塊。在最壞 的情形中，標準單元的查尋空間包含圖像的像素數。然而在實踐中，通過預先識別標準單元 的行，建立大概的單元界限，對齊突出的特性(如角落和垂直互連通路)等，我們可以減少 這種查尋空間，從而通過加快標準單元的提取獲得更多易處理的查尋空間。一般來講，查尋 空間包含標準單元列陣的多個行或欄。一般來講，模塊由標準單元組建。例如，簡單的模塊會包括，但不限於，一個4位輸 入的加法器、一個4位輸入的MUX、一個8位輸入的存儲器等。較為複雜的模塊包括，但不限 於，一個32比特的加法器、一個乘法器和多位元移位器等。在建立模塊元素庫時，根據應用項目的情況，可以應用各個方面和/或複雜組合。 例如，在有些設計和/或者某個特定的目標中，一個特定的模塊(或者參考網絡表)只可以 出現一次。同樣，由於合成工具、單元元素庫和選擇的參數、速度、區域和動力等的不同，大 門級變異很多，因此某個特定的模塊只能在行為級明確地加以定義，如16比特的加法器。 也可能出現額外的電路，如排錯/掃描電路、額外的緩衝以及高/低設定的輸入等。此外， 有些實例中缺乏標準的布局，因此大門可以和其它模塊的大門相連。一般來講，這些模塊可 能會比較複雜，包括各類單元的100多個組成部分。考慮到這些複雜因素，並根據本發明的一個實施方法，我們可以在大門級網絡表 中獲取和/或識別模塊的表述特性。例如，在一個實施方法中，某個模塊可以直接用圖形來 表述，帶有N個節點(大門)，M個邊緣(電線)，邊緣可以有方向(如輸入或輸出)。使用 這個方法，我們考慮識別模塊的各種方法和過程。一個方法是圖形匹配，它通常要求使用定 義完美的查尋形式去找到匹配。通常講，圖形匹配具有最糟的匹配評估時間，其比例是M2。 另一個方法是使用形式匹配，這樣任何一個節點可以同圖中的任何別的節點相連接，因此 通常就不存在查尋形式，因為每個節點的可能通道都必須得到評估，導致最糟的處理時間， 其比例為N。另一個方法是使用模塊查尋空間，這要求解決子圖同形的問題並且在大圖中找 到小圖。模塊查尋空間方法可能會是一個很複雜的問題，因為它在多項式時間中或者在數 學詞彙中，都沒有已知的解決辦法，一個無法控制的問題。總結起來，有些模塊識別問題的困難包括，從一個特定的目標中建立完整的元素 庫，有可能的匹配造成潛在的組合數爆炸式增長，帶有模塊和元素庫規模的查尋空間，以及 在行為級匹配的難度等。在行為級裡，目標只有在大門級才得到說明。
同樣，根據本發明的一個實施方法，我們提供了一個包含合成設計的元素庫，例 如，包含已知功能的模塊，使用不同的合成工具和/或方法，儘量要做得徹底，建立高效的 查尋，使用結構數據開採將元素庫和目標加以匹配。在一個實施方法中，我們可以使用模塊 代替具有匹配特性的目標網絡表中的相應部分，並且可以在新產生的網絡表中加注。根據本發明的一個實施方法，結構數據開採過程涉及在目標集成電路中選種，培 養種子和分析匹配的種子。為了便於這個說明，種子是小型、重複性的、非同一般的電路小 片，如ALU模塊等。培養種子的過程始於在同模塊元素庫匹配的目標集成電路中選擇初始 的種子。一開始選擇小種的優點是計算不會太昂貴。在這個階段，元素庫中起初的匹配不 能保證模塊的匹配，有可能出現和元素庫的多種匹配。在一個方面，結構數據開採允許採用比較實際的方法去尋找元素庫和目標之間有 意義的結構匹配。參照圖5，並根據本發明的一個方面，培養種子過程的第一步是在目標集成電路中 選擇初始種子。下一步，這個過程涉及將從模塊元素庫選出的種子進行匹配。模塊元素庫可 以是任何現有的元素庫，包括從目標集成電路中產生的元素庫。選擇初始種子和初始匹配 的步驟可以重複多次，可以是按順序重複，也可以平行重複，以便獲取一套匹配的種子。這 套匹配的種子應能表述目標集成電路和模塊元素庫之間的候選匹配。如果在種子和模塊元 素庫之間有匹配，下一個過程就是培養種子。參考圖6。等到目標集成電路和模塊元素庫之間的匹配種子找到之後，就可以將大 門加進種子，或者將臨近匹配的種子加以合併和重疊，梯次培養匹配的種子。這裡說明的培 養種子的過程和步驟可以繼續進行，直到一個元素庫組成部分完成，或者直到再也找不著 元素庫的匹配。以圖6為例。種子Atl是個初始種子，它表述一個小型電路小片，在目標集成電路中 它出現次數為附0、N20和N50等。Atl同元素庫的初始匹配是模塊是Li、L2、L3、L4和L5。 下一步，Atl種入種子A1,包括了額外的大門或匹配的種子。其結果是，種子A1代表了一個不 同的、更大的電路小片，在目標集成電路中它出現的次數為WO、N50和N55等。相應地，種 子A1同模塊L1、L3和L5匹配。種子的生長繼續，直到種子An的元素庫中再也找不到匹配。對於種子匹配的花費而言，選擇合適的起始種子和培養方法是重要的考慮。同樣， 在本發明的一個實施方法中，我們可以將選種過程加以適應，使之可以識別優化的起始種 子並從中進行操作，並且採用高效的培養策略。例如，在一個培養策略中，可以使用分割暗 示去縮減培養時間。還有，根據大種子優於小種子以及出現次數少的種子優於出現次數頻 繁的種子這個工程原理，優化培養法可以應用到選擇候選種子。換句話說，有較多至高點和 邊緣的種子將被選擇，用來生長取代較少至高點或邊緣的種子；在集成電路出現不太頻繁 的種子將被選擇，用來生長取代在集成電路中出現較為頻繁的種子。正如能被對集成電路工藝具有一般技能的人所領會的那樣，上述各點比起蠻力培 養種子的方法有幾個有點。這些優點包括，但不限於，只培養匹配的種子就減少了目標中的 查尋空間；有效地減少了候選元素庫匹配的數量；能夠預先計算元素庫，以便減少計算時 間。根據本發明的各種實施方法，在選種時需要考慮幾種可能性，其中包括單門、兩個 相連的有些獨特的門、直接相鄰(例如錐形)和布爾功能等非結構性的模塊。選擇優化種
13子可以基於不同的考慮。例如，在選擇最優化種子時，可以根據所選種子的共性(例如太通 常的種子將不足以限制候選模塊)和獨特性(例如，越獨特越好)，需做幾種考慮。然而，另一個方法是從網絡表中甄選一小部分，考慮到模塊的幾個輸入和輸出，或 者時鐘及其重組信號等，該網絡表很可能就是一個功能塊。通過計算布爾真理表或兩進位 精確圖(BDD)並將雜亂脈衝幹擾應用到布爾真理表或兩進位精確圖中，甄選的種子將會受 到邏輯功能特性的制約。然後我們就可以使用布爾功能去取代組成布爾功能網絡表的那些 部分。那個布爾功能具有單一的表述性並具有布爾功能的特性標籤。因此這個甄選種子 的方法就能促進網絡表格小片的識別，這些小片具有相同的邏輯但有不同的大門級實施狀 況。圖7這個示意圖顯示用於布爾功能3302的BDD3301。根據上述的選種策略，並根據本發明的一個實施方法，如16比特加法器、16比特 20MUX和16比特解碼器等行為型種子，可以被認為是優化種子。在一個例子中，許多不同的 種子從目標集成電路中得到計算。這些種子在單個電路家族內具有高出現頻率，在其它家 族中具有較低出現頻率，它們被選來形成行為型種子。這些行為型種子可以儲存在單獨的 元素庫內，用於以後同現有的模塊元素庫進行匹配。在一個實施方法中，我們可以使這個方法和系統適應，去識別非元素庫的元素和/ 或不夠精確的匹配。例如，非精確匹配的定義仍然要使用元素庫獲得。舉一個例子，我們可 以試圖用多種定義/試探法來做非精確的匹配並查尋整個元素庫；好的定義可以匹配不同 模塊的不同版本，而不好的定義一下子可以匹配不同的模塊。在一個例子中，元素庫中多個 例證同形為種子匹配，用以識別功能和一些輸入輸出。探索法也可以用來尋找同類元素，分 割暗示可以用來制約新的模塊。根據本發明的一個方面，我們可以將各種結構數據開採技術應用到上述描述的各 種選種過程，也可以應用到目標集成電路和各種模塊元素庫中去。為了促進目標開採過程， 圖9提供了一般性排列結構的示意圖，其中每個種子和目標集成電路中一組電路小片的出 現相連，也同模塊元素庫中一組模塊的出現相連。在本發明的一個實施方法中，種子可以進一步或者有選擇性地得到雜亂脈衝幹擾 的特性。元素庫和目標可以由提取的種子打上索引，也可以用儲存在數據結構中它們的雜 亂脈衝幹擾來打索引。在這樣的實施方法中，通過雜亂脈衝幹擾手段或其它合適的方法，在 排列的數據結構中尋找匹配的種子，這樣就可以產生初始的匹配。根據本發明的一個方面，圖10和圖11這兩個示意圖，表述在目標集成電路中尋找 電路結構的目標開採例證。圖10顯示我們怎樣使用選種過程識別潛在的新模塊或者在目 標集成電路中尋找參考功能塊。在種子匹配和生長過程的末尾，相應的種子An在模塊元素 庫中沒有了匹配，這時一個潛在的新模塊就被識別出來。參考圖11並根據本發明的一個實施方法，我們在匹配和培養的過程中使用16比 特的ALU行為種子。在這種情況下，選種過程已經在種子A1下的元素庫中識別到了所有現 存的16比特ALU模塊。在這個過程的末尾，一個沒有匹配的種子意味著一個新的16比特 的ALU已被識別出來。如上所述，本文透露的結構數據開採過程涉及到通過雜亂脈衝幹擾手段說明帶標 籤圖形的特性。根據本發明的一個方面，圖12從特性的角度顯示了前面說明的選種過程。 換句話說，下面的過程針對目標的圖形表述或需要開採的元素庫，說明了選種的過程。這個過程始於從目標圖像模型中選擇初始的子圖，並計算子圖的雜亂脈衝幹擾值3501。下一個 過程涉及確定元素庫3502中是否存在雜亂脈衝幹擾值。如果元素庫中能找到這個雜亂脈 衝幹擾值，那麼這個過程就培養出了所選的子圖3503。我們接著將會對此作說明。然而，如 果在元素庫中找不到這個雜亂脈衝幹擾值，那麼我們就可以擯棄這個所選的子圖，因為它 無助於識別網絡表中的功能塊。選擇初始子圖以及檢查初始的雜亂脈衝幹擾這些步驟可以 重複幾次，可以按順序重複，也可以平行重複，以便獲得能夠代表目標集成電路和模塊元素 庫之間匹配子圖的一套匹配的雜亂脈衝幹擾值。參閱圖13。等到在模塊元素庫中找到了子圖的雜亂脈衝幹擾值後，我們可將另一 個子圖3402或3401加入到所選的子圖中，或者同臨近帶有匹配雜亂脈衝幹擾的子圖合併 或重疊，形成一個更大的相連子圖3403。通過這個辦法，我們就可以梯次培養子圖3401和 3402。只要還有子圖需要培養，本文說明的尋找特性過程及其所有的步驟可以不斷進行。圖 12顯示的這一過程的3504步驟，元素庫中相關的信息同所找到的雜亂脈衝幹擾值相結合， 可以用來識別目標集成電路中網絡表的功能塊。參閱圖14，並根據本發明的一個實施方法，在子圖生長的過程中，可以使用一種替 代性的雜亂脈衝幹擾算法說明帶標籤圖形的特性。在M log(d)的運算中，替代性的雜亂脈 衝幹擾算法能夠說明帶M邊緣和直徑d。子圖的特性被其所有至高點的雜亂脈衝幹擾說明。 這個過程涉及重複子圖中的每個至高點，並說明相鄰至高點的特性。在這個過程的開始，一 個至高點被其標籤的雜亂脈衝幹擾說明特性，緊接著這個至高點被自身現有的雜亂脈衝幹 擾、關聯邊緣的標籤和臨近至高點現有的雜亂脈衝幹擾等說明了特性。這個替代性雜亂脈 衝幹擾的效果是，在每個重複循環之後，有效相鄰的直徑就增加2倍。在本發明的一個實施方法中，匹配的標準包括編輯圖中的距離、計算子圖中的雜 亂脈衝幹擾、包括雜亂脈衝幹擾出現的數據次數、計算小型布爾功能的雜亂脈衝幹擾以及 它們的數據在出現次數，等等。在子圖的生長過程中，跨越功能塊界限的子圖通常會使不匹配雜亂脈衝幹擾數量 大幅度增加。要限制一個子圖擴展成為另一個功能塊，必須給某些連接較低的優先權，例如 動力的連接或排錯信號等，有好處的，除非這些信號很小並有可能就處在本身模塊。另外， 應該給「模塊內」(如小型反饋圈)的信號較高的優先權。此外，作為一種替補手段，可以將分割探索法用於指導計算雜亂脈衝和匹配的過 程。探索法包括循環探測、作為界限的儲存器、時鐘樹狀電路的分布、測試電路、動力分布和 重要的/至關重要的信號(即少量依靠或影響許多方面的信號，例如「yaggle」工具)。在一個實施方法中，我們將數據列加以組織，將每個圖形的雜亂脈衝幹擾組成圖 表，列出各自的出現次數。在本發明的一個實施方法中，在結構數據開採的過程中，我們計算了一個圖形的 雜亂脈衝幹擾(用於精確的匹配)，如果雜亂脈衝幹擾相匹配，就宣布它們為同類，無需進 行大門與大門之間的匹配。對於不精確的匹配，雜亂脈衝幹擾(即具體的子圖)可以組織成為一個表格式的 數據結構，即Sergei Brin所說的數據樹。在本發明的一個實施方法中，除了布局的匹配外，我們還對網絡表進行了匹配。例 如，對照布局領域的相互關係，可以對這個系統進行配置去識別好的匹配，也就是為匹配進行有效的組合查尋算法，以此對照在布局領域中方便地尋找位置。此外，作為一種替補方法，我們可以將本文說明的系統和方法加以配置，產生元素 庫與元素庫之間的匹配，即具有模塊和功能塊(即參考網絡表)特點的數據礦形式。舉幾 個例子，這類匹配可以用來更好地界定匹配的標準，調節(即調準)算法和探索法，評估元 素庫的可消耗性，並且提供兩次沒有偏見的測試。此外，作為一種替補方法，我們可以將本文說明的系統和方法加以配置，進行元素 庫和目標網絡表的匹配，也就是說，識別存在於元素庫中已知功能的模塊。此外，作為一種替補方法，我們可以將本文說明的系統和方法加以配置，進行一個 目標網絡表與另一個目標網絡表的匹配，也就是說，識別存在於元素庫中已知功能的模塊。此外，作為一種替補方法，我們可以將本文說明的系統和方法加以配置，實施布爾 模塊的匹配。例如，兩進位的精確圖可以作核對之用。它們的製作和比較相對高效。雖然 它們通常糾錯能力較差(例如，由於人工製品的緣故，在逆轉工程中出錯難以避免)，但對 於較小的模塊它們特別適用。在另一個實施方法中，我們通過一個組合查尋空間，提供了一 個預先識別的輸入和輸出，用來識別模塊的邊界，從而起動或促進布爾模塊的匹配。圖7是 布爾模塊匹配的示意圖。如上所述，在本發明各種示意實施方法中，標準單元級網絡表可以提取，或者作為 起點使用，或者至少與一些分割或分割暗示一起使用。因此我們可以提供不同的方法和系 統，獲得更高級的網絡表，以便讓大部分，或者至少一組重要的模塊(即算術算法和儲存器 等)可以組織起來，並且獲得它們的行為說明。很顯然，本發明前面的實施方法只是一些例子，可以用不同的方法實施。我們不應 認為這類目前和未來的實施方法變化有違本發明的精神和範圍。這樣的變化對於熟知集成 電路的人們來說是顯而易見的，它們應該包括在下面的權利要求的範圍之內。
權利要求
一種方法，使用其中至少一個參考集成電路的至少一個參考網絡表或其中的一部分，至少能夠分析一個目標網絡表或其中一部分。該方法包含以下步驟a)說明所說目標網絡表或其中一部分的特性，以此獲得所說目標網絡表或其中一部分的多個特性；b)說明至少一個參考網絡表或其中一部分的特性，以此獲得至少一個參考網絡表或其中一部分的多個特性；c)將從a)步驟中得到的多個特性和從b)步驟中得到的多個特性相匹配，並且d)提取從c)步驟中得到的匹配信息。
2.根據權利要求1的方法，至少第一個集成電路和至少一個參考集成電路相同。
3.根據權利要求1的方法，參考網絡表至少從一個小組的內容中合成而來。該小組包 含根據Verilog 硬體說明語言(VHDL)完成的設計、功能塊元素庫和設計制約。
4.根據權利要求3的方法，說明特性的b)步驟包含a)為合成的電路而提取VHDL小片；b)為合成的電路鞏固已提取的小片；c)為鞏固的小片計算雜亂脈衝幹擾；d)將計算出的雜亂脈衝幹擾和保留的模塊同最大的獨特雜亂脈衝相對比。
5.根據權利要求1的方法，a)或b)說明特性的步驟包含計算雜亂脈衝幹擾。
6.根據權利要求1的方法，a)或b)說明特性的步驟包含獲取指紋。
7.根據權利要求1的方法，c)匹配的步驟包含不精確的匹配。
8.根據權利要求1的方法，該方法受分割暗示的指導。
9.根據權利要求1至8中任何一種方法，在步驟c)以後，還有步驟包括d)用具有匹配的參考網絡表中一部分的多個特性，取代目標網絡表一部分的多個特 性，並且e)使用提取的匹配信息注釋目標網絡表
10.一種方法，它使用取自至少一個參考集成電路的至少一個參考網絡表或其中的一 部分，使用具有所說參考集成電路或其一部分特性的參考網絡表或其中的一部分，說明取 自至少第一個集成電路的至少一個目標網絡表或其中一部分的特性。該方法包含a)從所說目標網絡表或其中一部分中選擇一個種子部分；b)使用結構數據開採技術說明種子的特性，以此獲得種子的特性；c)將該種子和所說參考網絡表或其中一部分相匹配，如果匹配，使用包括臨近種子在 內的培養策略培養種子，重複步驟b)至c)；d)否則，擯棄該種子。
11.權利要求10的方法得到分割暗示的指導。
12.權利要求10的方法，其中有步驟a)，包含選擇布爾功能。
13.權利要求10的方法，其中有步驟a)，包含選擇行為型種子。
14.權利要求10的方法，其中有步驟a)，根據在所說的目標網絡表中出現頻率，包含選 擇一個種子。
15.權利要求10的方法，其中有步驟a)，根據所說目標網絡表的獨特性，包含選擇一個 種子。
16.權利要求10的方法，其中有步驟a)，根據它所表述的輸入、輸出和信號，包含甄選 一個種子。
17.權利要求10的方法，其中有說明特性的步驟b)，包含計算雜亂脈衝幹擾。
18.權利要求10的方法，其中有說明特性的步驟b)，包含提取指紋。
19.權利要求10的方法，其中有進行匹配的步驟c)，包含不精確匹配。
20.權利要求10的方法，其中有培養策略的步驟c)，包含優先處理多個候選種子。
21.權利要求20的方法，其優先處理取決於每個候選種子的大小。
22.權利要求20的方法，其有限處理取決於所說目標網絡表中每個候選種子的出現的 次數。
23.一種方法，它使用取自至少一個參考集成電路的至少一個參考網絡表或其中一部 分，使用具有所說參考集成電路一部分雜亂脈衝幹擾特性的參考網絡表或其中一部分，梯 次表述大門級網絡表或集成電路一部分的特性。該方法包含這些步驟a)從圖形中選擇一個種子子圖；b)計算種子子圖的雜亂脈衝幹擾值；c)將計算出的雜亂脈衝幹擾值和所說參考網絡表或其中一部分的雜亂脈衝幹擾值相 匹配，如果匹配，使用包括臨近中子圖在內培養策略培養該種子子圖，並重複步驟b)至c)；d)否則，擯棄該種子子圖。
24.權利要求23的方法受到分割暗示的指導。
25.權利要求23的方法，其中有步驟a)，包含選擇一個布爾功能；
26.權利要求23的方法，其中有步驟a)，包含選擇一個行為型種子子圖。
27.權利要求23的方法，其中有步驟a)，根據其在在圖形中出現的頻率，包含選擇一個 種子子圖。
28.權利要求23的方法，其中有步驟a)，根據種其在圖形中出現的頻率，包含選擇一個 種子子圖。
29.權利要求23的方法，其中有步驟a)，根據其表述隊輸入、輸出和信號，包含甄選一 個種子子圖。
30.權利要求23的方法，其中在步驟b)的雜亂脈衝幹擾值使用替代性的雜亂脈衝計算 法計算出來，包含下列步驟a)計算子圖中至高點標籤的雜亂脈衝幹擾作為現有至高點的雜亂脈衝；並且b)為現有雜亂脈衝幹擾、至高點邊緣標籤以及至高點相鄰至高點的現有雜亂脈衝，計 算出雜亂脈衝的值。
31.權利要求23的方法，其中有步驟c)的匹配，包含不精確匹配。
32.權利要求23的方法，其中有步驟c)的培養策略，包含候選種子子圖的優先處理。
33.權利要求32的方法根據至高點和各個候選種子子圖邊緣的數量給予優先處理。
34.權利要求32的方法根據在圖形中每個候選種子子圖出現的次數給予優先處理。
35.一套系統，它使用取自至少一個參考集成電路的至少一個參考網絡表或其中一部 分，分析取自至少第一個集成電路的至少一個目標網絡表或其中一部分。該系統包含一個含有可以被CPU運行的電腦可讀代碼的儲存器。該代碼包含a)代碼手段，它可以說明所說目標網絡表或其中一部分的特性，以此為所說目標網絡表或其中一部分獲得多個特性；b)代碼手段，它可以說明至少所說一個參考網絡表或其中一部分的特性，以此為至少 所說一個參考網絡表或其中一部分獲得多個特性；c)代碼手段，它可以將步驟a)中得到的多個特性和步驟b)中得到的多個特性相匹配；還有d)代碼手段，它可以提取從步驟c)得到的匹配信息。
36.一套系統，它使用取自至少一個參考集成電路的至少一個參考網絡表或其中一部 分，分析取自至少第一個集成電路的至少一個目標網絡表或其中一部分。該系統包含一個含有可以被CPU運行的電腦可讀代碼的儲存器。該代碼使用所說參考網絡表或其 中一部分，使用具有所說參考集成電路一部分特性的參考網絡表或其中一部分，說明所說 目標網絡表或其中一部分的特性。該代碼包含a)代碼手段，它能夠從所說目標網絡表或其中一部分中選擇一個種子部分；b)代碼手段，它能夠使用結構數據開採技術說明種子的特性，以此獲得該種子的特性；c)代碼手段，它能夠將該種子和所說參考網絡表或其中一部分相匹配，如果匹配，使用 包括臨近種子在內的培養策略培養該種子，重複步驟b)到c)；d)如果不匹配，代碼手段能夠擯棄該種子。
37.一套系統，它使用取自至少一個參考集成電路的至少一個參考網絡表或其中一部 分，分析取自至少第一個集成電路的至少一個目標網絡表或其中一部分。該系統包含一個含有可以被CPU運行的電腦可讀代碼的儲存器。該代碼使用所說參考網絡表或其 中一部分，使用具有所說參考集成電路一部分雜亂脈衝幹擾特性的參考網絡表或其中一部 分，梯次說明所說目標網絡表或其中一部分圖形的特性。該代碼包含a)代碼手段，它能夠從該圖形中選擇一個種子子圖；b)代碼手段，它能夠計算種子子圖的雜亂脈衝幹擾值；c)代碼手段，它能夠將計算出來的雜亂脈衝幹擾值和所說參考網絡表或其中一部分的 雜亂脈衝幹擾值相匹配，如果匹配，使用包括臨近子圖在內的培養策略培養該種子子圖，重 復步驟b)到c)；d)如果不匹配，代碼手段能夠擯棄該種子子圖。
全文摘要
本發明使用結構數據開採方法和系統，結合分割提示和啟示，以此在集成電路大門級中尋找高級元素庫中功能模塊的位置。在本發明的一個實施方法中，元素庫是通過合成各種設計模塊和約束塊得以建立的。這個方法支持網絡表和元素庫之間以及元素庫和網絡表之間的特性匹配。本文說明的數據開採方法用於子圖培養法，梯次說明集成電路網絡表圖形表達形式的特性。在本發明的一個實施方法中，我們使用了替補的雜亂脈衝幹擾去表現子圖的特性。此外，可以使用查尋到的高級功能塊去代替具有匹配特性的目標網絡表的相應部分，也可以對新產生的網絡表進行注釋。
文檔編號H03K19/20GK101931395SQ20101020315
公開日2010年12月29日 申請日期2010年6月18日 優先權日2009年6月18日
發明者愛德華·凱斯, 維亞切斯拉夫·L·扎瓦迪卡 申請人:英賽特半導體有限公司