MOSFET器件製造方法以及MOSFET器件與流程
2023-12-08 18:12:31 2
本發明涉及半導體製造領域，更具體地說，本發明涉及一種MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物-半導體場效應電晶體)器件製造方法以及MOSFET器件。
背景技術：
隨著MOSFET的關鍵尺寸的縮小，要求柵長、工作電壓、柵氧厚度等都要縮小。但是，為了保證器件的工作速度，工作電壓並不能等比例縮小，而是需要以功耗變大為代價。
如傳統的SOI(Silicon on insulator，絕緣體上矽)NMOS製程，在柵極圖形形成之後，多晶矽柵再氧化(reoxidation)大約10～50埃，修復柵極刻蝕造成的缺陷，澱積氮化矽大約30～100埃，回刻形成偏移側牆，降低摻雜注入的橫向擴散，優化短溝道效應；隨後，執行源漏外延區(extension)注入，高溫退火；此後，澱積氧化矽大約30～200埃，再澱積氮化矽50～1000埃，回刻形成側牆；然後，執行源漏注入，高溫退火；矽化物生成降低串聯電阻。
而且進一步地，隨著MOSFET的縮小，尤其是22納米節點及以下，平面器件已經不能滿足設計要求，所以雙柵(double-gate)器件、Ω型器件、三柵(triple-gate)器件以及FINFET(鰭式場效應電晶體，Fin Field-Effect Transistor，FinFET)等三維器件結構成為半導體器件的主流。
以FINFET為例，同樣尺寸的晶圓上，FINFET器件的有效寬度可以比平面器件的有效寬度更大。由此，同樣尺寸的晶圓上，FINFET器件可以獲得更大的有效電流。
現有的FINFET器件的工藝流程步驟包括：1)刻蝕得到鰭結構的圖形；2)填充氧化矽、回刻；3)柵氧化層生長；4)多晶矽澱積，並且進行回刻或者化學機械研磨平整化。其中，步驟1)對於刻蝕是一個挑戰，高寬高比、接近於90度的直立；同樣的步驟2)要求好的填充能力。
因此，希望能夠提供一種能夠在降低工藝難度的情況下而且在不增大器件面積的基礎上提高器件速度的新的技術方案。
技術實現要素：
本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠在降低工藝難度的情況下而且在不增大器件面積的基礎上提高器件速度的MOSFET器件製造方法以及MOSFET器件。
為了實現上述技術目的，根據本發明，提供了一種MOSFET器件製造方法，包括：
第一步驟：執行刻蝕以在襯底上形成MOSFET器件的鰭結構；
第二步驟：在鰭結構上執行柵氧化層生長；
第三步驟：在柵氧化層上形成多晶矽柵極圖案。
優選地，在所述MOSFET器件製造方法中，所述MOSFET器件是絕緣體上矽器件。
優選地，在所述MOSFET器件製造方法中，襯底的材料為二氧化矽。
優選地，在所述MOSFET器件製造方法中，所述襯底的厚度介於5nm～60nm之間。
優選地，在所述MOSFET器件製造方法中，第三步驟包括：執行多晶矽澱積，對多晶矽執行平整化處理。
優選地，在所述MOSFET器件製造方法中，所述平整化處理為回刻處理。
優選地，在所述MOSFET器件製造方法中，所述平整化處理為化學機械研磨處理。
為了實現上述技術目的，根據本發明，還提供了一種採用根據所述MOSFET器件製造方法製成的MOSFET器件。
優選地，在所述MOSFET器件中，所述MOSFET器件的器件結構是三維結構。
優選地，在所述MOSFET器件中，所述MOSFET器件的器件有效寬度Weff＝Wfin+2*Hfin+Sfin，其中Wfin是鰭結構的寬度，Hfin是鰭結構的高度，Sfin是兩個相鄰鰭結構之間的距離。
由此，本發明提供了一種能夠在降低工藝難度的情況下而且在不增大器件面積的基礎上提高器件速度的MOSFET器件製造方法以及相應的MOSFET器件。
附圖說明
結合附圖，並通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解並且更容易地理解其伴隨的優點和特徵，其中：
圖1示意性地示出了根據本發明優選實施例的MOSFET器件製造方法的第一步驟。
圖2示意性地示出了根據本發明優選實施例的MOSFET器件製造方法的第二步驟。
圖3示意性地示出了根據本發明優選實施例的MOSFET器件製造方法的第三步驟。
需要說明的是，附圖用於說明本發明，而非限制本發明。注意，表示結構的附圖可能並非按比例繪製。並且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施方式
為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。
圖1至圖3示意性地示出了根據本發明優選實施例的MOSFET器件製造方法的各個步驟。
具體地，如圖1至圖3所示，根據本發明優選實施例的MOSFET器件製造方法包括：
第一步驟：執行刻蝕以在襯底100上形成MOSFET器件的鰭結構200；
優選地，所述MOSFET器件是絕緣體上矽器件。例如，襯底100的材料為二氧化矽。優選地，襯底100的厚度介於5nm～60nm之間。
第二步驟：在鰭結構200上執行柵氧化層300生長；
第三步驟：在柵氧化層300上形成多晶矽柵極圖案400。
例如，第三步驟包括：執行多晶矽澱積，對多晶矽執行平整化處理。而且，例如，所述平整化處理為回刻處理或者化學機械研磨處理。
通過上述根據本發明優選實施例的MOSFET器件製造方法得到的器件結構是三維結構。
最終得到的MOSFET器件如圖3所示。
具體地，如圖3所示，根據本發明優選實施例的MOSFET器件的器件有效寬度Weff＝Wfin+2*Hfin+Sfin，其中Wfin是鰭結構200的寬度，Hfin是鰭結構200的高度，Sfin是兩個相鄰鰭結構200之間的距離。由於Sfin是器件的一部分，不需要為了得到更好地器件性能而縮小Sfin，降低了刻蝕的難度，而且不需要氧化物填充在柵對溝道逐漸失去控制的部分。
如圖3所示，整個器件建立在SOI襯底上，每一個鰭結構上的器件的有效寬度Weff＝Wfin+2*Hfin+Sfin，相對於現在的器件結構，鰭結構高度Hfin代替鰭結構內外高度差，即在保證器件尺寸的基礎上降低了工藝難度；而且由於Sfin也是器件寬度的組成部分，所以在相同的晶圓尺寸上，可以獲得更大的有效電流。
由此，本發明提供了一種能夠在降低工藝難度的情況下而且在不增大器件面積的基礎上提高器件速度的MOSFET器件製造方法以及相應的MOSFET器件。
此外，需要說明的是，除非特別說明或者指出，否則說明書中的術語「第一」、「第二」、「第三」等描述僅僅用於區分說明書中的各個組件、元素、步驟等，而不是用於表示各個組件、元素、步驟之間的邏輯關係或者順序關係等。
可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例並非用以限定本發明。對於任何熟悉本領域的技術人員而言，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
而且還應該理解的是，本發明並不限於此處描述的特定的方法、化合物、材料、製造技術、用法和應用，它們可以變化。還應該理解的是，此處描述的術語僅僅用來描述特定實施例，而不是用來限制本發明的範圍。必須注意的是，此處的以及所附權利要求中使用的單數形式「一個」、「一種」以及「該」包括複數基準，除非上下文明確表示相反意思。因此，例如，對「一個元素」的引述意味著對一個或多個元素的引述，並且包括本領域技術人員已知的它的等價物。類似地，作為另一示例，對「一個步驟」或「一個裝置」的引述意味著對一個或多個步驟或裝置的引述，並且可能包括次級步驟以及次級裝置。應該以最廣義的含義來理解使用的所有連詞。因此，詞語「或」應該被理解為具有邏輯「或」的定義，而不是邏輯「異或」的定義，除非上下文明確表示相反意思。此處描述的結構將被理解為還引述該結構的功能等效物。可被解釋為近似的語言應該被那樣理解，除非上下文明確表示相反意思。