用於具疊層接觸層的ic裝置的減少數量的掩模組合及方法

2023-11-05 19:54:32

專利名稱：用於具疊層接觸層的ic裝置的減少數量的掩模組合及方法
技術領域：
本發明大致有關於高密度集成電路裝置，尤其是關於用於多層三維疊層裝置的互連結構。
背景技術：
在高密度存儲器裝置的製造中，集成電路上每單位面積的數據量，能作為一關鍵因素。因此，當存儲器裝置的關鍵尺度達到光刻技術的限制時，為了達成較高的儲存密度及較低的每位成本，用於疊層多層存儲器單元的技術已被提出。舉例而言，在Lai 等人的 「A Multi-Layer Stackable Thin-FilmTransistor(TFT)NAND-Type Flash Memory,，，IEEE Int1 I Electron Devices Meeting,11-13 Dec. 2006,以及在 Jung等人的「Three Dimensionally Stacked NAND Flash MemoryTechnology Using Stacking Single Crystal Si Layers on ILD and TANOS Structurefor Beyond 30nm Node」，IEEE Int1 I Electron Devices Meeting, 11-13 Dec. 2006 的文獻中，薄膜電晶體技術被應用於電荷捕捉存儲器。同時，在 Johnson 等人的 「512-Mb PROM With a Three-Dimensional Array ofDiode/Anti-fuse Memory Cells，，，IEEE J. of Solid-State Circuits, vol. 38, no. 11,Nov. 2003的文獻中，交叉點陣列(cross-point array)技術已應用於抗熔絲存儲器(anti-fuse memory)。亦參照 Cleeves 的標題為「Three-Dimensional Memory」的美國專利案第7，081，377號案。在Kim 等人的 「Novel 3-D Structure for Ultra-High Density Flash Memorywith VRAT and PIPE」，2008 Symposium on VLSI Technology Digest of TechnicalPapers ； 17-19 June 2008 ；pages 122-123的文獻中，描述於電荷捕捉存儲器技術中提供垂直非及(NAND)單元的另一結構。在三維疊層存儲器裝置中，導電體穿透存儲器單元的較高層，而用以將存儲器單元的較低層耦合至解碼電路及其相似電路。完成互連的成本會隨著所需的光刻步驟的數量而增力口。在Tanaka等人的「Bit Cost Scalable Technology with Punch and Plug Processfor Ultra High Density Flash Memory，，，2007 Symposium on VLSI Technology Digestof Technical Papers ; 12-14 June 2007, pages :14-15 的文獻中，描述一種減少光刻步驟的數量的方法。然而，已知三維疊層存儲器裝置的其中一缺點，為對於每個接觸層通常使用獨立的掩模。因此，例如倘若有20個接觸層，通常需要20個相異的掩模，每個接觸層需要對於此接觸層的掩模的產生，以及對於此接觸層的刻蝕步驟
發明內容

根據本發明的一些範例，僅需要Y個掩模，以提供至位於2的Y次方個接觸層的降落區域的存取。根據一些範例，對於每個掩模序列號碼X而言，能刻蝕2的(X-I)個接觸層。本發明方法的第一範例，使用於互連區域具有接觸層的疊層的三維疊層IC裝置，以產生與接觸層的降落區域對齊且於接觸層外露降落區域的互連接觸區域。使用N個刻蝕掩模的組合，以於具接觸層的疊層產生多達且包含2的N次方個互連接觸區域的接觸層。每個掩模包括遮蔽區域及刻蝕區域。N為至少等於2的整數。X為用於掩模的序列號碼，以使其中的一掩模的X等於1，另一掩模的X等於2，接下來直到X等於N。移除於互連區域躺設於具接觸層的疊層上方的任何上層的至少一部分。以所選擇的順序使用所述掩模刻蝕互連區域N次。如此會產生從表面層延伸至每個接觸層的接觸開口，於2的N次方個接觸層中的每層，接觸開口與降落區域對齊且提供至降落區域的存取。對於序列號碼X的每個掩模於刻蝕步驟期間，刻蝕穿透2的(x-1)次方個接觸層。此時能形成通過接觸開口的導電體，以接觸位於接觸層的降落區域。一些範例包含下列步驟於接觸開口上方塗敷填充材料，以定義通孔(via)圖案化表面；開設穿透填充材料的通孔，以外露於每個接觸層中的降落區域；以及於通孔內沉積導電材料。於一些範例中，通過N至少等於4來實施存取步驟。於一些範例中，使用外露互連區域的額外的掩模來實施移除步驟，同時於其它範例中，通過於互連區域使用地毯式刻蝕步驟來實施移除步驟。於一些範例中，側壁材料作用為N個刻蝕掩模的其中一個。本發明方法的另一範例，用於三維疊層IC裝置，提供電性連接以電連至位於互連區域的具接觸層的疊層的降落區域。此IC裝置為一種類型，包括互連區域，此互連區域包含上層以及於上層的下方的至少第一、第二、第三及第四接觸層的疊層。於上層中形成至少第一及第二開口，每個開口外露第一接觸層的表面區域，第一及第二開口通過上層側壁局部地設邊界。於第一及第二開口的每個開口的側壁上，以及表面部分的每個部分的第一部位上，沉積側壁材料，並保留表面部分的第二部位，使得於第二部位上無側壁材料。延伸第一及第二開口穿透表面部分的第二部位，以對於第一及第二開口的每個開口外露第二接觸層的表面。於每個開口移除側壁材料的至少一些，以於每個開口外露表面部分的第一部位的至少一些，從而於第二開口形成互連接觸區域。於第二開口的互連接觸區域是與於第一及第二接觸層的降落區域對齊。從(I)表面部分的外露的第一部位進一步延伸第一開口穿透第一及第二接觸層，以外露第三接觸層的表面，且從(2)第二接觸層的外露的表面進一步延伸第一開口穿透第二及第三接觸層，以外露第四接觸層的表面。如此會於第一開口，形成與於第三及第四接觸層的降落區域對齊的互連接觸區域。形成電連至位於第一、第二、第三及第四接觸層的降落區域的導電體。於一些範例中，導電體形成步驟包括於開口上方塗敷填充材料，以定義通孔圖案化表面；開設穿透填充材料的通孔，以外露於每個接觸層中的降落區域；以及於通孔內沉積導電材料。掩模組合的範例，用於三維疊層IC裝置以產生互連接觸區域，此些互連接觸區域是對齊於互連區域的具接觸層的疊層的降落區域，通過上層覆蓋具接觸層的疊層。N個刻蝕掩模的組合中的每個掩模，包括遮蔽區域及刻蝕區域，刻蝕區域用以對於三維疊層IC裝置 於互連區域的多達且包含2的(N-I)次方個接觸層，產生能與降落區域對齊的互連接觸區域。N為至少等於3的整數，X為用於掩模的序列號碼，以使其中的一掩模的X等於1，另一掩模的X等於2，接下來直到X等於N。於一些範例中，側壁材料作用為N個刻蝕掩模的其中一個。於一些範例中，刻蝕掩模包括虛擬遮蔽區域於所述刻蝕掩模的至少一個掩模上。於一些範例中，刻蝕掩模包括虛擬遮蔽區域於所述刻蝕掩模的至少一些掩模上的對應位置。於一些範例中，刻蝕掩模包括至少一個虛擬遮蔽區域於所述刻蝕掩模的每個掩模上的對應位置。於一些範例中，N為大於或等於4。掩模組合的另一範例，用於三維疊層IC裝置以產生與互連區域的具接觸層的疊層的降落區域對齊的互連接觸區域。N個掩模的組合中的每個掩模包括遮蔽區域及刻蝕區域，刻蝕區域用以對於三維疊層IC裝置於互連區域的多達且包含2的N次方個接觸層，產生能與降落區域對齊的互連接觸區域。N為至少等於2的整數，X為用於掩模的序列號碼，以使其中的一掩模的X等於1，另一掩模的X等於2，接下來直到X等於N。本發明的其它實施態樣及優點能於回顧下述的圖式、詳細實施方式及權利要求範圍中看到。


圖I至圖16以及相關的描述取自於2009年10月14日提出申請的美國專利申請案第 12/579，192號案，且其標題為「3D Integrated Circuit Layer Interconnect havingthe same assignee as this application」，作為參照而結合於此揭露內容。圖I繪示包含具有互連結構190的三維結構的裝置的剖視圖，互連結構190具備小佔用區，於此小佔用區，導電體180延伸至裝置中的不同的接觸層160-1至160-4。圖2A繪示顯示降落區域的接觸層160-1的平面圖。圖2B繪示顯示相鄰於降落區域的開口的接觸層160-2的平面圖。圖2C繪示顯示相鄰於降落區域的開口的接觸層160-3的平面圖。圖2D繪示顯示相鄰於降落區域的開口的接觸層160-4的平面圖。圖3A及圖3B各自繪示三維疊層集成電路裝置的一部分的正交圖，此三維疊層集成電路裝置包含具備小佔用區的3D互連結構。圖4繪示裝置的實施例的布局的上視圖，此裝置於存儲器陣列的二側上的周圍中包含互連結構。圖5繪示裝置的實施例的布局的上視圖，此裝置於存儲器陣列的四側上的周圍中包含互連結構。圖6繪示存儲器裝置的一部分的架構圖，此存儲器裝置包含描述於此的互連結構。圖7繪示集成電路的簡化方塊圖，此集成電路包含具有描述於此的互連結構的三維存儲器陣列。圖8A至圖SC至圖15繪示用以製造描述於此的互連結構的製造流程中的步驟。圖16繪示掩模中的開口的平面圖，此掩模以類階梯的方式沿縱向方向具有不同的寬度，以容納層上的降落區域的不同的寬度。描述本發明主要參照圖17至圖47。圖17繪示用以根據本發明產生互連接觸區域的方法的簡化流程圖。圖18至圖27繪示用以於三維疊層IC裝置的互連區域的多個接觸層產生互連接觸區域的方法的第一範例。圖18繪示具接觸層的疊層的簡化剖視圖，此接觸層具備於上層之上所形成額外的掩模。圖19繪示經由圖18的額外的掩模中的開口刻蝕穿透上層。圖20繪示鋪設於圖19的具接觸層的疊層的第一掩模。圖21繪示使用第一掩模刻蝕單一接觸層的結果。圖22繪示鋪設於圖21的具接觸層的疊層的第二掩模。圖23繪示刻蝕穿透圖22的二個接觸層的結果。 圖24繪示移除圖23的第二掩模的結構，從而外露四個相異接觸層的互連接觸區域。圖25繪示於圖24鋪設有刻蝕停止層於圖24的結構的外露的表面上方的結構。圖26繪示於圖25通過層間介電質覆蓋的結構。圖27繪示於形成導電體穿透層間介電質及刻蝕停止層之後的圖26的結構，以與於四層接觸層的每層的互連接觸區域的降落區域產生接觸。圖28至圖34繪示用以於三維疊層IC裝置的互連區域的多個接觸層產生互連接觸區域的方法的第二範例。圖35至圖44繪示用以於三維疊層IC裝置的互連區域的多個接觸層產生互連接觸區域的方法的第三範例。圖45至圖46繪示用於16個接觸層的疊層的處理範例，而圖46繪示刻蝕結果。圖47繪示當掩模具有假接觸區域時的刻蝕結果，以於互連接觸區域的間產生假疊層。主要元件符號說明10 :互連接觸區域產生方法12、20、49、60 :步驟14、14. 1,14. 2,14. 3,14. 4 :互連接觸區域16 :疊層17 :互連區域18、18. 1,18. 2,18. 3,18. 4 :接觸層19 :襯底22、46、47、64、78、80 :部分23、28:介電質層24 :上層26、28 :矽氧化物層27 電荷捕捉層30 :額外的掩模32 :開放區域34,34. 1,34. 2,34. 3,34. 4 :上部導電層；多晶矽層36 :下部絕緣層36. 1、36. 2、36. 3 :氧化層38,38. 1,38. 2,38. 3,38. 4 :掩模40、40. 1,40. 2,40. 3,40. 4,40. 5 :光刻膠掩模元件
41、41. 1、41. 2 :開放區域；開口42. I:中央部分42. 2 :邊緣部分42. 3、44、70. 1、70. 2 :表面部分48 :薄行部分50 :刻蝕停止層；SiN層
52:層間介電質54、54. I 至 54. 4 :導電體56、54. I 至 54. 4 :降落區域62、63、68. 1、68. 2 :開口66. 1、66. 2 :開放區域72. I、72. 2 :側壁材料74. I、74. 2 :第一部位76. 1、76. 2 第二部位82 :假疊層84 :完整高度邊界疊層86 :虛擬遮蔽區域100 :三維疊層集成電路裝置；集成電路110:陣列區域112:存儲器存取層120:周圍區域131a、131b :水平場效電晶體存取裝置130:半導電體襯底132a、132b :源極區域l34a、l34b :漏極區域135a、135b :溝道隔絕結構140、140a、140b :字線131a、131b :存取裝置；存取電晶體142a、142b :接觸插頭144:層間介電質146a、146b:接觸I5OU5OaU5Ob :位線152a、152b :接觸墊154:層間介電質160-1 至 160-4 :接觸層161-la、161-lb、161-2a、161-2b、161_3a、161-3b、161-4 :降落區域164 :絕緣層165-1 至 165-3、166 :絕緣層171a、171b :電極柱
170a、170b :導電核心172a、172b :多晶矽鞘體174、174a、174b :抗熔絲材料層180:導電體185 :互聯機190 :互連結構
190-1、190-2、190-3、190-4 :串行192、200、202、204、206、214、216、224、254、259、264a、264b、269a、269b、274a、274b、274c、279a、279b、279c、1004、1204、1314、1324 :寬度194、201、203、205、207、215、217、225、252、257、262、267、272、277、910、1002、1012、1110、1202、1212、1305、1312、1322 :長度250、255、260、265、270、275、810、1000、1010、1200、1210、1310、1320、1510 :開口251a、251b、256a、256b、261a、261b、266a、266b、271a、271b、276a、276b :縱向側壁253a、253b、258a、258b、263a、263b、268a、268b、273a、273b、278a、278b :橫向側壁300:集成電路360:存儲器陣列361 :列解碼器363:行解碼器365 :總線366、368:方塊367 :數據總線369:偏壓安排狀態機器371 :數據輸入線372:數據輸出線374:其它電路544-1至544-4 :存儲器元件546 :平面解碼器547:接地548 :可編程兀件549:整流器800 :第一掩模900 :第二掩模1100、1300 :經減少長度的掩模1400 :絕緣填充材料
具體實施例方式圖I繪示包含具有互連結構190的三維結構的裝置的剖視圖，互連結構190具備小佔用區(footprint)，於此小佔用區，導電體180伸至裝置中的不同的接觸層160-1至
160-4。於所示的範例中，顯示四個接觸層160-1至160-4。一般而言，描述於此的小互連結構190，能以具有層0至N且N至少為2的結構來實行。導電體180安排於互連結構190之內，以與於不同的接觸層160-1至160-4上的降落區域接觸。如以下詳加描述，用於每個特定層的導電體180是延伸穿透躺設於上方的層中的開口，以與降落區域 161-la、161-lb、161-2a、161-2b、161-3a、161-3b、161-4 接觸。於此範例中使用導電體180，用於將接觸接觸層160-1至160-4耦合至於躺設於接觸層160-1至160-4上方的導線層中的互聯機185。降落區域為用於與導電體180接觸的接觸層160-1至160-4的部分。降落區域的尺寸大到足以提供用於導電體180的空間，以足夠將於不同的接觸層160-1至160-4的降落區域內的導電降落區域耦合至躺設於上方的互聯機185，同時解決如於相異層中用於降落區域的導電體180及躺設於其中一層上方的開口間不對齊的問題。降落區域的尺寸因此取決於多個因素，包含所使用的導電體的尺寸及數量，以及隨著實施例的不同而將有所不同。此外，導電體180的數量能與降落區域的每個數量有所不同。於所示的範例中，接觸層160-1至160-4由材料的各自的平面導電層所組成，此材料例如經摻雜的多晶矽，其中還有分隔接觸層160-1至160-4的絕緣材料層165。或者，接觸層160-1至160-4不需要是平面疊層的材料層，而是代替能沿垂直維度有所不同的材料層。與相異接觸層160-1至160-4接觸的導電體180，是以沿繪示於圖IA的剖面而延伸的方向來安排。由與相異接觸層160-1至160-4接觸的導電體180的安排定義的此方向，於此稱為「縱向」方向。「橫向」方向垂直於縱向方向，且為沿於圖IA所示的剖面的進紙面及出紙面的方向。縱向及橫向方向二者皆被認為「側向維度(lateral dimensions)」，意即接觸層160-1至160-4的平面的二維區域中的方向。結構或特徵的「長度」為其於縱向方向上的長度，且結構或特徵的「寬度」為其於橫向方向上的寬度。接觸層160-1為多個接觸層160-1至160-1中最低的接觸層。接觸層160-1位於絕緣層164之上。接觸層160-1包含用以與導電體180接觸的第一及第二降落區域161-la、161_lb。於圖I中，接觸層160-1於互連結構190的相對的端部上包含二個降落區域161-la、161_lb。於一些另外的實施例中，省略降落區域161-la、161_lb的其中之一。圖2A繪示於互連結構190的佔用區內包含降落區域161-la、161_lb的接觸層
160-1的平面圖。互連結構190的佔用區能接近用於導電體的通孔尺寸的寬度，且具有能夠遠長於此寬度的長度。如圖2A所示，降落區域161-la沿橫向方向具有寬度200，且沿縱向方向具有長度201。降落區域161-lb沿橫向方向具有寬度202，且沿縱向方向具有長度203。於圖2A的實施例中，降落區域161-la、161-lb每個皆具有矩形剖面。於實施例中，降落區域161-la、161-lb能每個皆具有圓形、橢圓形、方形、矩形或一些不規則形的剖面。因為接觸層160-1為最低的接觸層，導電體180不需穿透接觸層160-1至設置於下方的層。因此，於此範例中，接觸層160-1於互連結構190之內不具有開口。 回頭參照圖1，接觸層160-2躺設於接觸層160-1上方。接觸層160-2包含躺設於接觸層160-1上的降落區域161-la上方的開口 250。開口 250具有定義開口 250的長度252的遠程縱向側壁251a及近端縱向側壁251b。開口 250的長度252至少與設置於下方的降落區域161-la的長度201相同，以讓用於降落區域161-la的導電體180能穿透接觸層 160-2。接觸層160-2亦包含躺設於降落區域161-lb上方的開口 255。開口 255具有定義開口 255的長度257的遠程及近端縱向側壁256a、256b。開口 255的長度257至少與設置於下方的降落區域161-lb的長度203相同，以讓用於降落區域161-lb的導電體180能穿透接觸層160-2。接觸層160-2亦包含分別相鄰於開口 250、255的第一及第二降落區域161_2a、161-2b。第一及第二降落區域161-2a、161-2b為用於與導電體180接觸的接觸層160-2的部分。圖2B繪示於互連結構190內包含第一及第二降落區域161-2a、161_2b及開口250、255的接觸層160-2的一部分的平面圖。如圖2B所示，開口 250具有定義長度252的縱向側壁251a、251b，且具有定義開口250的寬度254的橫向側壁253a、253b。寬度254至少與設置於下方的降落區域161_la的寬度200相同，以使導電體180能穿透開口 250。開口 255具有定義長度257的縱向側壁256a、256b，且具有定義寬度259的橫向側壁258a、258b。寬度259至少與設置於下方的降落區域161_lb的寬度202相同，以讓用於導電體180能穿透開口 255。於2B圖的平面圖中，開口 250、255每個皆具有矩形剖面。於實施例中，開口 250、255取決於用以形成此些開口的掩模的形狀，而能每個皆具有圓形、橢圓形、方形、矩形或一些不規則形的剖面。如圖2B所示，降落區域161_2a相鄰於開口 250，且於橫向方向具有寬度204，並於縱向方向具有長度205。降落區域161-2b相鄰於開口 255，且於橫向方向具有寬度206，並於縱向方向具有長度207。
回頭參照圖1，接觸層160-3躺設於接觸層160-2上方。接觸層160_3包含躺設於接觸層160-1上的降落區域161-la上方且躺設於接觸層160-2上的降落區域161_2a上方的開口 260。開口 260具有定義開口 260的長度262的遠程及近端縱向側壁261a、261b。開口 260的長度262至少與設置於下方的降落區域161-la及161_2a的長度201及205的總和相同，以讓用於降落區域161-la及161-2a的導電體180能穿透接觸層160_3。如圖I所示，開口 260的遠程縱向側壁261a垂直地對齊於設置於下方的開口 250的遠程縱向側壁251a。於以下詳加描述的製造實施例中，能使用單一刻蝕掩模中的開口及一個形成於此單一刻蝕掩模中的開口上的額外的掩模，以及用於刻蝕此額外的掩模的處理，來形成開口，而毋需關鍵對齊步驟。因而導致沿著經垂直對齊的單一刻蝕掩模的周邊，形成具有遠程縱向側壁(261a、251a、…)的開口。接觸層160-3亦包含躺設於接觸層160-1上的降落區域161-lb上方且躺設於接觸層160-2上的降落區域161-2b上方的開口 265。開口 265具有定義開口 265的長度267的外側及內側縱向側壁266a、266b。開口 265的外側縱向側壁266a垂直地對齊於設置於下方的開口 255的外側縱向側壁256a。開口 265的長度267至少與設置於下方的降落區域161_lb及161_2b的長度203及207的總和相同，以讓用於降落區域161-lb及161-2b的導電體180能穿透接觸層160-3。
接觸層160-3亦包含分別相鄰於開口 260、265的第一及第二降落區域161_3a、161-3b。第一及第二降落區域161-3a、161-3b為用於與導電體180接觸的接觸層160-3的部分。圖2C繪示於互連結構190內包含第一及第二降落區域161-3a、161_3b及開口260、265的接觸層160-3的一部分的平面圖。如圖2C所示，開口 260具有定義長度262的外側及內側的縱向側壁26la、261b，且具有定義開口 260的寬度264a、264b的橫向側壁263a、263b。寬度264a至少與設置於下方的降落區域161-la的寬度200相同，寬度264b至少與設置於下方的降落區域161_2a的寬度204相同，以使導電體180能穿透開口 260。
於所示的實施例中，寬度264a及264b實質上相同。或者，為了容納具有相異寬度的降落區域，寬度264a及264b能為相異。開口 265具有定義長度267的縱向側壁266a、266b，且具有定義寬度269a、269b的橫向側壁268a、268b。寬度269a至少與設置於下方的降落區域161_lb的寬度202相同，且寬度269b至少與設置於下方的降落區域161-2b的寬度206相同，以使導電體180能穿透開口 265。如圖2C所示，降落區域161_3a相鄰於開口 260，且於橫向方向具有寬度214，並於縱向方向具有長度215。降落區域161-3b相鄰於開口 265,且於橫向方向具有寬度216,並於縱向方向具有長度217。回頭參照圖1，接觸層160-4躺設於接觸層160-3上方。接觸層160_4包含躺設於接觸層160-1上的降落區域161-la上方、躺設於接觸層160-2上的降落區域161_2a上方且躺設於接觸層160-3上的降落區域161-3a上方的開口 270。開口 270具有定義開口270的長度272的縱向側壁271a、271b。開口 270的長度272至少與設置於下方的降落區域161-la、161-2a及161_3a的長度201、205及215的總和相同，以讓用於降落區域161-la,
161-2a及161-3a的導電體180能穿透接觸層160-4。如圖I所示，開口 270的縱向側壁271a垂直地對齊於設置於下方的開口 260的縱向側壁261a。接觸層160-4亦包含躺設於接觸層160-1上的降落區域161-lb上方、躺設於接觸層160-2上的降落區域161-2b上方的且躺設於接觸層160-3上的降落區域161_3b上方的開口 275。開口 275具有定義開口 275的長度277的縱向側壁276a、276b。開口 275的縱向側壁276a垂直地對齊於設置於下方的開口 265的縱向側壁266a。開口 275的長度277至少與設置於下方的降落區域161_lb、161_2b及161_3b的長度203,207及217的總和相同，以讓用於降落區域161-lb、161_2b及161_3b的導電體180能穿透接觸層160-4。接觸層160-4亦包含於開口 270、275之間的降落區域161-4。降落區域161_4為用於與導電體180接觸的接觸層160-4的部分。於圖I中，接觸層160-4具有一個降落區域161-4。或者，接觸層160-4能包含比一個更多的降落區域。圖2D繪示於互連結構190內包含降落區域161-4及開口 270、275的接觸層160-4的一部分的平面圖。如圖2D所示，開口 270具有定義長度272的縱向側壁271a、271b，且具有定義開口 270的寬度274a、274b、274c的橫向側壁273a、273b。寬度274a、274b、274c至少與設置於下方的降落區域161-la、161-2a及161_3a的寬度200,204及214相同，以使導電體180能穿透開口 270。開口 275具有定義長度277的縱向側壁276a、276b，且具有定義寬度279a、279b、279c的橫向側壁278a、278b。寬度279a、279b、279c至少與設置於下方的降落區域161_lb、161-2b及161-3b的寬度202、206及216相同，以使導電體180能穿透開口 275。如圖2D所示，降落區域161-4位於開口 270、275之間，且於橫向方向具有寬度224，並於縱向方向具有長度225。回頭參照圖1，開口 270、260及250的遠程縱向側壁271a、261a及251a為垂直地對齊，以使開口 270、260及250於長度上的相異處起因於側壁271b、261b及251b的水平偏 移。如使用於此，元件或特徵「垂直地對齊」實質上衝刷(flush)於與橫向及縱向方向二者垂直的虛平面。如使用於此，術語「實質上衝刷」有意於涵蓋於開口的形成中的製造公差(tolerance),其中此開口的形成是使用單一刻蝕掩模中的開口，以及使用能造成側壁的平面性的變異的多重刻蝕處理。如圖I所示，開口 275、265及255的遠程縱向側壁276a、266a及256a為垂直地對齊同樣地，於層中的開口的橫向側壁亦垂直地對齊。參照圖2A至圖2D，開口 270、260及250的橫向側壁273a、263a及253a為垂直地對齊。此外，橫向側壁273b、263b及253b為垂直地對齊。對於開口 275、265及255，縱向側壁276a、266a及256a為垂直地對齊，且橫向側壁278b、268b及258b為垂直地對齊。於所不的實施例中，開口於不同接觸層160-1至160-4於橫向方向具有實質上相同的寬度。或者，為了容納具有相異寬度的降落區域，能例如以類階梯的方式，使開口的寬度沿著縱向方向而有所不同。用於實行如於此所述的互連結構190的此技術，相較於現有存儲的技術，能減少用於與多個接觸層160-1至160-4接觸所需的面積或佔用區。因此，於不同的接觸層160-1至160-4中能夠有更多的空間來實行的存儲電路。相較於現有存儲技術，如此能於上層中增加儲存密度並降低每位成本。於圖I的剖面圖中，於互連結構190內的開口，導致諸接觸層於接觸層160-4上的降落區域161-4的二側上具有類階梯圖樣。亦即，於每層中的二個開口，以垂直於縱向方向及橫向方向的軸對稱，且每層的二個降落區域亦以此軸對稱。如於此所述，術語「對稱」有意於涵蓋於開口的形成中的製造公差，其中此開口的形成是使用單一刻蝕掩模中的開口，以及使用能造成側壁的尺度的變異的多重刻蝕處理。於另外的實施例中，每層包含單一開口及單一降落區域，此些層僅於單側上具有類階梯圖樣。於所示的範例中，顯示四個接觸層160-1至160-4。更一般而言，描述於此的小互連結構，能實行於層0至N，其中N至少為2。一般而言，層(i)躺設於層(i-1)上方，其中
(i)等於I至N，且層⑴於層⑴上具有相鄰於降落區域⑴的開口(i)。開口⑴延伸於層(i-1)上的降落區域(i-1)上方，且於(i)大於I時，開口(i)延伸相鄰於層(i-1)中的開口(i-1)。開口⑴具有與層⑴中的開口(i-1)的遠程縱向側壁對齊的遠程縱向側壁，且具有定義開口(i)的長度的近端縱向側壁。若有的話，開口(i)的長度至少與降落區域(i-1)的長度加上開口(i-1)的長度相同。於(i)大於I時，開口(i)具有與層(i-1)中的開口(i-1)的橫向側壁對齊的橫向側壁，且定義開口(i-1)的寬度至少與降落區域(i-1)的寬度相同。存儲器單元及配置的其它類型能使用於另外的實施例。能使用的存儲器單元的其它類型的範例，包含介電質電荷捕捉及浮動柵極存儲器單元。舉例而言，於裝置的另外的層中，能實行為由絕緣材料分隔的平面存儲器陣列，且於層內使用薄膜電晶體或相關技術形成存取裝置及存取線。此外，描述於此的互連結構，能以三維疊層集成電路裝置的其它類型來實行，其中，具有於小佔用區內延伸至裝置中的不同層的導電體為有用的。圖3A繪示三維疊層集成電路裝置100的一部分的剖視圖，三維疊層集成電路裝置100包含陣列區域110及具有描述於此的互連結構190的周圍區域120。於圖3A中，存儲器陣列區域110實行為如描述於Lung的美國專利申請案第 12/579，192號案中的一次性可編程多層存儲器單元，此案由本申請案的受讓人所共同擁有且作為參照而結合於此。描述於此且作為代表的集成電路結構中，能實行描述於此的三維互連結構。存儲器陣列區域110包含存儲器存取層112，存儲器存取層112包含水平場效電晶體存取裝置131a、131b，水平場效電晶體存取裝置131a、131b於半導電體襯底130中具有源極區域132a、132b及漏極區域134a、134b。襯底130能包括塊狀矽或絕緣層上矽層或其它用於支撐集成電路的已知結構。溝道隔絕結構135a、135b隔絕於襯底130中的區域。字線140a、140b作用為存取裝置131a、131b的柵極。接觸插頭142a、142b延伸穿透層間介電質144，以將漏極區域134a、134b耦合至位線150a、150b。接觸墊152a、152b耦合至設置於下方的接觸146a、146b，並提供至存取電晶體的源極區域132a、132b的連接。接觸墊152a、152b及位線150a、150b位於層間介電質154之內。於所示的範例中，諸接觸層由材料的各自的平面導電層所組成，此材料例如經摻雜的多晶矽。或者，諸接觸層不需要是平面疊層的材料層，而是代替能沿垂直維度有所不同的材料層。絕緣層165-1至165-3逐一分隔接觸層160_1至160_4。絕緣層166躺設於接觸層160-1至160-4及絕緣層165-1至165-3上方。多個電極柱171a、171b安排於存儲器單元存取層112的頂部上，且延伸穿透諸接觸層。於此圖中,第一電極柱171a包含中央導電核心170a，此中央導電核心170a例如由鎢或其它合適的電極材料製作，且由多晶矽鞘體172a所圍繞。抗熔絲材料層174a，或其它可編程存儲器材料層，是形成於多晶矽鞘體172a及多個接觸層160-1至160-4之間。於此範例中，接觸層160-1至160-4包括相對高度攙雜的n型多晶矽，然而，多晶矽鞘體172a則包括相對高度攙雜的P型多晶矽。較佳地，多晶矽鞘體172a的厚度大於由p-n接面所形成的消耗區域的深度。消耗區域的深度部分由用於形成消耗區域的n型及p型多晶矽的相關摻雜濃度決定。接觸層160-1至160-4及鞘體172a亦能使用非晶矽來實行。同樣地，亦能使用其它半導電體材料。第一電極柱171a耦合至接觸墊152a。包含導電核心170b、多晶矽鞘體172b及抗熔絲材料層174b的第二電極柱171b，擇耦合至接觸墊152b。
多個接觸層160-1至160-4及電極柱171a、171b之間的接口區域，包含存儲器元件，此存儲器元件包括與整流器串連的可編程元件，將於下詳加解釋。於原生狀態中，電極柱171a的抗熔絲材料層174a具有高電阻，此抗熔絲材料層174a能為二氧化矽、氮氧化矽或其它矽氧化物。能使用其它如氮化矽的抗熔絲材料。於通過對字線140、位線150及多個接觸層160-1至160-4施加適當的電壓來編程之後，抗熔絲材料層174崩潰，且於相鄰對應層的抗熔絲材料內的主動區域呈現低電阻狀態。如圖3A所示，接觸層160-1至160-4的多個導電層，是延伸進入周圍區域120，此處是支撐用以連接至多個接觸層160-1至160-4的電路及導電體180。裝置的寬廣的變化是實行於周圍區域120，以支撐集成電路100上的解碼邏輯電路或其它電路。導電體180被安排於互連結構190之內，以與不同接觸層160-1至160-4上的降落區域接觸。如以下所詳加討論的內容，用於每個特定接觸層160-1至160-4的導電體180，是延伸穿透躺設於上方的層的開口至包含導電互聯機185的導線層。導電互聯機185提供為接觸層160-1至160-4及周圍區域120中的解碼電路之間的互連。如圖3A中由虛線表示，與相異的接觸層160-1至160-4接觸的導電體180被安排成沿縱向方向延伸進出於圖3A所示的剖面。圖3B繪示圖3A中以縱向方向沿圖3B-圖3B線取下而穿透互連區域190的剖視圖，顯示類似圖I所示的互連結構190的視圖。如圖3B中能看到的，用於每個特定層的導電體180是延伸穿透躺設於上方的層中的開口，以與降落區域接觸。於所示的範例中，顯示四個接觸層160-1至160-4。更一般而言，描述於此的小互連結構，能實行於層0至N，其中N至少為2。存儲器單元及配置的其它類型能使用於另外的實施例。舉例而言，於裝置的另外的層中，能實行為由絕緣材料分隔的平面存儲器陣列，且於層內使用薄膜電晶體或相關技術形成存取裝置及存取線。此外，描述於此的互連結構，能以三維疊層集成電路裝置的其它類型來實行，其中，具有於小佔用區內延伸至裝置中的不同層的導電體為有用的。於圖3A及圖3B中，繪示單一互連結構190。例如使多個互連結構圍繞存儲器陣列區域110，而能於裝置中的不同位置安排多個互連結構，以提供更多的配電。圖4繪示包含互連結構的二個串行的裝置100的實施例的布局的上視圖，如於陣列的各個側面上的周圍區域120中的區域190-1及190-2中包含多個串行。圖5繪示實施例的布局的上視圖，此實施例於陣列的所有四側上的周圍區域120中包含互連結構的四個串行，如包含串行190-1、190-2、190-3、190-4。對於包含單元的1000個行(column)及1000個列(row)且具有10層的範例陣列尺寸，具備定義字線寬度及位線寬度的特徵尺寸F，且其中層上的降落區域的尺寸約為F，此時可知通過一個互連結構耦合的區域的寬度約為層的數量的2F倍或者約為20F,同時每字線之間距約為2F或更寬，而使陣列的寬度約為2000F。因此，於此範例之後，約100個互連結構能形成於如沿著陣列寬度的串行190-3的串行中，也能有相似數量形成於如沿著陣列寬度的串行190-3的串行中。於又一另外的其它實施例中，除了於周圍區域120以外具有互連結構或取代周圍 區域120具有互連結構，一個或多個互連結構能實行於存儲器陣列區域110內。此外，互連結構能以對角線方向或以任何其它方向延伸，而不必與存儲器陣列區域110的周邊平行。圖6繪示存儲器裝置的一部分的架構圖，此存儲器裝置包含描述於此的互連結構。第一電極柱171a耦合 至使用位線150a及字線140a所選擇的存取電晶體131a。多個存儲器元件544-1至544-4連接至電極柱171a。每個存儲器元件包含於串行中的可編程元件548及整流器549。即使抗熔絲材料層位於p-n接面，此串行仍安排代表圖3A及圖3B所示的結構。可編程元件548通過通常使用來表示抗熔絲的符號作為代表。然而，將理解到亦能使用可編程電阻材料及結構的其它類型。另外，通過電極柱中的導電平面及多晶矽間的p-n接面來實行的整流器549，亦能由其它整流器取代。舉例而言，能使用基於如鍺矽化物或其它合適的材料的固態電解質的整流器，以提供整流器。使用其它代表性的固態電解質材料請參照美國專利案第7，382，647號案。存儲器元件544-1至544-4耦合至對應的導電的接觸層160-1至160_4。此接觸層160-1至160-4經由導電體180及互聯機185耦合至平面解碼器546。此平面解碼器546響應地址，將如接地547的電壓施加至所選擇的層，以使存儲器元件中的整流器被施加正向偏壓而導通，且對非選擇的層施加電壓或予以浮動，以使存儲器元件中的整流器被施加反向偏壓或不導通。圖7繪示集成電路裝置300的簡化方塊圖，此集成電路裝置300包含具有描述於此的互連結構的三維存儲器陣列360。列解碼器361耦合至沿存儲器陣列360中的列來安排的多個字元線140。行解碼器363耦合至沿存儲器陣列360中的行來安排的多個字元線150，而用於從陣列360中的存儲器單元讀取及編程。平面解碼器546經由導電體180及互聯機185耦合至存儲器陣列360中的多個接觸層160-1至160-4。於總線365上，將地址供給至行解碼器363、列解碼器361及平面解碼器546。於此範例中，方塊366中的感測放大器及數據輸入結構，透過數據總線367耦合至行解碼器363。從集成電路300上的輸入/輸出埠，透過數據輸入線371，將數據供應至方塊366中的數據輸入結構。於所述的實施例中，集成電路300上包含其它電路374，例如一般目的的處理器或特殊目的應用電路，或者提供系統單晶片功能的模塊的組合。從方塊366中的感測放大器，透過數據輸出線372，將數據供應至集成電路300上的輸入/輸出埠，或者供應至集成電路300的內部或外部的其它數據標的。使用偏壓安排狀態機器369而實行於此範例中的控制器，此控制器是控制經由電壓供應器或於方塊368中的供應器所產生或所提供的偏壓安排供應電壓的施加,例如讀取電壓及編程電壓。控制器能使用如已知技藝的特殊目的邏輯電路來實行。於另外實施例中，控制器包括一般目的的處理器，此處理器能實行於相同的集成電路上，此集成電路執行電腦程式以控制裝置的運算。於又一其它實施例中，特殊目的邏輯電路及一般目的的處理器的組合能被使用於此控制器的實行。圖8A至圖SC至圖15繪示用以製造描述於此且具有非常小的佔用區的互連結構的製造流程的實施例中的步驟。圖8A及圖SC繪示製造流程的第一步驟的剖視圖，而圖SB繪示製造流程的第一步驟的上視圖。對於此應用的目的，第一步驟涉及形成多個接觸層160-1至160-4躺設於所提供的存儲器單元存取層112的上方。於所示的實施例中，使用描述於由Lung所共同擁有的美國專利申請案第12/430，290號案的處理，形成圖8A至圖SC所繪示的結構，此案作為上述參照而結合於此。於另外的實施例中，諸接觸層能通過如已知技藝的標準處理形成，且能包含如電晶體與二極體、字線、位線與源極線、導電插頭以及襯底內摻雜區域的存取裝置，取決於此裝置，而實行描述於此的互連結構。如上所述，用於存儲器陣列區域110的存儲器單元及配置的其它類型亦能使用於另外的實施例。接著，具有開口 810的第一掩模800形成於圖8A至圖8C中所示的結構上，而成為圖9A及圖9B分別的上視圖及剖視圖分別所繪示的結構。能通過沉積用於第一掩模的層狀物，並使用光刻技術圖案化此層狀物形成開口 810，來形成第一掩模800。第一掩模能例如包括如氮化矽、矽氧化物或氮氧化矽的硬掩模材料。於第一掩模800的開口 810圍繞於接觸層160-1至160_4上的降落區域的組合的周邊。因此,開口 810的寬度192至少與接觸層160-1至160-4上的降落區域的寬度相同，以使後續形成的導電體180能穿透接觸層中的開口。開口 810的長度194至少與接觸層160-1至160-4上的降落區域的長度的總和相同，以使後續形成的導電體180能穿透接觸層中的開口。接著，包含於開口 810內的第二刻蝕掩模900形成於圖9A及圖9B中所示的結構上，而成為圖IOA及圖IOB的上視圖及剖視圖分別所繪示的結構。如圖中所示，第二刻蝕掩模900所具有的長度910小於開口 810的長度194，且第二刻蝕掩模900具有至少與開口810的寬度192相同的寬度。於所不的實施例中，第二刻蝕掩模900包括相對於第一掩模800的材料能選擇性地刻蝕的材料，以使第二掩模900於開口 810內的長度，能於下述的後續處理步驟中則選擇性地減少。換言之，對於用以減少第二掩模900的長度的處理，第二掩模900的材料所具有的刻蝕率，大於第一掩模800的材料的刻蝕率。舉例而言，於此實施例中，第一掩模800包括硬掩模材料，第二掩模能包括光刻膠材料。接著，使用第一及第二掩模800、900作為刻蝕掩模，於圖IOA及圖IOB所示的結構 上執行刻蝕處理，而成為圖IlA及圖IlB的上視圖及剖視圖分別所繪示的結構。能例如使用定時模式刻蝕而使用單一刻蝕化學物質，來實施刻蝕處理。或者，能使用相異的刻蝕化學物質來實施刻蝕處理，以個別地刻蝕絕緣層166、接觸層160-4、絕緣材料165-3及接觸層
160-3。此刻蝕會形成穿透接觸層160-4的開口 1000，以外露接觸層160-3的一部分。開口 1000躺設於接觸層160-1上的降落區域161-la上方。開口 1000具有至少與降落區域
161-la的長度相同的長度1002，且具有至少與降落區域161-la的寬度相同的寬度1004。此刻蝕亦會形成穿透接觸層160-4的開口 1010，以外露接觸層160-3的一部分。開口 1010躺設於接觸層160-1上的降落區域161-lb上方。開口 1010具有至少與降落區域
161-lb的長度相同的長度1012，且具有至少與降落區域161-lb的寬度相同的寬度1004。接著，減少掩模900的長度910以形成具有長度1110的經減少長度的掩模1100，而成為圖12A及圖12B的上視圖及剖視圖分別所繪示的結構。於所示的實施例中，掩模900包括光刻膠材料，且能例如使用具有以C12或HBr為基底的化學物質的反應離子刻蝕，來修剪掩模900。
接著，使用第一掩模800及經減少長度的掩模1100作為刻蝕掩模，於圖12A及圖12B所示的結構上實施刻蝕處理，而成為圖13A及圖13B的上視圖及剖視圖分別所繪示的結構。刻蝕處理會延伸於開口 1000、1010穿透接觸層160-3，以外露接觸層160_2的設置於下方的部分。此刻蝕亦會形成穿透接觸層160-4的部分的開口 1200、1210，且因掩模1100的長度的減少，不再由掩模1100覆蓋開口 1200、1210，從而外露接觸層160-3的部分。開口 1200被形成相鄰於開口 1000，且躺設於接觸層160-2上的降落區域161-2a上方。開口 1200具有至少與降落區域161_2a的長度相同的長度1202，且具有至少與降落區域161_2a的寬度 相同的寬度1204。開口 1210被形成相鄰於開口 1010，且躺設於接觸層160-2上的降落區域161_2b上方。開口 1210具有至少與降落區域161-2b的長度相同的長度1212，且具有至少與降落區域161-2b的寬度相同的寬度1204。接著，減少掩模1100的長度1110以形成具有長度1305的經減少長度的掩模1300。使用第一掩模800及掩模1300作為刻蝕掩模，來實施刻蝕處理，而成為圖14A及圖14B的上視圖及剖視圖所繪示的結構。刻蝕處理會延伸於開口 1000、1010穿透接觸層160-2，以外露接觸層160-1上的降落區域161-la、161-lb。刻蝕處理亦會延伸於開口 1200、1210穿透接觸層160-3，以外露接觸層160-2上的降落區域161-2a、161-2b。此刻蝕亦會形成穿透接觸層160-4的部分的開口 1310、1320，且因掩模1300的長度的減少而不再覆蓋層160-4的部分，從而外露接觸層160-3上的降落區域161-3a、
161-3b。開口 1310被形成相鄰於開口 1200。開口 1310具有至少與降落區域161_3a的長度相同的長度1312，且具有至少與降落區域161-3a的寬度相同的寬度1314。開口 1320被形成相鄰於開口 1210。開口 1320具有至少與降落區域161_3b的長度相同的長度1322，且具有至少與降落區域161-3b的寬度相同的寬度1324。接著，絕緣填充材料1400沉積於圖14A及圖14B所示的結構上，以及執行如化學機械拋光(Chemical Mechanical Polishing, CMP)的平面化處理，以移除掩模800、1300,而成為圖15的剖視圖中所示的結構。接著，形成光刻圖樣，以定義用於導電體180並連接至降落區域的通孔。能應用反應離子刻蝕，以形成深且高的長寬比的通孔穿透絕緣填充材料1400，以提供用於導電體180的通孔。於開設通孔之後，以鎢或其它導電材料填充通孔，以形成導電體180。此時應用金屬化處理以形成互聯機185，以提供導電體180及裝置上的平面解碼電路之間的互連。最後，應用後端工藝(back end of line,BE0L)處理以完成集成電路,而成為圖3A及圖3B中所示的結構。於不同接觸層中，通過使用於單一刻蝕掩模800中的開口 810而圖案化接觸層，並使用刻蝕額外的掩模的處理，形成用於穿過導電體至設置於下方的接觸層上的降落區域的開口，而不必使用關鍵對齊步驟。因此，以半對齊方式，於不同接觸層中形成具有垂直對齊的側壁的開口。
於上所示的範例中，掩模800中的開口 810於平面視角上具有矩形的剖面。因此，於不同接觸層中的開口，沿橫向方向具有實質上相同的寬度。或者，取決於不同接觸層的降落區域的形狀，掩模800中的開口能具有圓形、橢圓形、方形、矩形或一些不規則形的剖面。舉例而言，為了容納具有不同寬度的降落區域，掩模800中的開口的寬度能沿縱向方向而有所不同。圖16繪示掩模800中的開口 1510的平面圖，此掩模800以類階梯的方式沿縱向方向具有不同的寬度，而造成接觸層中的開口的寬度以此有所不同。現在將主要參照圖17至圖47描述本發明。下列描述通常將參照特定結構的實施例及方法。應理解為並非有意於將發明限制承特定接露的實施例及方法，而是意指發明能使用其它特徵、元件、方法及實施例來實施。將描述較佳的實施例以說明本發明，而非限制由權利要求範圍定義的本發明範疇。此些技 藝中的通常技巧將承認以下描述的各種均等的變化。於不同實施例中的類似元件以類似元件符號共同指稱。圖17繪示用以根據本發明產生互連接觸區域14的方法的簡化流程圖。圖17的互連接觸區域產生方法10，包含於獲得步驟12中獲得N個掩模的組合。於圖17所示的方法10中進一步的步驟，將連同圖18至圖27討論如下，圖18至圖27繪示用於實施本發明的方法的第一範例。參照圖27，使用N個掩模的組合，以於接觸層18. I、18. 2、18. 3、18. 4的疊層16產生多達2的N次方個互連接觸區域14的接觸層，此疊層16為位於三維疊層IC裝置的互連區域17。互連區域17通常將為如圖4及圖5所示的周圍互連區域，但也能位於其它區域。於圖18至圖44的三個範例中，為求簡化說明，於襯底19上顯示有四個接觸層，三維疊層IC裝置通常將具有更多的接觸層。將如下討論，每個掩模包括遮蔽區域及刻蝕區域，N為至少等於2的整數，且X為用於掩模的序列號碼，以使其中的一掩模的X等於1，另一掩模的X等於2，接下來直到X等於N。當X等於I時，對於相關掩模的刻蝕步驟將刻蝕一個接觸層18，當X等於2時，對於相關掩模的刻蝕步驟將刻蝕二個接觸層，依此類推。接著，參照圖17，實施部分移除步驟20，參照圖9，以移除躺設於接觸層18的疊層16上方的上層24的一部分22。於此範例中，上層24包含第一及第二矽氧化物層26、28，以及於矽氧化物層之間通常由氮化矽製作的電荷捕捉層27。於此範例中，參照圖18，使用具有開放區域32的額外的掩模30來完成此移除，以容許圖19中所示的上層24的一部分22的刻蝕。於此範例中，接觸層18每層皆包含通常由圖案化多晶矽層以形成導電體的上部導電層34，例如字線，以及包含通常為矽氧化物或氮化矽化合物的下部絕緣層36。為求簡化指稱上部導電層34的方式，將通常指稱為多晶矽層34。然而，上部導電層34能由其它合適的材料製作，例如金屬、金屬娃化物以及多於一層的多晶娃、金屬娃化物及金屬的多層組合。穿透上層24的介電質層28的刻蝕，通常通過使用材料選擇性刻蝕處理所控制。舉例而言，當介電層28為矽氧化物，且上部導電層34為多晶矽時，使用反應離子刻蝕來刻蝕穿透介電質層28，此刻蝕有效地通過達到上部導電層34而停止。於其它狀況中，能使用相似的技術以控制刻蝕深度。亦能使用其它用以控制刻蝕深度的技術。因為額外的掩模30能簡單地開設出用於刻蝕接觸層18的疊層16的空間，故額外的掩模30能不被考慮為N個掩模的組合中的一部分。討論於此關於圖28至圖34的範例中，使用地毯式刻蝕從互連接觸區域移除任何額外的上層24，而毋需額外的掩模。
圖20繪示於圖19的接觸層18的疊層16上的第一掩模38. I的形成。於此範例中，第一掩模38. I包括光刻膠掩模元件40. 1,40. 2,40. 3，其中掩模元件40. 2覆蓋第一多晶矽層34. I的中央部分42. 1，且掩模元件40. 3覆蓋第一多晶矽層34. I的邊緣部分42. 2。圖21繪示刻蝕步驟的結果，此刻蝕步驟中未被光刻膠掩模元件40覆蓋的接觸層18. I的部分，是被向下刻蝕至接觸層18. 2。亦即，於此第一刻蝕步驟中，刻蝕一個接觸層18。圖22繪示於圖21的接觸層18的疊層16上的第二光刻膠掩模38. 2的形成。如圖22中的虛指引線所建議，掩模38. 2覆蓋多晶矽層34. I及34. 2的不相同的外露部分，此部分於後續使用為互連接觸區域14. I及14. 2。圖23繪示刻蝕二個接觸層的第二刻蝕步驟的結果。尤其而言，多晶矽層34. 2的外露的表面部分44，是被向下刻蝕二層，以外露多晶矽層34. 4的部分46。此外，多晶娃層34. I的外露的表面部分42. 3,亦被向下刻蝕二個接觸層，以外露多晶矽層34. 3的部分47。圖24繪示移除第二掩模38. 2，且保留多晶矽34. 1,34. 2、34. 3及34. 4的部分以作用為互連接觸區域14. I、14. 2、14. 3及14. 4的結果。接觸層18. I 的薄行部分48，有時被稱為假疊層或局部高度假疊層，是能夠被故意地形成，或作為製造公差的結果。於圖18至圖24的範例中，使用二個掩模38. 1、38. 2提供至降落區域的存取，此降落區域位於四個相異接觸層18-1至18-4的四個互連接觸區域14. I至14. 4。根據本發明，使用N個掩模對互連區域17刻蝕N次，以於2的N次方個接觸層18的每層產生互連接觸區域14。如以下參照圖27討論，於2的N次方個接觸層的每層，互連接觸區域14能與降落區域56對齊且提供至降落區域56的存取。每個刻蝕步驟，包括對於序列數字X的每個掩模，刻蝕穿透2的(x-1)次方個接觸層。請參照圖17的互連區域刻蝕步驟49。圖25繪示鋪設刻蝕停止層50於接觸層18的經刻蝕的疊層16的外露的表面上方的可選步驟的結果，當層間絕緣層為矽氧化物時，刻蝕停止層50例如為氮化矽層。此後，如圖26中所示，通過圖17的刻蝕區域填充步驟，於圖25的結構上沉積層間介電質52。隨後形成穿透層間介電質52及刻蝕停止層50的導電體54，以形成與於互連接觸區域14的導電的降落區域56的電性接觸。能使用鎢插頭處理形成導電體54，此處理包含形成穿透介電質填充材料的通孔，以提供至位於所選擇的層上的降落區域的開口，此時使用CVD或PVD處理，能於通孔中形成黏性襯墊，接下來沉積鎢以填充通孔，進而形成垂直的導電體54。如此為說明於圖27中，且顯視為圖17的導電體形成步驟60。第二範例將參照圖28至圖34討論，其中類似的元件符號，指稱與圖17至圖27的第一範例中類似的元件。於圖28的互連區域17的接觸層18的疊層16，具有如圖18中相同的基本結構。於此範例中，以地毯式刻蝕處理，移除上層24的介電質層23及電荷捕捉層27，從而消除對於額外的掩模30的需要。第一掩模38. I形成於介電質層28上，於掩模元件40. I及40. 2之間以及掩模元件40. 2及40. 3之間，掩模38. I具有開放區域41. I及41. 2。隨後則為圖31所示的第一刻蝕步驟，以此於掩模元件40. 1,40. 2之間以及掩模元件40. 2、40. 3之間的開口 41. I及41. 2，形成穿透介電質層28及多晶矽層34. I的開口 62、63。雖然如此的刻蝕步驟能繼續向下至多晶矽層34. 2，但於此並不需要，對於此的理由將於討論圖33及圖34時論證。第二掩模38. 2此時形成於接觸層18的經刻蝕的疊層16上。第二掩模38. 2包含掩模元件40. 4及40. 5，其中掩模元件40. 5覆蓋開口 63，同時保留開口 62、63之間的介電質層28的一部分64不被覆蓋。
圖33繪示第二刻蝕步驟的結果，於第二刻蝕步驟中刻蝕二個接觸層。具體而言，將開口 62向下刻蝕至氧化層36. 3，同時介電質層28的一部分64向下刻蝕二個接觸層至氧化層36. 2。此後，移除第二掩模38. 2，並於如圖34所示的經刻蝕的結構上沉積層間介電質52。接著隨後形成穿透覆蓋多晶矽層34. I至34. 4的層間介電質52及氧化層28、36. I、36. 2、36. 3的導電體54. I至54. 4，以產生與於互連接觸區域14. I至14. 4的降落區域56. I至56.4的接觸。如圖18至圖24的範例，於圖28至圖34之中。使用二個掩模38. I、38. 2，以提供至位於四個相異接觸層18. I至18. 4的四個互連接觸區域14. I至14. 4的降落區域56. I至56. 4的存取。根據本發明，使用N個掩模對互連區域17刻蝕N次，以於每個接觸層18產生互連接觸區域14。於2的N次方個接觸層的 每層，互連接觸區域14與降落區域56對齊且提供至降落區域56的存取。再一次地，此刻蝕步驟包括對於序列數字X的每個掩模，刻蝕穿透2的(x-1)次方個接觸層。圖35至圖44繪示以類似元件符號指稱類似元件而再次實施本發明的方法的第三範例。第一掩模38. I形成於上層24以及互連區域17的接觸層18的疊層16上方。如圖35所示，於掩模元件40. I及40. 2之間以及掩模元件40. 2及40. 3之間，光刻膠掩模元件40. 1,40. 2及40. 3形成開放區域66. I及66. 2。設置於開放區域66. I及66. 2的下方的上層24的部分，被向下刻蝕至第一接觸層18的多晶矽層34. 1，而於上層24中產生第一及第二開口 68. 1、68.2。開口 68. I及68. 2外露第一多晶矽層34. I的表面部分70. 1、70. 2。圖38繪示第一及第二開口 68. 1,68. 2的側壁上沉積側壁材料72. I及72. 2的結果。如此能以相異的方式完成，例如通過以CVD或濺射的方式而於晶圓上方地毯式地沉積如氮化矽的絕緣材料層，隨後使用各向異性刻蝕，直到除了相鄰於垂直側壁的區域以外的材料從晶圓的水平表面移除，從而保留側壁間隔。側壁材料72. I及72. 2覆蓋表面部分70. 1,70. 2的每個部分的第一部位74. 1,74. 2，同時保留表面部分70. 1,70. 2的每個部分的第二部位76. 1,76. 2不被覆蓋。於此時例如通過各向異性反應離子刻蝕，來刻蝕圖38的結構，此種刻蝕不會攻擊側壁材料，而僅會減少側壁材料72. 1、72. 2的尺寸，且延伸第一及第二開口 68. 1、68.2穿透接觸層，以外露多晶矽層34. 2。參照圖39。接著，移除側壁材料72. 1、72. 2，參照圖40，以外露表面部分70. I、70. 2的第一部位74. I、74. 2。圖41繪示於圖40的結構上填充第二開口 68. 2的第二掩模38. 2。第一開口 68. I此時被刻蝕穿透二個接觸層18以外露第一部位74. I下方的第三多晶矽層34. 3的部分78，以及外露第二部位76. I下方的第四多晶矽層34. 4的部分80。此時移除第二掩模38. 2，且圖42的結構是通過層間介電質52覆蓋而如圖43所示。圖44繪示於互連接觸區域14. I至14. 4，形成與降落區域56. I至56. 4接觸的導電體54. I至54.4的結果。當接觸層18的疊層16之上使用相對較厚的上層24時，特別適合使用圖35至圖44中所示的方法。與圖18至圖27的範例一同使用的SiN層50，能與第二及第三範例一同使用。圖45繪示用於16個接觸層18的疊層的處理範例。根據本發明，用於16個接觸層18的互連接觸區域14，能僅使用4個掩模38而完成。於此範例中，第一掩模38. I具有被標示成1、3、5…等的8個光刻膠掩模元件40，隨後為標示成2、4、6…等的開放刻蝕區域41。於此範例中，每個刻蝕掩模元件40及開放刻蝕區域41的每個邊緣具有一單位的縱向尺度。使用第一掩模38. I刻蝕單一個層。第二掩模38. 2具有被標示為1/2、5/6、…等的4個光刻膠掩模元件，隨後為標示成3/4、7/8、…等的開放刻蝕區域，每個區域皆具有2單位縱向尺度。使用第二掩模38. 2刻蝕二個層。第三掩模38. 3具有標示成1-4、9-12的2個光刻膠掩模元件，隨後為標示成5-8、13、16的開放刻蝕區域，此區域中每個皆具有4單位的縱向尺度。使用第三掩模38. 3刻蝕四個層。第四掩模38.4具有標示成1-4、9-12的2個光刻膠掩模元件，隨後為標示成5-8、13、16的開放刻蝕區域，此區域中每個皆具有4單位的縱向尺度。使用第三掩模38. 3刻蝕四個層。第四掩模具有標不為1-8的一個光刻膠掩模兀件，隨後為標示成9-16的開放刻蝕區域，此區域中每個皆具有8單位的縱向尺度。使用第四掩模38. 4刻蝕八個層。如上討論，當使用第一掩模38. I時，X等於I，而刻蝕單一層18(2^ = 2° = I);當使用第二掩模38. 2時，刻蝕2個層18(2^ = 21 = 2);當使用第三掩模38. 3時，刻蝕4個層18(2^ = 22 = 4);當使用第四掩模38. 4時，刻蝕8個層18(2^ = 23 = 8)。於此方法中，能使用刻蝕I層、刻蝕2層、刻蝕4層及刻蝕8層的一些組合，完成介於I及16之間的任何接觸層18。另一種思考方式中，4個掩模代表四個二進位數的位數，亦即對應十進位數的1-16的0000、0001、…、1111。舉例而言，為了存取於接觸層18的互連接觸區域14，需要刻蝕穿透12個接觸層，其中，能通過使用第三掩模38. 3 (刻蝕穿透4個接觸層)及第四掩模38. 4 (刻蝕穿透8個接觸層)的開放區域41，來完成此刻蝕。圖45的掩模38. I至38. 4的使用結果，為圖46中所示的接觸層18的疊層16。傳統方法通常會需要16個相異的掩模，而導致更加昂貴的花費以及因公差建立而造成的失敗的增加機會。圖45至圖46的範例，導致用於與降落區域56對其的互連接觸區域14的連續的開放階梯區域。圖47繪示一範例，其中配置四個掩模38以產生16個接觸層18的疊層16，並於每個互連接觸區域14之間具有完整高度的假疊層82，且相鄰於接觸區域14、16具有完整高度邊界疊層84。無論是否產生假疊層82，此實施例是通過對於每個掩模38提供虛擬遮蔽區域86而達成。於此範例中，於每個互連接觸區域14之間具有假疊層82。然而，於一些實施例中，能消除一個或多個假疊層82。同樣地，假疊層82的縱向尺度彼此毋需相同。沒有必要以每個掩模所刻蝕的接觸層18的數量的順序來使用掩模38。亦即能於掩模38. I之前使用掩模38. 2。然而，對於較大處理窗口而言，以所刻蝕的接觸層的數量為升序的順序使用掩模為佳，亦即先使用掩模刻蝕單一接觸層，再使用掩模刻蝕二個接觸層，以此類推。於圖47的範例中，對應於每個刻蝕掩模38的位置提供虛擬遮蔽區域86，以使所造成的假疊層82為完整高度疊層。對於一個或多個但並非全部的掩模38而言，例如圖24的薄行部分48的局部高度假疊層，能通過於對應的位置提供虛擬遮蔽區域86而製作。雖然本發明所討論的為關於N等於2的情況請參照圖17至圖44，以及關於N等於4的情況請參照圖45至圖47，掩模的數量能為其它的數量3個或能為大於4個的N個。 雖然能使用N個掩模的組合以產生互連接觸區域的2的N次方個接觸層，亦能使用N個掩模的組合以產生多達且包含互連接觸區域的2的N次方個接觸層。舉例而言，隨著N等於4，能使用4個掩模以產生小於互連接觸區域的16個接觸層，例如互連接觸區域的13、14或15個接觸層。 雖然本發明通過參照詳述於上的較佳實施例及範例而揭露，但應理解為此些範例為用於說明而非用於限定。考慮到對於熟悉該項技藝者而言，將隨時發生修改及組合，其中，修改及組合將於本發明的精神及隨附權利要求範圍的範疇內。
權利要求
1.一種方法，使用於一互連區域具有多個接觸層的一疊層的一三維疊層IC裝置，以產生與該多個接觸層的多個降落區域對齊且於該多個接觸層外露該多個降落區域的多個互連接觸區域，該方法包括 使用N個刻蝕掩模的組合，以於具該多個接觸層的該疊層產生多達且包含2的N次方個互連接觸區域層，每該掩模包括多個遮蔽區域及多個刻蝕區域，N為至少等於2的整數，X為用於該多個掩模的一序列號碼，以使其中的一掩模的X等於1，另一掩模的X等於2，接下來直到X等於N ； 移除於該互連區域躺設於具該多個接觸層的該疊層上方的任何一上層的至少一部分； 以所選擇的順序使用該多個掩模刻蝕該互連區域N次，以產生從一表面層延伸至每該接觸層的多個接觸開口，於該2的N次方個接觸層中的每層，該多個接觸開口與該多個降落區域對齊且提供至該多個降落區域的存取；以及 該刻蝕步驟包括對於序列號碼X的每該掩模刻蝕穿透2的(x-1)次方個接觸層； 以此能形成通過該多個接觸開口的多個導電體，以接觸於該多個接觸層的該多個降落區域。
2.根據權利要求I所述的方法，更包括 於該多個接觸開口上方塗敷一填充材料，以定義一通孔圖案化表面； 開設穿透該填充材料的多個通孔，以外露於每該接觸層中的該多個降落區域；以及 於該多個通孔內沉積一導電材料。
3.根據權利要求I所述的方法，其中，該存取步驟是通過該多個掩模來實行，且該多個掩模的至少一個掩模上包括一虛擬遮蔽區域。
4.根據權利要求I所述的方法，其中，該存取步驟是通過該多個掩模來實行，且該多個掩模至少一些掩模上的對應多個位置包括多個虛擬遮蔽區域。
5.根據權利要求I所述的方法，其中，該存取步驟是通過該多個掩模來實行，且該多個掩模的每該掩模上的對應多個位置包括至少一個虛擬遮蔽區域。
6.根據權利要求I所述的方法，其中，該存取步驟是通過N至少等於4來實行。
7.根據權利要求I所述的方法，其中，該方法是以該序列號碼X的順序來實行。
8.根據權利要求I所述的方法，其中，該移除步驟是使用外露該互連區域的一額外的掩模來實行。
9.根據權利要求I所述的方法，其中，該移除步驟是通過於該互連區域使用一地毯式刻蝕步驟來實行。
10.根據權利要求I所述的方法，其中 該移除步驟包括於該上層中形成外露一第一接觸層的一頂表面部分的一開口，該開口通過多個側壁局部地設邊界；以及 該互連區域刻蝕步驟，包括 於該開口的該多個側壁上及於該頂表面部分的一第一部位上沉積側壁材料，並保留該頂表面部分的一第二部位使得於該第二部位上無側壁材料； 延伸該開口穿透該頂表面部分的該第二部位，以提供至設置於下方的接觸層的該頂表面的存取；以及移除該側壁材料的至少一些，從而外露該頂表面部分的該第一部位的至少一些，以於該第一接觸層及設置於下方的該多個接觸層，形成與該多個降落區域對齊且提供至該多個降落區域的存取的該多個互連接觸區域； 以此，該側壁材料作用為該N個刻蝕掩模的其中一個。
11.根據權利要求10所述的方法，其中，實行該側壁材料移除步驟以外露該多個降落區域。
12.根據權利要求10所述的方法，其中，該側壁材料移除步驟，是通過移除全部的該側壁材料來實行。
13.根據權利要求10所述的方法，其中，該開口形成步驟，是通過作為頂層的該上層及該所選擇的接觸層為該第一接觸層來實行。
14.根據權利要求I所述的方法，其中 該移除步驟包括於該上層中形成一第一開口及一第二開口且每該開口外露一第一接觸層的一頂表面部分，該多個開口通過多個側壁局部地設邊界；以及該互連區域刻蝕步驟，包括 於每該開口的該多個側壁上及於每該頂表面部分上沉積一側壁材料，並保留每該頂表面部分的一第二部位使得於該第二部位上無側壁材料； 延伸該第一開口及該第二開口中的每該開口穿透該頂表面部分的該第二部位，以外露於每該開口的一第二接觸層的該頂表面； 於每該開口移除該側壁材料的至少一些，從而於每該開口外露該頂表面的該第一部位的至少一些，從而於該第二開口形成該多個互連接觸區域，於該第二開口的該多個互連接觸區域是與於該第一接觸層及該第二接觸層的該多個降落區域對齊，且提供至位於該第一接觸層及該第二接觸層的該多個降落區域的存取；以及 從(I)該頂表面部分的該外露的第一部位進一步延伸該第一開口穿透該第一接觸層及該第二接觸層，以外露一第三接觸層的該頂表面，且從(2)該第二接觸層的該外露的頂表面進一步延伸該第一開口穿透該第二接觸層及該第三接觸層，以外露一第四接觸層的該頂表面，從而於該第一開口，形成與於該第三及第四接觸層的該多個降落區域對齊且提供至該多個降落區域的存取的該多個互連接觸區域； 以此，該側壁材料作用為該多個N個刻蝕掩模的其中一個。
15.一種方法，用於提供多個電性連接以電連至位於一互連區域的多個接觸層的一疊層的多個降落區域，且用於一類型的三維疊層IC裝置，此類型包括該互連區域，該互連區域包含一上層以及於該上層的下方的至少一第一接觸層、一第二接觸層、一第三接觸層及一第四接觸層的疊層，該方法包括 於該上層中形成至少一第一開口及一第二開口，每該開口外露每該第一接觸層的一表面部分，該第一開口及該第二開口通過多個上層側壁局部地設邊界； 於該第一開口及該第二開口的每該開口的該多個側壁上，以及該多個表面部分的每該表面部分的一第一部位上，沉積一側壁材料，並保留該多個表面部分的一第二部位使得於該第二部位上無側壁材料； 延伸該第一開口及該第二開口穿透該多個表面部分的該多個第二部位，以對於該第一開口及該第二開口的每該開口外露該第二接觸層的一表面；於每該開口移除該側壁材料的至少一些，以於每該開口外露該表面部分的該第一部位的至少一些，從而於該第二開口形成該多個互連接觸區域，於該第二開口的該多個互連接觸區域是與於該第一接觸層及該第二接觸層的該多個降落區域對齊；以及 從(I)該表面部分的該外露的該第一部位進一步延伸該第一開口穿透該第一接觸層及該第二接觸層，以外露該第三接觸層的一表面，且從(2)該第二接觸層的該外露的表面進一步延伸該第一開口穿透該第二接觸層及該第三接觸層，以外露該第四接觸層的一表面，從而於該第一開口，形成與於該第三接觸層及該第四接觸層的該多個降落區域對齊的該多個互連接觸區域；以及 形成電連至位於該第一接觸層、該第二接觸層、該第三接觸層及該第四接觸層的該多個降落區域的多個導電體。
16.根據權利要求15所述的方法，其中，該多個導電體形成步驟包括 於該多個開口上方塗敷一填充材料，以定義一通孔圖案化表面； 開設穿透該填充材料的多個通孔，以外露於每該接觸層中的該多個降落區域；以及 於該多個通孔內沉積一導電材料。
17.根據權利要求15所述的方法，其中，實行該第一開口及該第二開口形成步驟，以外露該第一接觸層的一頂表面，以及實行進一步延伸步驟，以外露於該第三接觸層及該第四接觸層的該多個降落區域。
18.—種掩模組合，用於一三維疊層IC裝置以產生多個互連接觸區域，該多個互連接觸區域是對齊於一互連區域的具多個接觸層的一疊層的多個降落區域，通過一上層覆蓋具該多個接觸層的該疊層，該掩模組合包括 N個刻蝕掩模的一組合，每該掩模包括多個遮蔽區域及多個刻蝕區域，該多個刻蝕區域用以對於該三維疊層IC裝置於該互連區域的多達且包含2的(N-I)次方個接觸層，產生能與該多個降落區域對齊的該多個互連接觸區域，N為至少等於3的整數，X為用於該多個掩模的序列號碼，以使其中的一掩模的X等於1，另一掩模的X等於2，接下來直到X等於N。
19.根據權利要求18所述的掩模組合,其中,側壁材料作用為該N個刻蝕掩模的其中一個。
20.根據權利要求18所述的掩模組合，其中，該多個刻蝕掩模包括一虛擬遮蔽區域於該多個刻蝕掩模的至少一個掩模上。
21.根據權利要求18所述的掩模組合，其中，該多個刻蝕掩模包括多個虛擬遮蔽區域於該多個刻蝕掩模的至少一些掩模上的對應多個位置。
22.根據權利要求18所述的掩模組合，其中，該多個刻蝕掩模包括至少一個虛擬遮蔽區域於該多個刻蝕掩模的每該掩模上的對應多個位置。
23.根據權利要求18所述的掩模組合，其中，對於所選擇的刻蝕掩模，該多個刻蝕區域的多個縱向尺度相等。
24.根據權利要求18所述的掩模組合，其中 該多個遮蔽區域及該多個刻蝕區域具有多個縱向尺度；以及 對於所選擇的掩模，該多個遮蔽區域及該多個刻蝕區域的該多個縱向尺度彼此相等。
25.根據權利要求18所述的掩模組合，其中 該多個遮蔽區域及該多個刻蝕區域具有多個縱向尺度；以及對於該多個所有的掩模，該多個遮蔽區域及該多個刻蝕區域的該多個縱向尺度彼此相等O
26.根據權利要求18所述的掩模組合，其中，N是大於或等於4。
27.一種掩模組合，用於一三維疊層IC裝置以產生與多個互連區域，該多個互連接觸區域是對齊於一互連區域的具多個接觸層的一疊層的多個降落區域，該掩模組合包括 N個掩模的組合，每該掩模包括多個遮蔽區域及多個刻蝕區域，該多個刻蝕區域用以對於該三維疊層IC裝置於該互連區域的多達且包含2的N次方個接觸層，產生能與該多個降落區域對齊的該多個互連接觸區域，N為至少等於2的整數，X為用於該多個掩模的序列號碼，以使其中的一掩模的X等於1，另一掩模的X等於2，接下來直到X等於N。
全文摘要
本發明公開了一種用於具疊層接觸層的IC裝置的減少數量的掩模組合及方法。一種三維疊層IC裝置，於一互連區域具有多個接觸層的一疊層。根據本發明的一些範例，僅需要Y個掩模，以提供至2的Y次方個接觸層的一降落區域的存取。根據一些範例，對於每個的掩模序列號碼x而刻蝕2的(x-1)次方個接觸層。
文檔編號G03F1/80GK102637629SQ20111003841
公開日2012年8月15日 申請日期2011年2月14日 優先權日2011年2月14日
發明者呂函庭, 陳士弘 申請人:旺宏電子股份有限公司