基於高空穴遷移率材料的IBC/HBC電池及其製備方法與流程
2024-04-15 23:39:05 1
基於高空穴遷移率材料的ibc/hbc電池及其製備方法
技術領域
1.本發明屬於太陽能光伏技術領域，具體涉及一種基於高空穴遷移率材料的ibc/hbc電池及其製備方法。
背景技術：
2.p型聚合物(ptaa、pedot:pss等)因其帶隙可調、製備過程簡單、器件兼容性好等特點，被廣泛應用於光伏電池中，作為空穴傳輸層。然而，較低的電導率(一般為1-500s/cm)限制了電池效率的進一步提高。
3.根據電導率的drude模型，提高電導率的主要方式包括提高載流子濃度(n)和提高載流子遷移率(μ)。然而，對於有機聚合物來說，同時提高二者的難度較大，原因在於：為了提高載流子濃度引入的摻雜離子會大大增加電離雜質散射，從而導致載流子遷移率大大降低，電導率下降。在上述兩種方式中，本發明選擇提高載流子遷移率的方式來提高聚合物的電導率。
4.為進一步說明提高載流子遷移率的方式，我們在這裡引入drude模型，進行說明：
[0005][0006]
其中q,n,m,τ分別代表載流子電荷常數、載流子密度、載流子質量和載流子碰撞之間的平均自由時間。
[0007]
其中平均自由時間τ，可表達為：
[0008][0009]
其中l,vr分別代表載流子運動的平均自由程和載流子運動速度；μ為載流子遷移率；e為電荷常數，m為電荷質量。
[0010]
由公式(3.2)可以看出，增加l(載流子運動的平均自由程)可以有效的提高載流子遷移率，而l只與晶體結構相關，晶體中的l會比非晶或半結晶態的高出2-3個數量級，因此，將非晶或半結晶態的聚合物材料製備為高結晶度、甚至單晶將顯著提聚合物載流子遷移率，進而提高其電導率。
技術實現要素：
[0011]
本發明旨在至少在一定程度上解決相關技術中的技術問題之一。為此，本發明的目的在於提出一種基於高空穴遷移率材料的ibc/hbc電池及其製備方法。本發明提高了各子空穴傳輸層的結晶度，從而大幅提高了各子空穴傳輸層的載流子遷移率和電導率。
[0012]
在本發明的一個方面，本發明提出了一種基於高空穴遷移率材料的ibc/hbc電池。根據本發明的實施例，所述基於高空穴遷移率材料的ibc/hbc電池包括：
[0013]
晶體矽襯底層，所述晶體矽襯底層具有相對的正面和背面；
[0014]
第一鈍化層，所述第一鈍化層在所述晶體矽襯底層的正面；
[0015]
減反射層，所述減反射層在所述第一鈍化層的遠離所述晶體矽襯底層的表面；
[0016]
第二鈍化層，所述第二鈍化層在所述晶體矽襯底層的背面；
[0017]
空穴傳輸層，所述空穴傳輸層包括多個子空穴傳輸層；
[0018]
電子傳輸層，所述電子傳輸層包括多個子電子傳輸層，所述子空穴傳輸層和所述子電子傳輸層間隔在所述第二鈍化層的遠離所述晶體矽襯底層的表面；
[0019]
所述空穴傳輸層的材料為聚合物材料。
[0020]
根據本發明實施例的基於高空穴遷移率材料的ibc/hbc電池，通過將子空穴傳輸層和子電子傳輸層間隔設置，使得各子空穴傳輸層的聚合物材料逐步聚合反應在動力學上受到限制，只能規整的排列在模板中(即相鄰的子電子傳輸層之間)，從而獲得高度有序的聚合物鏈，即高結晶度聚合物材料，提高了各子空穴傳輸層的結晶度，從而大幅提高了各子空穴傳輸層的載流子遷移率和電導率。
[0021]
另外，根據本發明上述實施例的基於高空穴遷移率材料的ibc/hbc電池還可以具有如下附加的技術特徵：
[0022]
在本發明的一些實施例中，單個所述子空穴傳輸層的寬度不大於90μm；優選地，單個所述子空穴傳輸層的寬度不大於50μm，更優選100～200nm。
[0023]
在本發明的一些實施例中，單個所述子空穴傳輸層的厚度不大於50nm；優選地，單個所述子空穴傳輸層的厚度不大於20nm。
[0024]
在本發明的一些實施例中，所述空穴傳輸層的材料為p型聚合物，所述p型聚合物選自ptaa、pedot和p3ht中的至少一種。
[0025]
在本發明的一些實施例中，所述空穴傳輸層的結晶度為50～100％，優選80～100％。
[0026]
在本發明的一些實施例中，由所述pedot材料形成的所述空穴傳輸層的空穴遷移率為5～30cm2/vs，電導率為1000～9000s/cm。
[0027]
在本發明的一些實施例中，由所述p3ht材料形成的所述空穴傳輸層的空穴遷移率為20～100cm
2/
vs，電導率為1000～4000s/cm。
[0028]
在本發明的再一個方面，本發明提出了一種製備以上實施例所述的基於高空穴遷移率材料的ibc/hbc電池的方法。根據本發明的實施例，所述方法包括：
[0029]
(1)提供晶體矽襯底層，所述晶體矽襯底層具有相對的正面和背面；
[0030]
(2)在所述晶體矽襯底層的正面依次形成第一鈍化層和減反射層；
[0031]
(3)在所述晶體矽襯底層的背面形成第二鈍化層；
[0032]
(4)在第二鈍化層的遠離所述晶體矽襯底層的表面形成隔離層，去除多個子電子傳輸層對應區域的隔離層，製備多個子電子傳輸層；
[0033]
(5)去除多個子空穴傳輸層對應區域的隔離層，製備多個子空穴傳輸層，使所述子空穴傳輸層和所述子電子傳輸層間隔設置。
[0034]
根據本發明實施例的方法，通過將子空穴傳輸層和子電子傳輸層間隔設置，使得各子空穴傳輸層的聚合物材料逐步聚合反應在動力學上受到限制，只能規整的排列在模板中(即相鄰的子電子傳輸層之間)，從而獲得高度有序的聚合物鏈，即高結晶度聚合物材料，提高了各子空穴傳輸層的結晶度，從而大幅提高了各子空穴傳輸層的載流子遷移率和電導率。且該方法簡單易實施。
[0035]
另外，根據本發明上述實施例的方法還可以具有如下技術方案：
[0036]
在本發明的一些實施例中，所述方法還包括：在所述晶體矽襯底層的正面形成所述第一鈍化層之前，對所述晶體矽襯底層進行制絨，在所述正面和背面分別形成類金字塔結構。
[0037]
在本發明的一些實施例中，所述子空穴傳輸層的製備方法包括：在氧化劑的作用下，採用氣相合成法將聚合物材料的單體發生逐步聚合，進而合成多個所述子空穴傳輸層。
[0038]
在本發明的一些實施例中，所述氧化劑為氧化電位在0.6-0.9v的鹽類氧化劑。
[0039]
在本發明的一些實施例中，所述鹽類氧化劑選自fe
3+
鹽類和ag
+
鹽類的至少一種。
[0040]
在本發明的一些實施例中，所述fe
3+
鹽類選自fecl3、febr3、fei3、fetos、fe2(so4)3、fe2(no3)3、fe2o3和feooh中的至少一種。
[0041]
本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。
附圖說明
[0042]
本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中：
[0043]
圖1為本發明實施例的基於高空穴遷移率材料的ibc/hbc電池的結構示意圖。
[0044]
附圖標註：
[0045]
1-減反射層，2-第一鈍化層，3-晶體矽襯底層，3-1-正面，3-2-背面，4-第二鈍化層，5-子電子傳輸層，6-子空穴傳輸層，7-副柵線，8-主柵線。
具體實施方式
[0046]
下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用於解釋本發明，而不能理解為對本發明的限制。
[0047]
在本發明的一個方面，本發明提出了一種基於高空穴遷移率材料的ibc/hbc電池。根據本發明的實施例，參考附圖1，基於高空穴遷移率材料的ibc/hbc電池包括：晶體矽襯底層3，上述晶體矽襯底層3具有相對的正面3-1和背面3-2；第一鈍化層2，上述第一鈍化層2在上述晶體矽襯底層3的正面3-1；減反射層1，上述減反射層1在上述第一鈍化層2的遠離上述晶體矽襯底層3的表面；第二鈍化層4，上述第二鈍化層4在上述晶體矽襯底層3的背面3-2；空穴傳輸層，上述空穴傳輸層包括多個子空穴傳輸層6；電子傳輸層，上述電子傳輸層包括多個子電子傳輸層5，上述子空穴傳輸層6和上述子電子傳輸層5間隔在上述第二鈍化層4的遠離上述晶體矽襯底層3的表面；上述空穴傳輸層的材料為聚合物材料。由此，通過將子空穴傳輸層6和子電子傳輸層5間隔設置，使得各子空穴傳輸層6的聚合物材料逐步聚合反應在動力學上受到限制，只能規整的排列在模板中(即相鄰的子電子傳輸層5之間)，從而獲得高度有序的聚合物鏈，即高結晶度聚合物材料，提高了各子空穴傳輸層6的結晶度，從而大幅提高了各子空穴傳輸層6的載流子遷移率和電導率。
[0048]
根據本發明的一個具體實施例，單個上述子空穴傳輸層6的寬度不大於90μm，優選地，單個上述子空穴傳輸層6的寬度不大於50μm，更優選100～200nm，將單個上述子空穴傳輸層6的寬度限定在上述範圍內，進一步有利於子空穴傳輸層6規整的排列在相鄰的子電子
傳輸層5之間，從而獲得高度有序的聚合物鏈，進一步提高了各子空穴傳輸層6的結晶度。
[0049]
根據本發明的再一個具體實施例，單個上述子空穴傳輸層6的厚度不大於50nm；優選地，單個上述子空穴傳輸層6的厚度不大於20nm，由此，將單個上述子空穴傳輸層6的厚度限定在上述範圍內，進一步有利於將子空穴傳輸層6規整的排列在有限的空間內，從而獲得高度有序的聚合物鏈，進一步提高了各子空穴傳輸層6的結晶度。
[0050]
在本發明的實施例中，通過限定模板間的寬度與模板厚度(即單個上述子空穴傳輸層6的寬度和厚度)來控制聚合物的填充空間，使得各子空穴傳輸層6的聚合物材料逐步聚合反應在動力學上受到限制，只能規整的排列在模板中(即相鄰的子電子傳輸層5之間)，從而獲得高度有序的聚合物鏈，即高結晶度聚合物材料，提高了各子空穴傳輸層的結晶度，從而大幅提高了各子空穴傳輸層的載流子遷移率和電導率。
[0051]
根據本發明的又一個具體實施例，上述空穴傳輸層的材料為p型聚合物，上述p型聚合物選自ptaa、pedot和p3ht中的至少一種。需要說明的是，不同材料的空穴傳輸層的結晶度有所差別，如表1所示。
[0052]
表1
[0053][0054]
其中，pedot的結構式為當單個子空穴傳輸層寬度小於等於200nm且厚度小於等於12nm時，達到了單晶狀態，其結晶度達到了100％。
[0055]
其中，p3ht的結構式為當單個子空穴傳輸層寬度小於等於150nm且厚度小於等於20nm時，達到了單晶狀態，其結晶度達到了100％。
[0056]
相比傳統方法製備的空穴傳輸層，本發明通過模板法製備的空穴傳輸層(限定子空穴傳輸層的寬度和厚度)的空穴遷移率和電導率得到大幅提升。具體來說，採用傳統方法製備的pedot材質的空穴傳輸層的空穴遷移率為0.01-1cm2/vs，電導率為100-500s/cm；本
發明通過模板法製備的pedot材質的空穴傳輸層的空穴遷移率為5～30cm
2/
vs，電導率為1000～9000s/cm。採用傳統方法製備的p3ht材質的空穴傳輸層的空穴遷移率為0.01cm2/vs，電導率為10s/cm；本發明通過模板法製備的p3ht材質的空穴傳輸層的空穴遷移率為20～100cm2/vs，電導率為1000～4000s/cm。而採用傳統方法製備的p-a-si(h)材質的空穴傳輸層的空穴遷移率為10-4
～10-3
cm2/vs，電導率為10-3
～10-2
s/cm。
[0057]
在本發明的實施例中，第一鈍化層的材料種類並不受特別限定，例如包括但不限於a-si、多晶矽、微晶矽、氧化矽等。同樣地，第二鈍化層的材料種類並不受特別限定，例如包括但不限於a-si、多晶矽、微晶矽、氧化矽等。
[0058]
在本發明的再一個方面，本發明提出了一種製備以上實施例上述的基於高空穴遷移率材料的ibc/hbc電池的方法。根據本發明的實施例，方法包括：
[0059]
s100：提供晶體矽襯底層
[0060]
在該步驟中，提供晶體矽襯底層3，上述晶體矽襯底層3具有相對的正面3-1和背面3-2。其中，正面3-1指的是迎光面，背面3-2指的是背光面，參考附圖1。
[0061]
根據本發明的一個具體實施例，在上述晶體矽襯底層的正面形成上述第一鈍化層之前，對上述晶體矽襯底層進行制絨，在上述正面和背面分別形成類金字塔結構。對正面進行制絨的目的在於減少入射光的反射提高電池的短路電流，進而提高電池的光電轉換效率。
[0062]
s200：在上述晶體矽襯底層的正面依次形成第一鈍化層和減反射層
[0063]
在該步驟中，在上述晶體矽襯底層的正面依次形成第一鈍化層和減反射層，其具體過程屬於本領域的常規技術，在此不再贅述。其中，第一鈍化層的作用是通過化學鍵的連接，鈍化晶體矽襯底層正面的矽-氧懸掛鍵，減反射層的作用是通過調控減反射層材質和厚度，阻擋由晶矽上表面反射出的光。第一鈍化層的材料種類並不受特別限定，例如包括但不限於a-si、多晶矽、微晶矽、氧化矽等。減反射層的材料包括但不限於氮化矽材料。
[0064]
s300：在上述晶體矽襯底層的背面形成第二鈍化層
[0065]
在該步驟中，在上述晶體矽襯底層的背面形成第二鈍化層，其具體過程屬於本領域的常規技術，在此不再贅述。第二鈍化層的作用是是通過化學鍵的連接，鈍化晶體矽襯底層背面的矽-氧懸掛鍵。第二鈍化層的材料種類並不受特別限定，例如包括但不限於a-si、多晶矽、微晶矽、氧化矽等。
[0066]
s400：在第二鈍化層的遠離上述晶體矽襯底層的表面形成隔離層，去除多個子電子傳輸層對應區域的隔離層，製備多個子電子傳輸層
[0067]
在該步驟中，在第二鈍化層的遠離上述晶體矽襯底層的表面形成隔離層(例如可以為掩膜層)，通過曝光去除多個子電子傳輸層對應區域的掩膜層，裸露出部分第二鈍化層，在裸露的第二鈍化層表面製備多個子電子傳輸層。例如可以在上述去除掩膜層的磷擴散區域進行磷擴散(形成電子傳輸層)，因其它區域具有掩膜層保護，所以在磷擴散區域形成若干個獨立的n型摻雜區域，然後繼續在電子傳輸層的表面生長一層一定厚度的掩膜層，用於避免後續形成空穴傳輸層時，對該電子傳輸層造成影響。
[0068]
s500：去除多個子空穴傳輸層對應區域的隔離層，製備多個子空穴傳輸層
[0069]
在該步驟中，去除多個子空穴傳輸層對應區域的隔離層(例如可以為掩膜層)，裸露出剩餘第二鈍化層，在裸露的第二鈍化層表面製備多個子空穴傳輸層，使上述子空穴傳
輸層和上述子電子傳輸層間隔設置。
[0070]
上述子空穴傳輸層的製備方法為：在氧化電位在0.6-0.9v的鹽類氧化劑的作用下，採用氣相合成法將聚合物材料的單體發生逐步聚合，聚合物單體被氧化為自由基，並通過逐步聚合反應一次排列填充在間隔區，進而合成多個上述子空穴傳輸層。
[0071]
根據本發明的再一個具體實施例，上述鹽類氧化劑選自fe
3+
鹽類和ag
+
鹽類的至少一種，由此，上述種類的鹽類氧化劑的引發單體發生聚合反應的效率較高。具體地，上述鹽類氧化劑的具體種類並不受特別限定，作為一些具體示例，上述fe
3+
鹽類選自fecl3、febr3、fei3、fetos、fe2(so4)3、fe2(no3)3、fe2o3和feooh中的至少一種。
[0072]
在形成多個子空穴傳輸層之後，上述方法還包括：去除整個矽片表面上的掩膜層，然後使用金屬化漿料在p型摻雜區域(空穴傳輸層)和n型摻雜區域(電子傳輸層)的主柵區域和副柵區域上形成主柵線8和副柵線7，燒結後形成單體ibc/hbc電池，參考附圖1。
[0073]
根據本發明實施例的方法，通過將子空穴傳輸層和子電子傳輸層間隔設置，使得各子空穴傳輸層的聚合物材料逐步聚合反應在動力學上受到限制，只能規整的排列在模板中(即相鄰的子電子傳輸層之間)，從而獲得高度有序的聚合物鏈，即高結晶度聚合物材料，提高了各子空穴傳輸層的結晶度，從而大幅提高了各子空穴傳輸層的載流子遷移率和電導率。且該方法簡單易實施。
[0074]
下面詳細描述本發明的實施例，需要說明的是下面描述的實施例是示例性的，僅用於解釋本發明，而不能理解為對本發明的限制。另外，如果沒有明確說明，在下面的實施例中所採用的所有試劑均為市場上可以購得的，或者可以按照本文或已知的方法合成的，對於沒有列出的反應條件，也均為本領域技術人員容易獲得的。
[0075]
實施例1
[0076]
本實施例提供一種ibc太陽能電池，其製備方法如下：
[0077]
1)：提供厚度為160μm的晶體矽襯底，對晶體矽襯底制絨，在制絨後的晶體矽襯底的正面依次形成厚度為10nm的第一鈍化層(其材料為sio2)和厚度為200nm的減反射層(其材料為sin
x
)。
[0078]
2)：在制絨後的晶體矽襯底的背面依次形成厚度為10nm的第二鈍化層(其材料為sio2)，在第二鈍化層的表面形成一層厚度為30nm的掩膜層(其材料為pcb光刻膠)。
[0079]
3)：通過曝光去除多個子電子傳輸層對應區域的掩膜層，裸露出部分第二鈍化層，在裸露的第二鈍化層表面進行磷擴散，形成多個子電子傳輸層(其材料為a-si(p+))，其中，單個子電子傳輸層的寬度為1μm，厚度為100nm。因其它區域具有掩膜層保護，所以在磷擴散區域形成若干個獨立的n型摻雜區域，然後繼續生長一層掩膜層。
[0080]
4)：去除多個子空穴傳輸層對應區域的掩膜層，裸露出剩餘第二鈍化層，在裸露的第二鈍化層表面負載p型摻雜材料pedot，形成多個子空穴傳輸層，使上述子空穴傳輸層和上述子電子傳輸層間隔設置。其中，單個子空穴傳輸層的寬度d＝100nm，厚度h＝20nm。
[0081]
5)：去除整個矽片上的掩膜層。
[0082]
6)：使用金屬化漿料在p型摻雜區域和n型摻雜區域的主柵區域和副柵區域上形成主柵線和副柵線，燒結後形成單體ibc電池。
[0083]
測試得到該實施例製備的pedot傳輸層的空穴遷移率為8cm2/vs，電導率為3000s/cm。
[0084]
實施例2
[0085]
本實施例提供一種ibc太陽能電池，本實施例與實施例1的區別僅在於：
[0086]
4)單個子空穴傳輸層的寬度d＝200nm，厚度h＝12nm。
[0087]
其他步驟均與實施例1相同。
[0088]
測試得到該實施例製備的pedot傳輸層的空穴遷移率為30cm
2/
vs，電導率為9000s/cm。
[0089]
實施例3
[0090]
本實施例提供一種ibc太陽能電池，本實施例與實施例1的區別僅在於：
[0091]
4)單個子空穴傳輸層的寬度d＝500nm，厚度h＝15nm。
[0092]
其他步驟均與實施例1相同。
[0093]
測試得到該實施例製備的pedot傳輸層的空穴遷移率為10cm
2/
vs，電導率為7500s/cm。
[0094]
實施例4
[0095]
本實施例提供一種ibc太陽能電池，本實施例與實施例1的區別僅在於：
[0096]
4)空穴傳輸層的材料為p3ht，單個子空穴傳輸層的寬度d＝150nm，厚度h＝10nm。
[0097]
其他步驟均與實施例1相同。
[0098]
測試得到該實施例製備的p3ht傳輸層的空穴遷移率為90cm
2/
vs，電導率為3500s/cm。
[0099]
實施例5
[0100]
本實施例提供一種ibc太陽能電池，本實施例與實施例4的區別僅在於：
[0101]
4)單個子空穴傳輸層的寬度d＝500nm，厚度h＝20nm。
[0102]
其他步驟均與實施例4相同。
[0103]
測試得到該實施例製備的p3ht傳輸層的空穴遷移率為30cm
2/
vs，電導率為1000s/cm。
[0104]
實施例6
[0105]
本實施例提供一種ibc太陽能電池，本實施例與實施例4的區別僅在於：
[0106]
4)單個子空穴傳輸層的寬度d＝300nm，厚度h＝20nm。
[0107]
其他步驟均與實施例4相同。
[0108]
測試得到該實施例製備的p3ht傳輸層的空穴遷移率為70cm
2/
vs，電導率為2000s/cm。
[0109]
對比例1
[0110]
本對比例與實施例1的區別僅在於：
[0111]
4)單個子空穴傳輸層的寬度d＝200μm，厚度h＝85nm。
[0112]
其他步驟均與實施例1相同。
[0113]
測試得到該對比例製備的pedot傳輸層的空穴遷移率為5cm2/vs，電導率為1500s/cm。
[0114]
對比例2
[0115]
本對比例與實施例4的區別僅在於：
[0116]
4)單個子空穴傳輸層的寬度d＝200μm，厚度h＝85nm。
[0117]
其他步驟均與實施例1相同。
[0118]
測試得到該對比例製備的p3ht傳輸層的空穴遷移率為20cm2/vs，電導率為1000s/cm。
[0119]
對比例3
[0120]
本對比例採用傳統方法製備電子傳輸層和空穴傳輸層，包括：
[0121]
1)：提供厚度為160μm的晶體矽襯底，對晶體矽襯底制絨，在制絨後的晶體矽襯底的正面依次形成厚度為10nm的第一鈍化層(其材料為sio2)和厚度為200nm的減反射層(其材料為sin
x
)。
[0122]
2)：在制絨後的晶體矽襯底的背面形成厚度為10nm的第二鈍化層(其材料為sio2)。
[0123]
3)：在裸露的第二鈍化層表面進行bbr3管式擴散，形成總的空穴傳輸層。
[0124]
4)：在總的空穴傳輸層的表面形成一層厚度為30nm的掩膜層(其材料為pcb光刻膠)。去除多個子電子傳輸層對應區域的掩膜層和空穴傳輸層，裸露出第二鈍化層，在裸露的第二鈍化層表面進行pocl3管式擴散，形成多個子電子傳輸層，使上述子空穴傳輸層和上述子電子傳輸層間隔設置。其中，單個子空穴傳輸層的寬度d＝200μm，厚度h＝200nm。
[0125]
其他內容均與實施例1相同。
[0126]
測試得到該對比例製備的p3ht傳輸層的空穴遷移率為0.01cm2/vs，電導率為10s/cm。
[0127]
可以看出，本發明實施例1-6製備的空穴傳輸層的空穴遷移率和電導率均較高。通過比較實施例1和對比例1，可以看出，當單個子pedot空穴傳輸層的寬度和厚度過大時，其空穴遷移率和電導率明顯降低。通過比較實施例4和對比例2，可以看出，當單個子p3ht空穴傳輸層的寬度和厚度過大時，其空穴遷移率和電導率明顯降低。通過比較實施例1和對比例3，可以看出，採用傳統方法製備的空穴傳輸層的空穴遷移率和電導率明顯降低。
[0128]
在本說明書的描述中，參考術語「一個實施例」、「一些實施例」、「示例」、「具體示例」、或「一些示例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不必須針對的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任一個或多個實施例或示例中以合適的方式結合。此外，在不相互矛盾的情況下，本領域的技術人員可以將本說明書中描述的不同實施例或示例以及不同實施例或示例的特徵進行結合和組合。
[0129]
儘管上面已經示出和描述了本發明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發明的限制，本領域的普通技術人員在本發明的範圍內可以對上述實施例進行變化、修改、替換和變型。