一種能夠有效防止電荷失衡的超結vdmos器件的製作方法

2024-03-29 01:53:05

專利名稱：一種能夠有效防止電荷失衡的超結vdmos器件的製作方法
技術領域：
本發明屬於功率半導體器件技術領域，涉及垂直雙擴散金屬氧化物半導體器件(VDMOS器件)，尤其是具有超結結構(Super Junction)的VDMOS器件。
背景技術：
目前，功率半導體器件的應用領域越來越廣，可廣泛地應用於DC-DC變換器、DC-AC變換器、繼電器、馬達驅動等領域。縱向雙擴散金屬氧化物半導體場效應電晶體(VDMOS)與雙極型電晶體相比，具有開關速度快、損耗小、輸入阻抗高、驅動功率小、頻率特性好、跨導高度線性等優點，因而成為目前應用最為廣泛的新型功率器件。但常規VDMOS器件也有其天生的缺點，即導通電阻隨耐壓的增長(Rm ~ BV2 5)導致功耗的急劇增加。以超結VDMOS為代表的電荷平衡類器件的出現打破了這一「矽限(si I i con limit) 」，改善了導通電阻和耐壓之間的制約關係(Rm ~BV13)，可同時實現低通態功耗和高阻斷電壓，因此迅速在 各種高能效場合取得應用，市場前景非常廣泛。基本的超結結構為交替的p柱和n柱，該結構有效的前提是P、n柱嚴格滿足電荷平衡。在器件處於關斷狀態時，在反向偏壓下，由於橫向電場(X方向)和縱向電場(y方向)的相互作用，P柱區和n柱區將完全耗盡，耗盡區內縱向電場分布趨於均勻，因而理論上擊穿電壓僅僅依賴於耐壓層的厚度，與摻雜濃度無關，耐壓層摻雜濃度可以提高將近一個數量級，從而有效地降低了器件的導通電阻。電荷平衡是超結器件能夠獲得高耐壓的前提。文獻(Praveen N. Kondckar. Static Off State and Conduction State Charge Imbalance inthe Superjunction Power M0SFET. IEEE Conference on Convergent Technologies forAsia-Pacific Region. 2003)的研究表明，當p柱區和n柱區的電荷失衡時,超結器件的耐壓會大大降低，導致器件性能大大下降。對於依靠反偏PN結承受高壓的常規雙擴散金屬氧化物半導體器件(DM0S器件)來說，導通狀態下的電流呈現飽和態勢，直到器件發生雪崩擊穿，其擊穿電壓並不隨電流的增大而發生太大的變化。超結結構則不同，即使P柱區和n區的初始摻雜滿足電荷平衡，當結構中流過大電流時，它會在一個較低的電壓上發生雪崩擊穿，雪崩擊穿電壓值有可能低至靜態擊穿電壓值的一半，這是由於耐壓層的動態電荷失衡造成的。大電流弓丨入的瞬時附加載流子，打破了 P柱區和n柱區的電荷平衡，改變了耐壓層的電場分布，降低了器件的雪崩擊穿電壓，提前出現的雪崩大電流會造成器件溫升，觸發器件中的寄生效應，造成二次擊穿引發器件失效。且電流越大，器件越容易發生雪崩擊穿，限制了器件的正向安全工作區。文獻(Bo Zhang, Zhenxue Xu and Alex Q. Huang, Analysis of the Forward Biased SafeOperating Area of the Super Junction M0SFET，ISPSD 2000. May 22-25.Toulouse.France)指出，超結器件的正偏安全工作區小於常規DMOS器件。如果能找到有效的方法，緩解超結器件在大電流下的電荷失衡，將有效地提高超結器件的正向安全工作區
發明內容
本發明提供一種動態電荷平衡的超結VDMOS器件，該器件能夠實現超結結構中P區和N區的電荷動態平衡(不同工作溫度下)，有效防止超結器件在大電流下超結結構中P區和N區的電荷失衡，從而擴大器件的動態安全工作區。本發明的核心思想是在傳統超結VDMOS (如圖I所示)的P型柱區4中，引入深能級施主雜質，這些深能級雜質在常溫下電離率比較低，可以忽略其對P柱區摻雜濃度的貢獻，因此不影響器件在常溫下的靜態電荷平衡。當器件正嚮導通並工作在大電流下時，隨著器件溫度升高，上述深能級施主雜質的電離率將得到大幅提高，電離的深能級施主雜質與P柱區的淺能級受主雜質補償，相當於降低了 P型柱區4的摻雜水平，有效緩解了由於大量帶負電荷的電子流過N型柱區3，所造成的N型柱區3和P型柱區4電荷失衡導致的器件雪崩擊穿電壓下降，提高了器件可工作的電流範圍，擴大了器件的正向安全工作區。本發明技術方案如下一種能夠有效防止電荷失衡的超結VDMOS器件，其基本結構如圖2所示，包括N+襯 底2、位於N+襯底2背面的金屬化漏極電極I、位於N+襯底2正面的超結結構；所述超結結構由N—外延區3和P型柱區4相間形成；超結結構頂部兩側分別具有一個P型基區6，所述P型基區6分別與N—外延區3和P型柱區4相接觸；每個P型基區6中具有一個N+源區7和一個P+體區8，N+源區7和P+體區8 二者與金屬化源極電極12相接觸；柵氧化層9覆蓋於兩個P型基區6和它們之間的N_外延區3的表面，柵氧化層9上表面是多晶矽柵電極10，多晶矽柵電極10與金屬化源極電極12之間是場氧化層11。所述超結結構的P型柱區4中摻入了深能級施主雜質5。本發明的工作原理對於圖I的常規超結器件，當滿足電荷平衡，漏端電壓很高時，超結DMOS器件體區完全耗盡。由耗盡近似可知N型柱區3(即超結中的N_外延區3)中的電荷是由淺能級施主雜質(如磷)提供的帶有正電的施主雜質離子，電荷密度為qND+，P型柱區4中的電荷是由淺能級受主雜質(如硼)提供的帶有負電的受主雜質離子，電荷密度為qNA_，且NdXWn=NaXWp,Wn和Wp分別是N區和P區的寬度。如圖3所示，當超結器件漏端電壓很高且器件中流過大電流時，大量電子13從源區經N型柱區3流向漏區。由於電子帶負電，而施主雜質離子帶正電，因此N區中的電荷密度變為Qn=q(ND+_n)，n為大電流引入的電子密度，而P區中的電荷密度仍為Qp=#a_。因此Qp>Qn，P型柱區4和N型柱區3的電荷平衡被打破，改變了耐壓層的電場分布，降低了器件的雪崩擊穿電壓。提前出現的雪崩大電流會造成器件溫升，觸發器件中由N+源區7、P型基區6和N型柱區3/N+襯底2組成的寄生NPN管開啟，造成二次擊穿引發器件失效。因此，常規超結DMOS器件的正向安全工作區較小，圖4-a和圖4-b分別是文獻(BoZhang, Zhenxue Xu and Alex Q. Huang, Analysis ofthe Forward Biased Safe OperatingArea of the Super Junction M0SFET, ISPSD 2000. May 22-25. Toulouse. France)給出的常規超結VDMOS和常規VDMOS器件的正向安全工作區。本發明在常規超結VDMOS器件超結中的P型柱區4內引入的深能級施主雜質，如圖2所示。為了保證在常溫下深能級施主雜質的電離率非常低，對器件常溫下N型柱區3和P型柱區4間的電荷平衡沒有影響，雜質能級至少位於導帶底以下0. 15eV。當器件漏端電壓很高，並有較大電流流經N型柱區3時，器件的功耗很大，器件溫度升高，矽的禁帶寬度變窄，此時P型柱區4中引入的深能級施主雜質5的能級距離導帶底的距離減小，電離率將大大增加，電離的深能級施主雜質與P 柱區的淺能級受主雜質補償，相當於降低了 P型柱區
4的摻雜水平，= q(NA -N^ep) < Qp (ND電離的深能級施主雜質的密度)，緩解了常規
超結器件中的電流產生的動態電流失衡效應。並且電流越大，器件溫升越高時，深能級施主雜質的電離越強，對由電流產生的動態電流失衡效應的緩解作用越強，使得器件工作在較大的電流下時雪崩擊穿電壓得到提高，擴大了正向安全工作區。關於深能級施主雜質的電離率隨溫度變化的規律，研究者已進行了大量的研究工作。圖5是文獻(《半導體中的深能級雜質》，A.G.米爾恩斯(美國)著，張月清等譯，科學出版社，1981)中給出的一塊同時含有淺能級受主雜質和深能級的施主雜質半導體，其電離的電子密度隨溫度的變化圖。Na為淺受主雜質能級；^和Nd2是深能級施主雜質的兩個能級，Ndi較淺，Nd2較深。在溫度較低時，Na和Ndi能級電離，此時的摻雜水平為I Na-Ndi I，隨著溫度的升高，Nd2深能級上的電子電離，此時的摻雜濃度變為|NA-ND1-ND2|。因此，本發明提出的通過在P柱區摻雜深能級施主雜質，改變器件溫升時P區的摻雜水平，在理論上可以實現。P柱區摻雜的深能級施主雜質，可選取硫S、硒Se、碲Te等原子。文獻(《半導體中的深能級雜質》，A.G.米爾恩斯(美國)著，張月清等譯，科學出版社，1981)中指出S在Si中至少具有3 X IO16CnT3的電活性固溶度，Se在Si中至少具有IO15CnT3的電活性固溶度，Te在Si中至少具有3 X IO16CnT3的電活性固溶度。幾種原子的電活性固溶度與常規超結VDMOS的P柱區摻雜濃度的數量級相當，因此利用這幾種深能級施主雜質原子可以實現P柱區摻雜水平的改變。實驗證明，硫S、硒Se、碲Te可在Si晶體生長中利用擴散引入或在Si晶體生長後利用離子注入引入。因此，本發明具有可行性。為了驗證本發明的有益效果，利用器件仿真軟體medici進行了模擬仿真。圖6_a是摻雜完全滿足電荷平衡的常規超結器件的漏極電流與對應的漏源擊穿電壓，P柱區和n柱區的摻雜濃度分別為lX1016cm_3，P柱區和n柱區的寬度比為1:1 ;圖6-b的仿真模擬了本發明提出的動態電荷平衡超結VDMOS的漏極電流與對應的漏源擊穿電壓，P柱區和n柱區的初始摻雜濃度分別為lX1016cm_3，P柱區和n柱區的寬度比為1:1。由於medici軟體沒有提供S、Se、Te等深能級雜質原子的模型，仿真在理論分析的基礎上做了合理的近似處理，隨電流增加將P柱區摻雜水平逐步調低，以模擬深能級雜質電離的效果。仿真表明在相同的開態電流下，動態電荷平衡超結VDMOS具有更高的擊穿電壓和更大的安全工作區。


圖I是傳統超結VDMOS的剖面結構示意圖。圖2是本發明提供的能夠有效防止電荷失衡的超結VDMOS器件(N溝道)的剖面結構示意圖。圖3是傳統超結VDMOS在導通狀態時流過N型外延區的電子流。圖I至圖3中1是金屬化漏極電極、2是N+襯底、3是超結結構的N—外延區、4是超結結構的P型柱區、5是深能級雜質，6是P型基區、7是N+源區、8是P+體區、9是柵氧化層、10是多晶矽柵電極、11是場氧化層、12是金屬化源極電極，13是流過K外延區的電子流。圖 4_a和圖 4_b 分別是文獻(Bo Zhang, Zhenxue Xu and Alex Q. Huang, Analysisof the Forward Biased Safe Operating Area of the Super Junction M0SFET，ISPSD2000. May 22-25. Toulouse. France)給出的常規超結VDMOS和常規VDMOS器件的正向安全
工作區。圖5是文獻(《半導體中的深能級雜質》，A.G.米爾恩斯(美國)著，張月清等譯，科學出版社，1981)中給出的一塊同時含有淺能級受主雜質和深能級的施主雜質半導體，其電離的電子密度隨溫度的變化圖。Na為淺受主雜質能級；ND1和Nd2是深能級施主雜質的兩個能級，Nm較淺，Nd2較深。圖6-a是medici模擬的摻雜完全滿足電荷平衡的常規超結器件的的漏極電流與對應的漏源擊穿電壓，P柱區和n柱區的摻雜濃度分別為IX 1016cnT3，P柱區和n柱區的寬度比為1:1。圖6-b模擬了本發明提出的能夠有效防止電荷失衡的超結VDMOS器件的漏極電流與對應的漏源擊穿電壓，P柱區和n柱區的初始摻雜濃度分別為I X IO1W3, P柱區和n柱區的寬度比為1:1。圖7是本發明提供的能夠有效防止電荷失衡的超結VDMOS器件(P溝道)的剖面結構示意圖。
具體實施例方式一種能夠有效防止電荷失衡的超結VDMOS器件，其基本結構如圖2所示，包括N+襯 底2、位於N+襯底2背面的金屬化漏極電極I、位於N+襯底2正面的超結結構；所述超結結構由N—外延區3和P型柱區4相間形成；超結結構頂部兩側分別具有一個P型基區6，所述P型基區6分別與N—外延區3和P型柱區4相接觸；每個P型基區6中具有一個N+源區7和一個P+體區8，N+源區7和P+體區8 二者與金屬化源極電極12相接觸；柵氧化層9覆蓋於兩個P型基區6和它們之間的N_外延區3的表面，柵氧化層9上表面是多晶矽柵電極10，多晶矽柵電極10與金屬化源極電極12之間是場氧化層11。所述超結結構的P型柱區4中摻入了深能級施主雜質5。所述深能級施主雜質能級至少位於導帶底以下0. 15eV,具體可以是S、Se或Te。上述方案是一種N溝道的能夠有效防止電荷失衡的超結VDMOS器件，同理本發明能夠提供一種P溝道的能夠有效防止電荷失衡的超結VDMOS器件(如圖7所示)。一種能夠有效防止電荷失衡的超結VDMOS器件，其基本結構如圖7所示，包括P+襯底2、位於P+襯底2背面的金屬化漏極電極I、位於P+襯底2正面的超結結構；所述超結結構由P—外延區3和N型柱區4相間形成；超結結構頂部兩側分別具有一個N型基區6，所述N型基區6分別與P—外延區3和N型柱區4相接觸；每個N型基區6中具有一個P+源區7和一個N+體區8，P+源區7和N+體區8 二者與金屬化源極電極12相接觸；柵氧化層9覆蓋於兩個N型基區6和它們之間的P_外延區3的表面，柵氧化層9上表面是多晶矽柵電極10，多晶矽柵電極10與金屬化源極電極12之間是場氧化層11。所述超結結構的N型柱區4中摻入了深能級受主雜質5。所述深能級受主雜質能級至少位於價帶底以上0. 15eV,具體可以是In、Ti或Zn。對於本發明提供的能夠有效防止電荷失衡的超結VDMOS器件，其實現方法與常規VDMOS器件並無二致，只是在外延區生長、深槽刻蝕後外延生長超結結構的另一導電類型的柱區時同時摻入深能級雜質(也可以採用長時間擴散工藝實現深能級雜質的摻入)。對於N溝道器件而言，另一導電類型的柱區為P柱區，所摻入的深能級雜質為S、Se或Te ;對於P溝道器件而言，另一導電 類型的柱區為N柱區，所摻入的深能級雜質為In、Ti或Zn。
權利要求
1.ー種能夠有效防止電荷失衡的超結VDMOS器件，包括N+襯底(2)、位於N+襯底(2)背面的金屬化漏極電極(I)、位於N+襯底(2)正面的超結結構；所述超結結構由N_外延區(3)和P型柱區(4)相間形成；超結結構頂部兩側分別具有ー個P型基區(6)，所述P型基區(6)分別與N—外延區(3)和P型柱區(4)相接觸；每個P型基區(6)中具有ー個N+源區(7)和ー個P+體區(8)，N+源區(7)和P+體區(8) 二者與金屬化源極電極(12)相接觸；柵氧化層(9)覆蓋於兩個P型基區(6)和它們之間的N_外延區(3)的表面，柵氧化層(9)上表面是多晶矽柵電極(10)，多晶矽柵電極(10)與金屬化源極電極(12)之間是場氧化層(11);其特徵在於，所述超結結構的P型柱區(4)中摻入了深能級施主雜質(5)。
2.根據權利要求I所述的能夠有效防止電荷失衡的超結VDMOS器件，其特徵在於，所述深能級施主雜質(5)的能級至少位於導帶底以下0. 15eV。
3.根據權利要求2所述的能夠有效防止電荷失衡的超結VDMOS器件，其特徵在於，所述 深能級施主雜質(5)為S、Se或Te。
4.ー種能夠有效防止電荷失衡的超結VDMOS器件，包括P+襯底(2)、位於P+襯底(2)背面的金屬化漏極電極(I)、位於P+襯底(2)正面的超結結構；所述超結結構由P_外延區(3)和N型柱區(4)相間形成；超結結構頂部兩側分別具有ー個N型基區(6)，所述N型基區(6)分別與外延區(3)和N型柱區(4)相接觸；每個N型基區(6)中具有ー個P+源區(7)和ー個N+體區(8)，P+源區(7)和N+體區(8) 二者與金屬化源極電極(12)相接觸；柵氧化層(9)覆蓋於兩個N型基區(6)和它們之間的P_外延區(3)的表面，柵氧化層(9)上表面是多晶矽柵電極(10)，多晶矽柵電極(10)與金屬化源極電極(12)之間是場氧化層(11);其特徵在於，所述超結結構的N型柱區(4)中摻入了深能級受主雜質(5)。
5.根據權利要求4所述的能夠有效防止電荷失衡的超結VDMOS器件，其特徵在於，所述深能級施主雜質(5)的能級至少位於導帶底以下0. 15eV。
6.根據權利要求5所述的能夠有效防止電荷失衡的超結VDMOS器件，其特徵在於，所述深能級施主雜質(5)為S、Se或Te。
全文摘要
一種能夠有效防止電荷失衡的超結VDMOS器件，屬功率半導體器件領域。本發明在常規超結VDMOS的超結結構中與外延區(3)導電類型相反的柱區(4)中摻入深能級雜質(對N溝道器件，摻入施主雜質S、Se或Te；對於P溝道器件，摻入受主雜質In、Ti或Zn)。這些深能級施主雜質在常溫下電離率比較低，可以忽略其對柱區(4)摻雜濃度的貢獻，不影響器件的靜態電荷平衡。當器件正嚮導通並工作在大電流下時，隨著器件溫度升高，上述深能級雜質的電離率將得到大幅提高，相當於降低了柱區(4)的摻雜水平，有效緩解了由於載流子流過外延區(3)所造成的超結結構電荷失衡導致的器件雪崩擊穿電壓下降，提高了器件可工作的電流範圍，擴大了器件的正向安全工作區。
文檔編號H01L29/06GK102738214SQ20121018742
公開日2012年10月17日 申請日期2012年6月8日 優先權日2012年6月8日
發明者任敏, 張波, 張靈霞, 張蒙, 張金平, 李巍, 李澤宏, 趙起越, 鄧光敏 申請人:電子科技大學