晶片封裝體及其製造方法與流程
2023-12-12 22:25:57 2
本發明有關於一種晶片封裝技術，特別為有關於一種具有低介電常數(low-k)介電材料保護結構的晶片封裝體及其製造方法。
背景技術：
光電元件(例如，影像感測元件)在擷取影像等應用中扮演著重要的角色，其已廣泛地應用於例如數字相機(digitalcamera)、數字錄影機(digitalvideorecorder)、手機(mobilephone)等電子產品中，而晶片封裝製程是形成電子產品過程中的重要步驟。晶片封裝體除了將感測晶片保護於其中，使其免受外界環境汙染外，還提供感測晶片內部電子元件與外界的電性連接通路。
然而，在具有感測晶片的晶片封裝體製造中，影響封裝體可靠度的其中一個原因就是形成於晶片封裝體的低介電常數介電材料(如，金屬化層/內連接層的絕緣部)內的裂縫。舉例來說，當晶圓切割成獨立的晶片封裝體時，晶片封裝體的低介電常數介電材料因切割製程所引發的應力而於其內形成裂縫。如此一來，造成晶片封裝體可靠度及效能下降。
因此，有必要尋求一種新穎的晶片封裝體及其製造方法，其能夠解決或改善上述的問題。
技術實現要素：
本發明提供一種晶片封裝體，包括一基底，具有一第一表面及與其相對的一第二表面，其中基底具有一晶片區及沿晶片區的邊緣延伸的一切割道區。晶片封裝體還包括一介電層，設置於基底的第一表面上，其中對應於切割道區的介電層內具有一通槽，且通槽沿切割道區的延伸方向延伸。
本發明還提供一種晶片封裝體的製造方法，包括：提供一基底，基底具有一第一表面及與其相對的一第二表面，且具有一晶片區及沿晶片區的邊緣延伸的一切割道區；於基底的第一表面上形成一介電層；以及於對應於切割道區的介電層內形成一通槽，其中通槽沿切割道區的延伸方向延伸。
本發明可維持或改善晶片封裝體可靠度及效能，避免基底翹曲，且可進一步縮小晶片封裝體的尺寸。
附圖說明
圖1a至1i是繪示出根據本發明一實施例的晶片封裝體的製造方法剖面示意圖。
圖2是繪示出圖1i中晶片封裝體的一部分的介電層仰視示意圖。
圖3a至3e是繪示出根據本發明另一實施例的晶片封裝體的製造方法剖面示意圖。
圖4是繪示出圖3e中晶片封裝體的一部分的介電層仰視示意圖。
附圖中符號的簡單說明如下：
10、20：晶片封裝體；100：基底；100a：第一表面；100b：第二表面；101、112a：邊緣；103、105、150a：開口；110：介電層；118：底膠材料層；112：密封環；114：導電墊；116：通槽；120：粘著層；130：承載基底；140：絕緣襯層；145：重布線層；150：鈍化護層；155：空孔；160：導電結構；220：間隔層；230：蓋板；c：晶片區；d：距離；sc：切割道區；w：寬度。
具體實施方式
以下將詳細說明本發明實施例的製作與使用方式。然而應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為製造與使用本發明的特定方式，非用以限制本發明的範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關聯性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
本發明一實施例的晶片封裝體可用以封裝微機電系統晶片。然其應用不限於此，例如在本發明的晶片封裝體的實施例中，其可應用於各種包含有源元件或無源元件(activeorpassiveelements)、數字電路或模擬電路(digitaloranalogcircuits)等集成電路的電子元件(electroniccomponents)，例如是有關於光電元件(optoelectronicdevices)、微機電系統(microelectromechanicalsystem,mems)、生物辨識元件(biometricdevice)、微流體系統(microfluidicsystems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(physicalsensor)。特別是可選擇使用晶圓級封裝(waferscalepackage,wsp)製程對影像感測元件、發光二極體(light-emittingdiodes,leds)、太陽能電池(solarcells)、射頻元件(rfcircuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器(fingerprintrecognitiondevice)、微制動器(microactuators)、表面聲波元件(surfaceacousticwavedevices)、壓力感測器(processsensors)或噴墨頭(inkprinterheads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要是指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於通過堆迭(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layerintegratedcircuitdevices)的晶片封裝體。
請參照圖1i及2，圖1i繪示出根據本發明一實施例的晶片封裝體10的剖面示意圖，而圖2是繪示出圖1i中晶片封裝體10的一部分的介電層110的仰視示意圖。在本實施例中，晶片封裝體10包括一基底100及設置於基底100上的一金屬化層(或稱作內連接層)。
在一實施例中，基底100可為一矽基底或其他半導體基底。基底100具有一第一表面100a及與其相對的一第二表面100b。再者，基底100內包括一晶片區c及沿晶片區c的邊緣101(以虛線表示)延伸的一切割道區sc。亦即，切割道區sc沿晶片區c的邊緣101圍繞晶片區c(其中邊緣101也為晶片區c與切割道區sc之間的分界線)。晶片區c內可包括一感測元件(未繪示)鄰近於基底100的第一表面100a。舉例來說，晶片區c內包括影像感測元件或其他適合的感測元件。在其他實施例中，晶片區c內可包括感測生物特徵的元件(例如，一指紋辨識元件)、感測環境特徵的元件(例如，一溫度感測元件、一溼度感測元件、一壓力感測元件、一電容感測元件)或其他適合的感測元件。
一金屬化層位於基底100的第一表面100a上。一般而言，金屬化層包括絕緣部及位於絕緣部內的導電特徵部件。在本實施例中，金屬化層的絕緣部可包括層間介電層(interlayerdielectric,ild)、金屬間介電層(inter-metaldielectric,imd)、鈍化護層(passivation)或前述的組合。為簡化圖式，此處僅繪示出單層介電層110。在一實施例中，介電層110可包括低介電常數材料。在其他實施例中，介電層110可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合或其他適合的絕緣材料。此處，晶片封裝體10包括一晶片/晶粒，而晶片/晶粒包括基底100及介電層110。
在本實施例中，對應於切割道區sc的介電層110內具有一通槽(throughgroove)116鄰近於晶片區c。在一實施例中，通槽116貫穿介電層110而露出基底100的第一表面100a。在其他實施例中，貫穿介電層110的通槽116進一步延伸入基底100內至一深度，其約在1微米(μm)至2微米的範圍。在一實施例中，通槽116具有一寬度w(繪示於圖1b)，其約在5微米至15微米的範圍。通槽116沿切割道區sc的延伸方向延伸，如圖2所示。亦即，通槽116也是沿晶片區c的邊緣101圍繞晶片區c。在其他實施例中，通槽116內可完全填滿一底膠材料層(未繪示)。
在本實施例中，設置於基底100的第一表面100a上的介電層110內具有導電特徵部件，例如一密封環112及一或多個導電墊114且對應於晶片區c。在一實施例中，密封環112的一邊緣112a(繪示於圖1a)大體上對準於切割道區sc與晶片區c之間的分界線(即，晶片區c的邊緣101)，且密封環112沿切割道區sc的延伸方向延伸。亦即，密封環112也是沿晶片區c的邊緣101圍繞晶片區c。在一實施例中，通槽116與密封環112之間的距離d(繪示於圖1b)約在5微米至10微米的範圍。
再者，導電墊114可為單層導電層或為多層的導電層結構。為簡化圖式，此處僅繪示出單層導電墊114作為範例說明。在一實施例中，晶片區c內的感測元件可通過介電層110內的內連線結構(未繪示)而與導電墊114電性連接。
一或多個開口103自基底100的第二表面100b延伸至基底100的第一表面100a，使開口101貫穿基底100且露出鄰近於基底100的第一表面100a的對應的導電墊114。在本實施例中，開口101位於第二表面100b的寬度(或口徑)大於其位於第一表面100a的寬度(或口徑)。因此，開口101具有傾斜的側壁。再者，一開口105沿著基底100的側壁延伸而圍繞晶片區c且貫穿基底100。在此情形中，開口105具有傾斜的側壁。亦即，基底100具有傾斜的邊緣側壁。在本實施例中，開口103的俯視輪廓不同於開口105的俯視輪廓。舉例來說，開口103可具有圓形的俯視輪廓，而開口105具有環形的俯視輪廓，如方環形。可以理解的是，開口103及開口105可具有其他形狀的俯視輪廓，而並不限定於此。
在本實施例中，晶片封裝體10還包括一絕緣襯層140設置於基底100的第二表面100b上，且順應性地延伸至開口103的側壁及開口105的側壁及底部上，並露出導電墊114。在一實施例中，絕緣襯層140可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，晶片封裝體10還包括一圖案化的重布線層145設置於基底100的第二表面100b上方的絕緣襯層140上，且順應性地延伸至開口103的側壁及底部。重布線層145通過絕緣襯層140與基底100電性隔離，且經由開口103直接電性接觸或間接電性連接露出的導電墊114。因此，開口101內的重布線層145也稱為基底通孔電極(throughsubstratevia,tsv)。在一實施例中，重布線層145可包括鋁、銅、金、鉑、鎳、錫、前述的組合、導電高分子材料、導電陶瓷材料(例如，銦錫氧化物或銦鋅氧化物)或其他適合的導電材料。
在本實施例中，晶片封裝體10還包括一鈍化護層150設置於基底100的第二表面100b上方，且填入開口103，以覆蓋重布線層145。在一實施例中，鈍化護層150可包括環氧樹脂、綠漆(soldermask)、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，鈍化護層150未填滿開口103，使得一空孔155形成於開口103內的重布線層145與鈍化護層150之間。因此，後續製程中進行熱處理時，空孔155能夠作為鈍化護層150與重布線層145之間的緩衝，以降低鈍化護層150與重布線層145之間由於熱膨脹係數不匹配所引發不必要的應力。再者，當外界溫度或壓力劇烈變化時，可避免鈍化護層150會過度拉扯重布線層145，進而可防止靠近導電墊結構的重布線層145剝離或發生斷裂。在一實施例中，空孔155與鈍化護層150之間的界面具有拱形輪廓。
基底100的第二表面100b上的鈍化護層150具有開口150a，以露出部分的重布線層145。再者，多個導電結構160(例如，焊球、凸塊或導電柱)設置於鈍化護層150的開口150a內，以與露出的重布線層145電性連接。在一實施例中，導電結構160可包括錫、鉛、銅、金、鎳、或前述的組合。
請參照圖3e及4，圖3e繪示出根據本發明另一實施例的晶片封裝體20的剖面示意圖，而圖4是繪示出圖3e中晶片封裝體20的一部分的介電層110的仰視示意圖，其中相同於圖1i及2中的部件使用相同的標號並省略其說明。在本實施例中，晶片封裝體20的結構類似於圖1i中的晶片封裝體10的結構。
在本實施例中，晶片封裝體20中的通槽116內完全填滿一底膠材料層118。再者，晶片封裝體20還包括一蓋板230及一間隔層(或稱作圍堰(dam))220。蓋板230設置於基底100的第一表面100a上方。在本實施例中，蓋板230可包括玻璃、石英、透明高分子材料或其他適合的透明材料。
間隔層220設置於介電層110與蓋板230之間且覆蓋導電墊114。在本實施例中，蓋板230、間隔層220及介電層110在晶片區c上共同圍繞出一空腔(未繪示)，使得空腔對應於基底100的感測元件。在其他實施例中，間隔層220覆蓋對應於感測元件的介電層110，使蓋板230與介電層110之間不具有空腔。在一實施例中，間隔層220大致上不吸收水氣且不具有粘性。在此情形中，可通過額外的粘著膠將蓋板230貼附於介電層110上。在其他實施例中，間隔層220可具有黏性。在此情形中，可通過間隔層220將蓋板230貼附於介電層110上。如此一來，間隔層220可不與任何的粘著膠接觸，以確保間隔層220的位置不因粘著膠而移動。在一實施例中，間隔層220可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合)、有機高分子材料(例如，聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,bcb)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))、光阻材料或其他適合的絕緣材料。
在上述實施例中，晶片封裝體10及20包括前照式(frontsideillumination,fsi)感測裝置，然而在其他實施例中，晶片封裝體10及20亦可包括背照式(backsideillumination,bsi)感測裝置。
圖1a至1i是繪示出根據本發明一實施例的晶片封裝體10的製造方法的剖面示意圖。請參照圖1a，提供一基底100，其具有一第一表面100a及與其相對的一第二表面100b。基底100內包括多個晶片區c及沿每一晶片區c的邊緣101(以虛線表示)延伸的一切割道區sc。為簡化圖式，此處僅繪示出位於割道區sc兩側的一對不完整的晶片區c。在一實施例中，基底100可為一矽基底或其他半導體基底。在另一實施例中，基底100為一矽晶圓，以利於進行晶圓級封裝製程。
在本實施例中，每一晶片區c的基底100內包括一感測元件(未繪示)。感測元件可鄰近於基底100的第一表面100a。在一實施例中，感測元件包括影像感測元件、感測生物特徵的元件(例如，一指紋辨識元件)、感測環境特徵的元件(例如，一溫度感測元件、一溼度感測元件、一壓力感測元件、一電容感測元件)或其他適合的感測元件。
接著，於基底100的該第一表面100a上形成一介電層110。介電層110可包括層間介電層、金屬間介電層、鈍化護層或其組合。為簡化圖式，此處僅繪示出一平整層。在一實施例中，介電層110可包括低介電常數材料。在其他實施例中，介電層110可包括無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合或其他適合的絕緣材料)。
接著，於對應晶片區c的介電層110內形成導電特徵部件，例如一密封環112及一或多個導電墊114。在一實施例中，密封環112的一邊緣112a大體上對準於切割道區sc與晶片區c之間的分界線(即，晶片區c的邊緣101)，且密封環112沿切割道區sc的延伸方向延伸。
再者，導電墊114可為單層導電層或為多層的導電層結構。為簡化圖式，此處僅繪示出單層導電墊114作為範例說明。在一實施例中，晶片區c內的感測元件可通過介電層110內的內連線結構(未繪示)而與導電墊114電性連接。
接著，請參照圖1b，於對應於切割道區sc的介電層110內形成一通槽116，其沿切割道區sc的延伸方向延伸，且露出基底100的第一表面100a。在其他實施例中，貫穿介電層110的通槽116可進一步延伸入基底100內至一深度，其約在1微米至2微米的範圍。在一實施例中，可通過雷射開槽(lasergrooving)形成通槽116。在本實施例中，通槽116鄰近於晶片區c的密封環112。舉例來說，通槽116與密封環112之間的距離d約在5微米至10微米的範圍。再者，通槽116具有一寬度w在5微米至15微米的範圍。在其他實施例中，通槽116內可完全填滿一底膠材料層(未繪示)。
在本實施例中，可依序進行半導體裝置的前段(frontend)製程(例如，在基底100內製作晶片區c及後段(backend)製程(例如，在基底100上製作介電層110、內連線結構及導電墊114)來製作前述結構。換句話說，以下晶片封裝體的製造方法用於對完成後段製程的基底進行後續的封裝製程。
請參照圖1c，通過一粘著層120(例如，膠帶)將介電層110貼合於一承載基底130(例如，玻璃)。之後，對基底100的第二表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少基底100的厚度。
接著，請參照圖1d，通過微影製程及蝕刻製程(例如，幹蝕刻製程、溼蝕刻製程、等離子蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，於每一晶片區c的基底100內形成開口103，且在切割道區sc的基底100內形成開口105。開口103及開口105自基底100的第二表面100b延伸至基底100的第一表面100a而貫穿基底100且露出介電層110。在其他實施例中，可分別通過刻痕(notching)製程以及微影及蝕刻製程形成開口103及開口105。
在本實施例中，開口103對應於導電墊114，且開口103位於第二表面100b的寬度(或口徑)大於其位於第一表面100a的寬度(或口徑)，因此開口103具有傾斜的側壁。傾斜的側壁有助於後續形成於開口103內的膜層(例如，絕緣層及重布線層)的沉積，進而提高晶片封裝體的可靠度。舉例來說，由於開口103位於第一表面100a的寬度小於其位於第二表面100b的口徑，因此後續形成於開口103內的膜層能夠輕易地沉積於開口103的轉角，以避免膜層在上述轉角處發生斷裂。
在本實施例中，開口105沿著相鄰晶片區c之間的切割道sc延伸且貫穿基底100，使得每一晶片區c的基底100彼此分離。開口105具有傾斜的側壁，使每一晶片區c的基底100具有傾斜的邊緣側壁。
接著，請參照圖1e，可通過沉積製程(例如，塗布製程、物理氣相沉積製程、化學氣相沉積製程或其他適合的製程)，在基底100的第二表面100b上形成一絕緣襯層140，絕緣襯層140順應性地沉積於開口103及開口105的側壁及底部上。在一實施例中，絕緣襯層140可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。接著，可通過微影製程及蝕刻製程，去除開口103底部的絕緣襯層140而露出對應的導電墊114。
接著，請參照圖1f，可依序通過沉積製程(例如，塗布製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，於基底100的第二表面100b上方的絕緣襯層140上形成圖案化的重布線層145。重布線層145順應性地延伸至開口103的側壁及底部。重布線層145通過絕緣襯層140與基底100電性隔離，且經由開口103直接電性接觸或間接電性連接露出的導電墊114。在一實施例中，重布線層145可包括鋁、銅、金、鉑、鎳、錫、前述的組合、導電高分子材料、導電陶瓷材料(例如，銦錫氧化物或銦鋅氧化物)或其他適合的導電材料。
接著，請參照圖1g，可通過沉積製程，在基底100的第二表面100b上形成一鈍化護層150，且填入開口103，以覆蓋重布線層145。在一實施例中，鈍化護層150可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，鈍化護層150僅部分填充開口103，使得一空孔155形成於開口103內的重布線層145與鈍化護層150之間。在一實施例中，空孔155與鈍化護層150之間的界面具有拱形輪廓。在其他實施例中，鈍化護層150亦可填滿開口103。接著，可通過微影製程及蝕刻製程，在基底100的第二表面100b上的鈍化護層150內形成多個開口150a，以露出部分的重布線層145。
之後，可通過電鍍製程、網版印刷製程或其他適合的製程，在鈍化護層150的開口150a內填入導電結構160(例如，焊球、凸塊或導電柱)，以與露出的重布線層145電性連接。在一實施例中，導電結構160可包括錫、鉛、銅、金、鎳、或前述的組合。
接著，請參照圖1h，自開口105底部依序切割絕緣襯層140及下方的介電層110，以將各個晶片區c分離。舉例來說，可使用切割刀具或雷射進行切割製程。在本實施例中，當使用切割刀具切割介電層110時，切割刀具會於介電層110內產生應力而於介電層110內形成裂縫(未繪示)。然而，由於介電層110內具有通槽116，因此裂縫僅延伸至通槽116而不會進一步延伸至對應於晶片區c的介電層110內。
在進行切割製程之後，自介電層110表面去除粘著層120及承載基底130，以形成獨立的晶片封裝體10。如圖1i所示。
可以理解的是，雖然圖1a至1i的實施例為具有前照式感測裝置的晶片封裝體的製造方法，然而關於晶片的外部電性連接路徑(例如，基底內的開口、重布線層、保護層或其中的導電結構)的製作方法亦可應用於背照式感測裝置的製程中。
圖3a至3e是繪示出根據本發明另一實施例的晶片封裝體20的製造方法的剖面示意圖，其中相同於圖1a至1i中的部件使用相同的標號並省略其說明。如圖3a所示，提供如圖1b實施例所示的結構。接著，於通槽116內完全填滿一底膠材料層118。
接著，請參照圖3b，提供一蓋板230。在本實施例中，蓋板230可包括玻璃、石英、透明高分子材料或其他適合的透明材料。之後，在蓋板230上形成一間隔層220，並通過間隔層220將蓋板230接合至基底100的第一表面100a上。間隔層220在晶片區c的基底100與蓋板230之間形成一空腔(未繪示)。在其他實施例中，可先在基底100的第一表面100a上方的介電層110上形成間隔層220，之後將蓋板230接合至基底100上。在其他實施例中，基底100與蓋板230之間不具有空腔。
在一實施例中，可通過沉積製程(例如，塗布製程、物理氣相沉積製程、化學氣相沉積製程或其他適合的製程)形成間隔層220。再者，間隔層220可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述的組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。在其他實施例中，間隔層220可包括光阻材料，且可通過微影製程而圖案化，以形成空腔。
接著，請參照圖3c，以蓋板230作為承載基板，對基底100的第二表面100b進行薄化製程，以減少基底100的厚度。接著，通過微影製程及蝕刻製程，於每一晶片區c的基底100內形成開口103，且在切割道區sc的基底100內形成開口105，如圖1d的實施例所示。
接著，請參照圖3d，可利用相同或相似於圖1e至1g的實施例所述的方法，於圖3c所示的結構上依序形成絕緣襯層140、重布線層145、鈍化護層150及位於鈍化護層150的開口150a內的導電結構160。
接著，請參照圖3e，自開口105底部依序切割絕緣襯層140、介電層110、間隔層220以及蓋板230，以將各個晶片區c分離，以形成獨立的晶片封裝體20。舉例來說，可使用切割刀具或雷射進行切割製程。在本實施例中，當使用切割刀具切割介電層110時，切割刀具會於介電層110內產生應力而於介電層110內形成裂縫(未繪示)。然而，由於介電層110內具有通槽116及底膠材料層118，因此裂縫僅延伸至通槽116而不會進一步延伸至對應於晶片區c的介電層110內。
可以理解的是，雖然圖3a至3e的實施例為具有前照式感測裝置的晶片封裝體的製造方法，然而關於晶片的外部電性連接路徑(例如，基底內的開口、重布線層、保護層或其中的導電結構)的製作方法亦可應用於背照式感測裝置的製程中。
根據本發明的上述實施例，由於介電層內的通槽有效阻擋裂縫進一步延伸至對應於晶片區的介電層內，因此可維持或改善晶片封裝體可靠度及效能。再者，由於通槽可有效阻擋裂縫延伸，因此無須在切割道區進行預切割(pre-sawing)製程以及在切割道區的基底側壁形成鈍化護層來保護介電層。如此一來，可順利去除形成於介電層上的粘著層及承載基底。或著，可避免因鈍化護層形成於切割道區的基底側壁所產生的基底翹曲(substratewarpage)問題。另外，由於無須進行預切割製程，因此不存在預切割製程與切割製程之間發生偏移的問題。如此一來，可進一步縮小晶片封裝體的尺寸。
以上所述僅為本發明較佳實施例，然其並非用以限定本發明的範圍，任何熟悉本項技術的人員，在不脫離本發明的精神和範圍內，可在此基礎上做進一步的改進和變化，因此本發明的保護範圍當以本申請的權利要求書所界定的範圍為準。