一種fpga晶片的製作方法
2024-02-25 01:00:15 1
專利名稱：：一種fpga晶片的製作方法
技術領域：
：本發明涉及集成電路
技術領域：
，尤其涉及一種基於石茲隧道結的現場可編程門陣列晶片。
背景技術：
：FPGA現場可編程門陣列，是一種可編程器件，設計人員可利用軟體工具快速開發、仿真和測試。FPGA提供了高邏輯密度、豐富的特性，被廣泛應用，如數據處理和存儲，以及儀器儀表、電信和數位訊號處理等，具有開發周期短、可靠性高等優點。目前，傳統的基於SRAM的FPGA是目前市場上最常用的品種。如圖l所示基於SRAM存儲器的FPGA的基本結構，其中包含3x3的邏輯單元CLB、數據通道、輸入模塊，通過控制邏輯單元CLB的連接方式和工作狀態，從而完成FPGA整體工作性能的分配。每次工作時，通過FPGA中的輸入模塊，將SRAM存儲器中的數據讀入CLB中。由於採用SRAM作為存儲元件，每次加電啟動的時候，都需要通過外部讀取數據。在有供電時，SRAM能夠保存存儲內容，但是一旦斷電關機後，SRAM中存儲的內容也會自動消失。所以，當FPGA斷電後重啟時，需要從外部接口重新讀入SRAM的存儲內容，只有當SRAM中的寫入狀態完成後，FPGA中的內部狀態寄存器的狀態才能確定下來，重新恢復到上次斷電前的狀態，然後FPGA才能重新開始正常工作，所以啟動時間都比4交長。以下，本發明中用到的專業術語及縮略MTJ:MagneticTunnelJunction磁隨道結器件；MRAM:MagnetoresistiveRandomAccessMemory磁阻式隨機存儲器；FPGA:FieldProgrammableGateArray現場可編程門陣列，一種可編程晶片；SRAM:StaticRAM靜態隨才幾存儲器；CLB:ConfigurableLogicBlock可編程邏輯單元。
發明內容鑑於上述現有技術所存在的問題，本發明的目的是提供一種基於MRAM的FPGA晶片，MR認中的MTJ能夠記憶起斷電前的數據狀態，使FPGA的再次啟動速度快。本發明的目的是通過以下技術方案實現的一種FPGA晶片，其包括多個邏輯單元，該邏輯單元包括MRAM存儲器，多個MRAM構成了邏輯陣列。其中，該MRAM存儲器包括MTJ以及與其連接的MOS場效應管，該MTJ具有固定磁層、薄絕緣隧道隔離層和自由磁層。其中，該MTJ與一個運算放大器的正向輸入端連接，該運算放大器的負向輸入端連接一個參考電阻。其中，該參考電阻的阻值介於該MTJ的高、低電阻值之間。其中，該MTJ的低電阻是MTJ自由磁層的磁矩方向與固定磁層的磁矩方向平4亍時，MTJ具有的電阻。其中，該MTJ的高電阻是自由磁層的磁矩方向與固定磁層的磁矩方向反向平4亍時，MTJ具有的電阻。由上述本發明提供的技術方案可以看出，本發明是基於MRAM的FPGA晶片，MTJ中的數據以一種磁性狀態存儲，不會像電荷那樣會隨著時間而洩漏，因此在斷電的情況下，磁化方向不再變化，數據就可以得到保持；並且在上電時，通過測量MTJ電阻來感應存儲的數據狀態，自動將狀態"記憶"起來，FPGA快速恢復上次斷電前的狀態，進入正常工作，縮短了啟動時間。圖1為現有技術的基於SRAM的FPGA器件結構示意圖；圖2為本發明的基本型MRAM存儲器剖面結構示意圖；圖3為本發明的FPGA晶片結構示意圖；圖4為本發明的FPGA晶片中MRAM與運算放大器的連接結構示意圖；圖5為圖4中運算放大器的結構示意圖；圖6為發明的FPGA晶片管腳分配示意圖。具體實施方式如圖3所示，一種FPGA晶片，包括控制器、輸入/輸出單元、多個邏輯單元組成的邏輯陣列和數據通道，通過控制邏輯單元的連接方式和工作狀態，從而完成FPGA整體工作性能的分配。該邏輯單元包括基於MTJ的MRAM，多個MRAM構成了交叉排列的邏輯陣列(圖中邏輯單元的數量只是示意性的，不應做限定性解釋)，位線和數字線橫跨多個邏輯單元，位線和數字線的交叉結構可以使每個邏輯單元都能夠方便地得到訪問。FPGA晶片的邏輯單元由MTJ器件實現，通過控制MTJ的阻值大小實現其邏輯功能，從而完成FPGA整體工作性能的分配。如圖2所示，基於MTJ的MRAM，其採用集成電路工藝把一個MTJ和一個N溝道MOS場效應管在晶片加工而成。即該MRAM為基本型。MTJ具有固定磁層1、薄絕緣隧道隔離層2和自由》茲層3;該MTJ的自由》茲層1連^妻有金屬位線BL1;該MTJ的固定磁層3連接有MOS場效應管4(MOSFET),M0S場效應管4包括在P型矽襯底上製成兩個高摻雜濃度的源擴散區N+和漏擴散區N+,再分別引出源極S(Source)和漏極D(Drain)，以及金屬6、金屬7、氧化物Si02;該M0S場效應管4的柵極連接有字線WL1;該MTJ的下方設置有數字線DL1;該字線WL1和該悽t字線DLH殳置成列；該位線BL1設置成行；該MTJ和該數字線DL1通過該M0S場效應管4的Si0層形成了電隔離。由圖2中可知，在MTJ存儲器讀出數據和寫入數據的過程中都要用到位線DL1，MTJ中自由磁層3的磁化由相互垂直的位線BL1和數字線DL1中的電流脈衝共同來決定。磁化過程中，如圖中旋向箭頭所示，一根線提供MTJ易磁化方向的磁場，另一根線提供MTJ難磁化方向的磁場，在兩根線交叉處就產生了一個磁場的峰值，這個峰值會超過MTJ自由磁層3的開關閾值，從而使MTJ自由磁層3的磁化反向，發生反轉。固定磁層l的磁矩方向是固定不變的，當MTJ自由磁層3的磁矩方向與固定磁層1的磁矩方向反向平行，MTJ具有高電阻(邏輯值1)，當MTJ自由磁層3的磁矩方向與固定磁層1的磁矩方向平行時，MTJ具有低電阻(邏輯值0)。當數據寫入MTJ時，字線WL1控制M0S場效應管4的漏極S與源極D截止，位線BL1和數字線DL1同時有電流流過，電流通過相互垂直的位線BL1和H字線DLI在每一個交叉處所產生的兩個直交的磁場來進行數據的寫入。當讀出數據時，字線WL1控制M0S場效應管4的漏極D與源極S導通，電流從位線BL1流入並通過MTJ和MOS場效應管4，電流脈沖的大小依賴於MTJ電阻的高低，因此位中存儲的數據就由MTJ電阻的大小來確定。參見圖4、圖5，本發明的FPGA晶片，其邏輯單元還包括運算放大器，MTJ的自由磁層連接運算放大器的正向輸入端V+，運算放大器的負向輸入端V-連接一個參考電阻Rref，MOS場效應管的源極S接電源，該參考電阻Rref的阻值介於該MTJ的高、低電阻值之間。該MTJ器件的三個輸入端A、B、Co(位線、數字線、字線)控制其自由磁層中的磁矢量方向，從而能夠得到MTJ對應的等效電阻R，通過運算放大器的比較，確定電阻狀態是低還是高以及因此所存儲的數據，完成其邏輯功能的實現。本發明基於MTJ的FPGA晶片，不僅其邏輯單元由MTJ器件實現，而且MTJ在斷電的情況下，MTJ磁化方向不再變化，數據就可以得到保持，在上電時，通過測量MTJ電阻來感應存儲的數據狀態，自動將狀態"記憶"起來，使得FPGA快速恢復上次斷電前的狀態，進入正常工作，縮短了啟動時間。本發明釆用運算放大器，但不排除本領域技術人員的已知其他可以測量MTJ電壓、電阻的裝置。運算放大器為比較成熟的技術，不做贅述，其參數見下表tableseeoriginaldocumentpage7最大輸出電壓擺幅VDD-0.45V2Vo論0.45V參見圖6，基於MTJ的FPGA晶片具有豐富的I/0引腳。本發明基於MTJ的FPGA晶片，MRAM可以是圖3中的一個MTJ和一個M0S場效應管在晶片加工而成的基本型，也可以是現有的改進型的MRAM,不受限制。FPGA晶片是專用集成電路領域中的一種半定製電路，既解決了定製電路的不足，又克服了原有可編程器件門電路數有限的缺點。基於MTJ的FPGA晶片，解決了FPGA掉電後FPGA成白片，內部邏輯關係消失的缺陷，實現FPGA可快速再次啟動。以上所述，僅為本發明較佳的具體實施方式，但本發明的保護範圍並不局限於此，任何熟悉本
技術領域：
的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應該以權利要求的保護範圍為準。權利要求1、一種FPGA晶片，其包括多個邏輯單元，其特徵在於，該邏輯單元包括MRAM存儲器，多個MRAM構成了邏輯陣列。2、根據權利要求1所述的FPGA晶片，其特徵在於，該MRAM存儲器包括MTJ以及與其連接的MOS場效應管，該MTJ具有固定磁層、薄絕緣隧道隔離層和自由磁層。3、根據權利要求2所述的FPGA晶片，其特徵在於，該MTJ與一個運算放大器的正向輸入端連接，該運算放大器的負向輸入端連接一個參考電阻。4、根據權利要求3所述的FPGA晶片，其特徵在於，該參考電阻的阻值介於該MTJ的高、低電阻值之間。5、根據權利要求4所述的FPGA晶片，其特徵在於，該MTJ的低電阻是MTJ自由磁層的磁矩方向與固定磁層的磁矩方向平行時，MTJ具有的電阻。6、根據權利要求4所述的FPGA晶片，其特徵在於，該MTJ的高電阻是自由磁層的磁矩方向與固定磁層的磁矩方向反向平行時，MTJ具有的電阻。全文摘要本發明的一種FPGA晶片，包括多個邏輯單元，該邏輯單元包括基於MTJ的MRAM存儲器，多個MRAM構成了邏輯陣列。本發明MTJ中的數據以一種磁性狀態存儲，不會像電荷那樣會隨著時間而洩漏，因此在斷電的情況下，磁化方向不再變化，數據就可以得到保持；並且在上電時，通過測量MTJ電阻來感應存儲的數據狀態，快速恢復上次斷電前的狀態，FPGA重新開始正常工作，縮短了啟動時間。文檔編號H03K19/177GK101399538SQ200810116700公開日2009年4月1日申請日期2008年7月15日優先權日2008年7月15日發明者姜巖峰申請人:北方工業大學