具有倒t型柵極mos電晶體的低度摻雜漏極的製造方法及其結構的製作方法
2024-01-24 00:19:15 2
專利名稱：具有倒t型柵極mos電晶體的低度摻雜漏極的製造方法及其結構的製作方法
技術領域：
本發明是關於具有低度摻雜漏極的MOS電晶體的製造方法及其結構，特別是關於一種具有倒T型柵極MOS電晶體的製造方法及其結構。
一般當電子元件愈做愈小進入亞微米製造過程時，意即單位晶粒(die)所含電晶體元件數愈來愈多，則電晶體元件的水平方向尺寸勢必縮小。而元件垂直方向的尺寸包括源/漏極的面結深度(junc-tion depth)則會有多種情況及難題。其一為對等地減小垂直尺寸，那麼源/漏極的面結深度變淺導致阻值升高，以及源/漏極表面雜質濃度減少而影響電晶體應有的電參數。由於這種方法負作用太大，因此不予考慮；另一種是維持原先的源/漏極表面濃度及其面結深度，則形成的短溝道(short channel)會使源極與漏極產生擊穿(punch-through)現象，造成元件崩潰無法使用。再則是增加源/漏極表面濃度而降低其面結深度，雖然可維持源/漏極阻值不變，但因雜質濃度梯度(gradient)，形成大電場強度產生熱電子(hotelectron)，該熱電子極易注入柵極氧化層，使該柵極氧化層品質變差及臨限電壓(threshold Voltage)不穩，使元件的可靠性惡化。
為解決前述的短通道及熱電子等問題，最早採用低度摻雜漏極(lighly doped drain，以下稱LDD)結構，如圖1所示，圖1為NMOS電晶體。其與傳統的不同處主要在於N+源/漏極區不再是相鄰於柵極G底下，而是藉低濃度摻雜N-源/漏極區將二者隔開。那麼施加在N+漏極的壓降則大部分跨在高阻值的N-漏極區上，傳統電晶體元件其柵極邊緣與漏極邊緣間的電場強度將因此得以減弱，並產生壓抑熱電子的效果。同時N-源/漏極與P型基底間的耗盡區(depletionregion)將大部分被限制在N源/漏極區內，因此源極耗盡區不易與漏極耗盡區相接觸，意即電晶體的擊穿電壓得以提高。
雖然LDD結構可解決短通道的不良效應，但其同時也因N-的高阻值而降低漏極的導通電流，導致電晶體的導通/截止電流比變小，及形成數位訊號不明確。為解決這一問題，本發明提出了倒T型柵極LDD結構。其結構如圖2所示，其柵極包含有上層2較短及下層1較長的變層多晶矽，且縱剖面呈倒T字型、下層1多晶矽與N-源/漏極相重疊。因此當NMOS電晶體處於導通狀態時，位於柵極底下的N-源/漏極表面將因柵極感應出與基底相反導電型的載流子，即電子，而增加N-源/漏極表面的電子濃度；意即倒T型柵極LDD結構不僅保留了LDD結構的優點且其導通電流不會較傳統的NMOS電晶體減少。然而圖2的雙層多晶矽柵極中的下層1多晶矽是經由多晶矽反向蝕刻而形成的。由於該反向蝕刻加上是採用定時間方式而非終點監測(endpointdetection)方式，因此在生產線上極易造成晶片與晶片間的蝕刻均勻度不夠，使加工質量難以控制及提高了製造成本。因此便有必要提出一種可解決前述缺點的LDD的製造方法及其結構。
本發明主要目的是提供一種可使集成電路加工易於控制、品質穩定及降低製造成本的倒T型柵極MOS電晶體的LDD製造及其結構。
本發明另一目的是提供一種不僅可保留LDD結構的優點且具有較傳統的MOS電晶體增加導通電流及提高電晶體導通/截止電流比等功效的倒T型柵極MOS電晶體LDD製造方法及其結構。
本發明還有一目的是提供一種可明顯降低倒T型柵極與N-源/漏極間的耦合電容值，以提高元件開關速率的倒T型柵極MOS電晶體的LDD製造方法及其結構。
為解決以上問題，本發明提供了一種具有倒T型柵極MOS電晶體的LDD製造方法，其步驟包括在第一導電型矽基底上依序形成柵極氧化層、第一矽化物、鎢層及氮化矽層；覆蓋一光阻層並經照相顯影形成圖案，再經蝕刻以該光阻為掩模將圖案轉移動到該氮化矽層，以定義柵極區；又以該氮化矽層為蝕刻掩模將圖案轉移到該鎢層而形成倒T形柵極的上層較短的金屬層；去除該氮化矽層，並實施低濃度第二導電型雜質離子注入，接著沉積一氧化層並經反向蝕刻、退火形成圍繞鎢層邊緣的第一隔離物，以及該低濃度第二導電型雜質離子的擴散形成低濃度源/漏極區；以該第一隔離物及該鎢層為蝕刻掩模去除該第一矽化物不需要的部分，而形成倒T型柵極的下層較長的第一矽化物，接著實施高濃度第二導電型雜質離子注入形成高濃度源/漏極區；去除該柵極氧化層不需要的部分，並象形成第一隔離物的方法一樣，在該第一隔離物、該第一矽化物及該柵極氧化層的邊緣形成第二隔離物，以防止後續沉積在源/漏極上的矽化物與倒T型的不當短路；沉積第二矽化物並經選擇性蝕刻使其僅留在源/漏極及柵極上。
為解決現有技術中的問題，本發明還提供了一種具有倒T型柵極MOS電晶體LDD結構，包括一第一導電型矽基底內含有低濃度第二導電型雜質的源/漏極及高濃度的第二導電型雜質的源/漏極；一第二矽化物位於該高濃度源/漏區極上；一柵極氧化層位於該第一導電型矽基底上且其兩端與該源、漏極相重疊；一倒T型柵極位於該柵極氧化層上且由下層較長的第一矽化物及上層較短的鎢層所組成；一第一隔離物位於前述鎢層的邊緣；一第二隔離物位於該鎢層、該第一矽化物及該柵極氧化層的邊緣。
本發明的倒T型柵極主要包含上層較短的鎢(tungsten)及下層較長的第一矽化物(silicide)，且其縱剖面是呈倒T字型，同時N-源/漏極是重疊在第一矽化物柵極底下，並藉柵極氧化層相隔開。
圖1為傳統的NMOS LDD電晶體的結構剖面圖。
圖2為傳統雙層多晶矽倒T型柵極LDD MOS電晶體的結構剖面圖。
圖3A-3D為依據本發明的倒T型柵極LDD MOS電晶體各主要製造過程的結構剖面圖。
下面以NMOS電晶體為實施例結合附圖對本發明詳細加以說明。
由於部分IC製造過程屬於標準加工，例如以局部場氧化(locos)所成長的隔離用的場氧化層等並非本發明主題的，在此不予贅述。
首先請參閱圖3A，在P型基底10上經熱氧化成長一柵極氧化層11(以斜線表示)，再以CVD方法沉積一第一矽化物(silicide)12，由於目前矽化物技術已很先進，同時該第一矽化物12能保護柵極氧化極層11，避免在RIE蝕刻中受損，另外亦可防止後續沉積的鎢金屬與柵極氧化層11中氧結合形成揮發性氧化物(volatile oxides)，因而破壞柵極氧化層11的質量。而符合上述條件的最佳第一矽化物為含有DCS(二氧化甲矽烷-dichlorosilane)的WSix，同時具有低氟含量是該鎢矽化物的另一優點。該DCS-WSix的電阻值經退火處理後約為70μΩ，最佳厚度為數佰埃(A)。之後，在該第一矽化物12上再依次經CVD或濺射方法沉積一厚度約數仟埃(A)的鎢(tungst-en)層13、以CVD方法沉積氮化矽14、及塗布一光阻層15。接著經由具有圖案的光阻15，以RIE蝕刻氮化矽14，而將光阻的圖案移轉至氮化矽14上，以定義電晶體的柵極，如圖3A所示。
接著去除光阻及進行鎢層13的電漿蝕刻，此時是以氮化矽14為蝕掩模而形成倒T型柵極的上層鎢層13，同時以化學溶液去除氮化矽14，即如圖3B所示。然後進行LDD結構中兩次離子注入步驟的第一次低濃度雜質離子注入，因本實施例為NMOS故採用磷離子，該磷離子可藉後續第一隔離物16的退火步驟擴散至基底10形成低濃度N-源/漏極區101。之後在整個晶片表面沉積一低溫氧化層LTO及一反向蝕刻，使LTO殘留物在鎢層13的邊緣形成第一隔離物(spacer)16，此第一隔離物16及鎢層13可作為後續第一矽化物12的蝕刻掩模及第二次高濃度雜質離子注入的掩模，以形成倒T型柵極的下層第一矽化物12及高濃度N+源/漏極區102，即如圖3c所示。
之後，再以第一隔離物16及倒T型柵極為蝕刻掩模而將柵極氧化層11不必要的部分去除。同時象形成第一隔離物16的方法一樣，在第一隔離物16、第一矽化物12及柵極氧化層11的邊緣形成第二隔離物17，以防止後續沉積在源/漏極上的矽化物與倒T型柵極的不當短路。接著，以濺射法沉積第二矽化物18(以點狀表示)及由溶液選擇性地蝕刻使其僅留在源/漏極與柵極上以降低連接電阻值而形成本發明的倒T型柵極結構。另外為了使第二矽化物18與源/漏極間形成更良好的歐姆接觸，可以選擇性地實行第三次N++更高濃度雜質離子注入(但此選擇性步驟在圖3D中並未表示)。
本發明與傳統的倒T型柵極LDD結構相比明顯具有下列優點本發明在蝕刻倒T型柵極時，由於第一矽化物12與柵極氧化層11具有高選擇蝕刻率比，因此可採用終點監測；而傳統的雙疊多晶矽柵極採用定時間蝕刻，故本發明各層柵極的厚度與傳統的相比具有更高的均勻度，使加工質量易於控制並且降低製造成本；本發明鎢柵極的阻值遠較多晶矽低，一般而言，多晶矽的方阻值約為60μΩ，而鎢的方阻值約小於5μΩ。且鎢柵極的電導(transconductance，gm)較多晶矽的增加30％，故能比傳統的提供更高的導通/截止電流比、功率放大及開關速率；鎢金屬的功函數(work function)位於矽能帶的中間位置，因此使鎢柵極的NMOS與PMOS提供相同的臨限電壓值，更適合超大型集成電路的設計；本發明的矽化物阻值遠較多晶矽小，故矽化物柵極與N-重疊所形成的耦合電容的負作用(如降低元件的開關速率)可被低阻值的矽化物補償，而傳統的不具此效果。
如前面實施例所述，本發明與現有技術比確實具有加工質量易於控制及降低製造成本等優點。除前面公開的實施例外，凡據此所做的單純組合、等功效替換也不脫離本申請的權利要求的範圍。
權利要求
1.一種具有倒T型柵極MOS電晶體的低度摻雜漏極的製造方法，其步驟包括在第一導電型矽基底上依序形成柵極氧化層、第一矽化物、鎢層及氮化矽層；覆蓋一光阻層並經照相顯影形成圖案，再經蝕刻以該光阻為掩模將圖案轉移動到該氮化矽層，以定義柵極區；又以該氮化矽層為蝕刻掩模將圖案轉移到該鎢層而形成倒T形柵極的上層較短的金屬層；去除該氮化矽層，並實施低濃度第二導電型雜質離子注入，接著沉積一氧化層並經反向蝕刻、退火形成圍繞鎢層邊緣的第一隔離物，以及該低濃度第二導電型雜質離子的擴散形成低濃度源/漏極區；以該第一隔離物及該鎢層為蝕刻掩模去除該第一矽化物不需要的部分，而形成倒T型柵極的下層較長的第一矽化物，接著實施高濃度第二導電型雜質離子注入形成高濃度源/漏極區；去除該柵極氧化層不需要的部分，並象形成第一隔離物的方法一樣，在該第一隔離物、該第一矽化物及該柵極氧化層的邊緣形成第二隔離物，以防止後續沉積在源/漏極上的矽化物與倒T型的不當短路；沉積第二矽化物並經選擇性蝕刻使其僅留在源/漏極及柵極上。
2.如權利要求1所述的具有倒T型柵極MOS電晶體的低度摻雜漏極的製造方法，其特徵在於所述第一導電型與第二導電型是為相反導電型。
3.如權利要求1所述的具有倒T型柵極MOS電晶體的低度摻雜漏極的製造方法，其特徵在於所述鎢層與矽化物的蝕刻是採用活性離子蝕刻。
4.如權利要求1所述的具有倒T型柵極MOS電晶體的低度摻雜漏極的製造方法，其特徵在於所述低濃度第二導電型雜質注入所用能量需調整使其無法穿透柵極至溝道區。
5.如權利要求1所述的具有倒T型柵極MOS電晶體的低度摻雜漏極的製造方法，其特徵在於在所述沉積第二矽化物之後可實施更高濃度第二導電型雜質離子注入以提供良好的歐姆接觸。
6.一種具有倒T型柵極MOS電晶體低度摻雜漏極的結構，包括一第一導電型矽基底內含有低濃度第二導電型雜質的源/漏極及高濃度的第二導電型雜質的源/漏極；一第二矽化物位於該高濃度源/漏極上；一柵極氧化層位於該第一導電型矽基底上且其兩端與該源、漏極相重疊；一倒T型柵極位於該柵極氧化層上且由下層較長的第一矽化物及上層較短的鎢層所組成；一第一隔離物位於前述鎢層的邊緣；一第二隔離物位於該鎢層、該第一矽化物及該柵極氧化層的邊緣。
7.如權利要求6所述的具有倒T型柵極MOS電晶體低度摻雜漏極的結構，其特徵在於所述低濃度第二導電型雜質的源/漏極緊鄰在鎢層底下，而高濃度第二導電型雜質的源/漏極則緊鄰在第一隔離物底下。
8.如權利要求6所述的具有倒T型柵極MOS電晶體低度摻雜漏極的結構，其特徵在於所述第一導電型與第二導電型為相反導電型。
9.如權利要求6所述的具有倒T型柵極MOS電晶體低度摻雜漏極的結構，其特徵在於所述高濃度第二導電型雜質的源/漏極內含有更高濃度第二導電型的雜質以提供良好的歐姆接觸。
全文摘要
本發明是關於一種具有倒T型柵極MOS電晶體的低度摻雜漏極(LDD)的製造方法及其結構。該倒T型柵極是由下層較長的第一矽化物(silicide)及上層較短的鎢(tungsten)組成，其縱剖面呈倒T字型，藉以上兩種材料的組成可改善傳統的多晶矽柵極在形成倒T型的反向蝕刻(etch back)製造過程中，均勻度難以控制及多晶矽本身高阻值特性等缺點，同時具有壓抑熱載流子(hotcarrier)產生及提高漏極導通/截止電流比等效果。
文檔編號H01L29/78GK1149198SQ9511596
公開日1997年5月7日 申請日期1995年10月24日 優先權日1995年10月24日
發明者夏良聚, 張東隆 申請人:臺灣茂矽電子股份有限公司