可靠度提高裝置的製作方法

2023-12-02 07:26:41

專利名稱：可靠度提高裝置的製作方法
技術領域：
本發明涉及一種編碼，特別是涉及一種適用於數字地面多媒體廣播(DTMB)系統的可靠度提高裝置。
背景技術：
低密度奇偶校驗碼(low-density parity-check, LDPC)為前向糾錯(FEC)編碼的一種，其使用遞歸式算法，普遍使用於通信系統當中，特別是對於加性白高斯噪聲(additive white Gaussian noise)的信道，可用以提高通信性能。數字地面多媒體廣播(DigitalTerrestrial Multimedia Br oadcast,簡稱DTMB)系統是各種數位電視廣播系統當中的一種，其就使用了前述的LDPC編碼。雖然這些通信系統使用諸如LDPC的編碼，但是，仍會受到各種噪聲的影響，其性能仍有加強的空間。因此，仍需提出新穎的機制，用以提升通信性能。

發明內容
針對上述內容，本發明實施例的目的之一在於提出一種可靠度提高的裝置，通過改變接收比特所內含的可靠度，而得以進一步提升LDPC的編碼性能。根據本發明實施例，可靠度提高裝置包含計數器、已知信號位置控制器、查找表、比較器及復用器。計數器用以計數解碼位置。已知信號位置控制器根據編碼速率及調製類型，以確定已知信號位置。查找表用以預先存儲一預存信號。比較器判定該解碼位置與該已知信號位置是否相同。當比較器判定為相同時，則復用器將存儲於查找表的預存信號饋至解碼器；當比較器判定為不同時，則復用器將接收的編碼信號饋至解碼器。


圖IA示出了數字地面多媒體廣播(DTMB)發送系統的方塊圖。圖IB示出了原始的傳輸信號的分組結構。圖IC示出了圖IA的FEC編碼器的輸出編碼信號的分組結構。圖2示出了本發明實施例的DTMB接收系統的方塊圖。圖3示出了本發明實施例的可靠度提高單元的詳細方塊圖。圖4示出了本實施例的查找表內容。圖5示出了本實施例的各種編碼速率的LDPC區塊。圖6A至圖6E示出了各種編碼速率及調製類型組合的查找表內容。
具體實施例方式圖IA示出了數字地面多媒體廣播(DTMB)發送系統的方塊圖，主要包含有加擾器(scrambler) 102、前向糾錯(FEC)編碼器 104、符號映射(symbol mapping)單元 106、交織(interleaver)單元108、巾貞主體(framebody)處理器110、巾貞產生器112、信號轉換單元114及上變頻(up-conversion)單元116。圖IB示出了原始的傳輸信號(transportstream)TS的分組結構，每一分組的開頭包含有(已知)固定的同步信號SYNC，例如01000111。FEC編碼器104接收加擾器102輸出的加擾信號，並進行BCH編碼及低密度奇偶校驗(low-density parity-check, LDPC)編碼。圖IC示出了 FEC編碼器104輸出的編碼信號的分組結構，其包含有經加擾的同步信號SYNC*、經BCH編碼的BCH校驗比特BCH_PAR以及經LDPC編碼的LDPC校驗比特LDC_PAR。LDPC編碼依編碼速率(code rate, CR)可分為三種模式CR 0.4、CR 0.6及CR 0.8。圖IC顯示的是CR 0. 8模式的一個幀，其包含四個加擾同步信號SYNC*所組成的四組數據。至於CR 0.4模式，其每一幀包含有二組數據，CR0. 6模式的每一幀包含有三組數據。圖2示出了本發明實施例的DTMB接收系統的方塊圖，其原則上是依圖IA的DTMB發送系統的相反順序分別進行逆向處理。本實施例雖以DTMB系統作為示例，然而本發明也可適用於其它類似的通信系統中。在本實施例中，DTMB接收系統主要包含調諧器(tuner) 202、振蕩器(OSC) 204、模擬至數字轉換器(ADC) 206、載波恢復器(carrierrecovery) 208、時序巾貞偏移 / 時序偏移(timing frame offset/timing offset, TF0/T0)恢復器210、偽隨機數(pseudorandom number,PN)同步器212、快速傅立葉變換器(FFT)214、 信道估計判決反饋均衡器(channel estimation decision feedbackequalizer, CEDFE)/頻域均衡器(frequency domain equalizer, FDE) 216、中央控制器218、解交織單兀(de-interleaver) 220、解映射單元(demapper) 222、可靠度提高單元224、前向糾錯(FEC)解碼器226及解擾器(descrambler) 228。由於接收系統是依發送系統的相反順序進行逆向處理，因此，原則上解映射單元222的輸出信號會如圖IC圖所示的編碼信號，而解擾器228的輸出信號會如圖IB所示的傳輸信號TS，且FEC解碼器226包含LDPC解碼及BCH解碼。在本實施例中，可靠度提高單元224接收解映射單元222所輸出的編碼信號，並檢測當中的已知信號，例如(加擾的)同步信號。由於受到通信信道的噪聲影響，會降低了所接收的同步信號的可靠度。一旦檢測到同步信號時，則使用預先存儲的同步信號置換所接收的同步信號，再饋至FEC解碼器226。對於同步信號以外的編碼信號，可靠度提高單元224會將其直接饋至FEC解碼器226。注意，LDPC解碼使用對數似然比(log-likelihood ratio, LLR)以表示接收比特，該LLR值表示比特「0」概率與比特「 I 」概率的比例值，因此，可用以表示一比特的可靠度。例如，如果以[-32，31]範圍來表示LLR值，則越接近31表示比特為「0」的概率越高；同理，越接近-32表示比特為「 I 」的概率越高。也就是說，如果接收一位比特「0」，其LLR值越接近31，則表示該接收比特「0」的可靠度越高；反之，則可靠度越低。同理，如果接收一比特「1」，其LLR值越接近-32，則表示該接收比特「I」的可靠度越高；反之，則可靠度越低。又注意，LDPC解碼使用一種遞歸式(iterative)方法，例如置信傳播(beliefpropagation)方法,其解碼性能取決於LLR值的分布及誤比特率。如果接收的某些比特具有高可靠度，則可通過遞歸解碼的過程，用以提高其它比特的可靠度。針對上述內容，本實施例的可靠度提高單元224以正確(高可靠度)的同步信號來取代接收的(低可靠度)同步信號，而這些被取代後的(高可靠度)同步信號將於後續的遞歸解碼過程當中，用以提高其它比特的可靠度。圖3示出了本發明實施例的可靠度提高單元224的詳細方塊圖。在本實施例中，正確(高可靠度)的同步信號預先存儲於查找表2240中。計數器2241受控於中央控制器218，用以計數LDPC解碼位置。同步信號位置控制器2242接收中央控制器218所提供的編碼速率CR及調製(例如正交振幅調製，quadrature amplitude modulation, QAM)類型,用以確定同步位置。當計數器2241的計數位置與同步信號位置控制器2242所確定的同步位置經比較器2243判定為相同時，則復用器2244會讓查找表2240所預存的同步信號饋至FEC解碼器226，因而取代了解映射單元222的接收同步信號。當計數器2241的計數位置與同步信號位置控制器2242所確定的同步位置經比較器2243判定為不相同時，則復用器2244會讓寄存於寄存器2245(例如先進先出寄存器，FIFO)的解映射單元222輸出的編碼信號饋至FEC解碼器226。如前所述，FEC解碼器226因為自查找表2240接收了正確(高可靠度)的同步信號，因此可於後續的遞歸解碼過程當中提高其它比特的可靠度。圖4顯示本實施例的查找表2240內容。在本實施例中，僅需將如圖4所示的內容存儲在查找表2240中，即可適用於各種的編碼速率(如0. 4,0. 6,0. 8)及各種的調製類型(例如4QAM-NR、4QAM、16QAM、32QAM、64QAM)。圖5顯示本實施例的各種編碼速率的LDPC區塊，其中，各LDPC區塊左邊顯示的是開頭的同步信號位置。
圖6A圖6E例示各種編碼速率及調製類型組合的查找表內容。圖6A示出了 CR 0. 4及4QAM的三個幀的查找表內容。圖6B示出了 CR 0. 6及16QAM的三個幀的查找表內容，其中，每一幀有二個LDPC區塊。圖6C示出了 CR 0.8及64QAM的一個幀的查找表內容，其中，每一幀有三個LDPC區塊。圖6D示出了 CR 0. 8及4QAM-NR的四個幀的查找表內容。圖6E示出了 CR 0. 8及32QAM的二個幀的查找表內容，其中，每二幀有五個LDPC區塊。以上所述僅為本發明的較佳實施例而已，並非用以限定本發明的權利要求；凡其它未脫離發明所公開的精神下所完成的等效改變或修飾，均應包含在下述的權利要求內。主要組件符號說明102 加擾器104 前向糾錯(FEC)編碼器106 符號映射單元108 交織單元110 幀主體處理器112 幀產生器114 信號轉換單元116 上變頻單元202 調諧器204 振蕩器(OSC)206 模擬至數字轉換器(ADC)208 載波恢復器210 時序幀偏移/時序偏移(TF0/T0)恢復器212 偽隨機數(PN)同步器214 快速傅立葉變換器(FFT)216 信道估計判決反饋均衡器/頻域均衡器218 中央控制器
220解交織單元222解映射單元224可靠度提高單元226前向糾錯(FEC)解碼器228解擾器2240查找表2241計數器2242同步信號位置控制器
2243比較器2244復用器2245寄存器TS原始傳輸信號流SYNC同步信號LDC_PAR LDPC 校驗比特BCH_PAR BCH 校驗比特SYNC*加擾同步信號CR編碼速率
權利要求
1.一種可靠度提高裝置，包含 輸入端，用以接收編碼信號； 檢測機制，用以檢測所述編碼信號當中的已知信號 '及 輸出端，當檢測到所述已知信號時，則使用一預存信號置換所述已知信號，並通過所述輸出端饋至解碼器；當未檢測到所述已知信號時，則將所述編碼信號通過所述輸出端直接饋至所述解碼器， 其中所述已知信號為同位信號。
2.如權利要求I所述的可靠度提高裝置，其中所述編碼信號使用前向糾錯(FEC)編碼，所述前向糾錯編碼為低密度奇偶校驗(LDPC)編碼。
3.如權利要求I所述的可靠度提高裝置，其中所述編碼信號接收自解映射單元(demapper)。
4.如權利要求3所述的可靠度提高裝置，其中所述解碼器及所述解映射單元位於數字地面多媒體廣播(DTMB)接收系統。
5.一種可靠度提高裝置，包含 計數器，用以計數解碼位置； 已知信號位置控制器，其根據編碼速率及調製類型，用以確定已知信號位置； 查找表，用以預先存儲一預存信號； 比較器，用以判定所述解碼位置與所述已知信號位置是否相同；及 復用器，當所述比較器判定為相同時，則所述復用器將存儲於所述查找表的所述預存信號饋至解碼器；當所述比較器判定為不同時，則所述復用器將接收的編碼信號饋至所述解碼器， 其中所述已知信號為同位信號。
6.如權利要求5所述的可靠度提高裝置，其中所述編碼信號使用前向糾錯(FEC)編碼，所述前向糾錯編碼為低密度奇偶校驗(LDPC)編碼。
7.如權利要求6所述的可靠度提高裝置，其中所述解碼器執行LDPC解碼及BCH解碼。
8.如權利要求5所述的可靠度提高裝置，其中所述編碼信號接收自解映射單元(demapper)。
9.如權利要求8所述的可靠度提高裝置，其中所述編碼速率及所述調製類型輸入自中央處理器。
10.如權利要求9所述的可靠度提高裝置，其中所述解碼器、所述解映射單元及所述中央處理器位於數字地面多媒體廣播(DTMB)接收系統。
11.如權利要求5所述的可靠度提高裝置，其中所述調製類型為正交振幅調製(QAM)類型。
12.如權利要求5所述的可靠度提高裝置，其中還包含寄存器，用於所述編碼信號尚未饋至所述解碼器之前，用以寄存所述編碼信號。
全文摘要
一種可靠度提高裝置。接收編碼信號，並檢測編碼信號當中的已知信號，例如同位信號。當檢測到已知信號時，則使用預存信號置換該已知信號，並饋至解碼器；當未檢測到已知信號時，則將編碼信號直接饋至解碼器。
文檔編號H04L1/00GK102769508SQ20111011950
公開日2012年11月7日 申請日期2011年5月6日 優先權日2011年5月6日
發明者李升龍 申請人:承景科技股份有限公司