傳輸線驅動電路的製作方法
2023-12-10 06:26:42 2
專利名稱：傳輸線驅動電路的製作方法
技術領域：
本發明涉及半導體集成電路，特別是半導體集成電路中的傳輸線驅動電路。
背景技術：
傳輸線驅動電路是數字通信系統的收發裝置中的常用結構。一般來說，傳輸線驅動電路被用於將輸出信號按照一定的時鐘頻率發送至包含電容性以及電阻性的不同阻抗的負載上，為了保證傳輸的速率和質量，其性能需要滿足一些要求，例如，輸出信號的上升/下降時間應保持恆定。
現有技術中一般採用斜率控制的方法對上升/下降時間進行控制，以使輸出信號在未知負載的情況下，滿足傳輸要求。然而，現有的各種傳輸線驅動電路僅對上升/下降時間是否穩定進行控制。
例如，專利號為US6501292B1，名稱為「CMOS circuit for maintaining aconstant slew rate」的美國專利提供了一種CMOS電路，採用微分對MOS管作為輸出級，以保證上升/下降時間的對稱性，並通過斜率控制電路產生隨輸出級MOS管轉換電壓而變化的偏置電流，從而對斜率更精確的控制。然而，該方案中斜率控制電路中採用了CMOS電容，儘管CMOS電容具有良好的可控性，但是隨著偏置電壓發生變化時，特別是在閾值電壓值附近，CMOS電容呈現出很高的非線性，因此為使電容值為固定的常數，必須使偏置電壓遠高於閾值電壓。例如採用NMOS電容時，偏置電壓必須高於高閾值電壓幾百毫伏，但對於供應電壓源很低的情況下，這樣的偏置很難以實現。而且，當CMOS電容為固定值時，當時鐘周期發生變化，上升時間無法隨時鐘周期的變化進行調整。另外，該方案僅對平方律器件具有較好的效果。
但是，在目前的數字通信系統中，傳輸速率的提高受到所採用的時鐘頻率的限制。例如在百兆乙太網的發射電路中，採用的為固定的時鐘頻率。在保證誤碼率的前提下，可變的時鐘周期將可提供更高的傳輸速率，從而更加充分地利用帶寬。在時鐘周期為可變值時，為了信號的傳輸符合要求，傳輸信號的上升/下降時間有必要也跟著進行改變。然而現有的各種傳輸線驅動電路僅對上升/下降時間是否穩定進行控制，並不能使其跟隨時鐘周期進行改變。
鑑於上述現有技術方案的限制，需要提供一種具有能夠使信號的上升/下降時間僅隨時鐘周期發生變化的傳輸線驅動電路。
發明內容
本發明要解決的技術問題是CMOS傳輸線驅動電路的上升/下降時間受工藝條件、環境溫度、供應電壓等參數限制，並且無法跟隨時鐘周期發生變化。
為解決上述問題，本發明提供了一種傳輸線驅動電路，包括斜率控制單元，用於產生隨時鐘周期變化的偏置電流；輸入單元，用於接收輸入的數位訊號以及所述偏置電流，根據所接收的數位訊號，輸出斜率隨所述偏置電流而變化的第一信號；輸出單元，用於對從輸入單元所接收的所述第一信號進行處理後，輸出第二信號。
可選的，所述輸出單元包括與所述輸入單元相連接的驅動MOS管，所述偏置電流與所述驅動MOS管的漏源電壓與時鐘頻率的乘積成正比。
可選的，所述第一信號的斜率與所述偏置電流成正比。
可選的，所述斜率控制單元包括時鐘控制單元，用於根據時鐘信號，獲得並輸出第一控制信號和第二控制信號，所述第一控制信號和所述第二控制信號為二相不交疊信號；壓差單元，用於產生整數倍於所述驅動MOS管的漏源電壓的電壓差值；偏置單元，用於根據所述第一控制信號和所述第二控制信號，對所述電壓差值進行處理，獲得偏置電流。
可選的，所述壓差單元包括第一子壓差單元，至少包括以二極體方式連接的第一PMOS管、與所述第一PMOS管串聯的電流源以及以所述第一PMOS管柵極電壓作為輸入電壓的運算放大器，用於產生所述驅動MOS管的漏源電壓成正比的第一電壓；第二子壓差單元，至少包括以二極體方式連接的第二PMOS管、與所述第二PMOS管串聯的電流源以及以所述第二PMOS管柵極電壓作為輸入電壓的運算放大器，用於產生所述驅動MOS管的漏源電壓成正比的第二電壓；其中，所述第一電壓與所述第二電壓之間的差值為所述電壓差值。
可選的，所述第一電壓與第二電壓的差值為所述驅動MOS管的漏源電壓。
可選的，當所述第一電流源和所述第二電流源拉升相同大小的電流時，所述第二PMOS管的寬長比為所述第一PMOS管寬長比的四倍。
可選的，當所述第一電流源拉升的電流大小為所述第二電流源拉升的電流大小的四倍時，所述第二PMOS管的寬長比與所述第一PMOS管寬長比相同。
可選的，所述壓差單元包括第一子壓差單元，至少包括以二極體方式連接的第一PMOS管以及與所述第一PMOS管串聯的電流源，用於以所述第一PMOS管柵極電壓為輸出端，輸出與所述驅動MOS管的漏源電壓成正比的第一電壓；第二子壓差單元，至少包括以二極體方式連接的第二PMOS管以及與所述第二PMOS管串聯的電流源，用於以所述第二PMOS管柵極電壓為輸出端，輸出與所述驅動MOS管的漏源電壓成正比的第二電壓；第一運算放大器，包括多組正負輸入端，用於將所述第一電壓和所述第二電壓分別輸入其中一組正輸入端和對應的負輸入端。
可選的，所述第一子壓差單元中第一電流源與電源之間以二極體方式串聯連接多個PMOS管，所述第二子壓差單元中第二電流源與電源之間以二極體方式串聯連接多個PMOS管，所述第一子壓差單元中PMOS管的數目與所述第二子壓差單元中的PMOS管的數目相同。
可選的，所述偏置單元包括第一開關，用於根據所述第一控制信號，進行打開或關閉；第二開關，與所述第一開關串聯相接，根據所述第二控制信號，進行打開或關閉；第一電容，用於根據所述第一開關和所述第二開關的打開或閉合，根據所述電壓差值進行充、放電，獲得所述偏置電流。
可選的，所述偏置單元還包括第三電容，一端與所述第一開關未串聯連接的一端相連結且另一端接地，用於減小所述第一電容充放電的過程中所述偏置電流所產生的波動。
可選的，所述輸入單元至少包括第三電流源、第一NMOS管、第四PMOS管、第四電流源、第二電容和電壓鉗制電路；所述第三電流源的輸入端與電源相連，其輸出端與所述第四PMOS管的源極相連；所述第四PMOS管和所述第一NMOS管構成反相器所述第四PMOS管的柵極與所述第一NMOS管的柵極相連，作為該反相器的輸入端；所述第四PMOS管的漏極與所述第一NMOS管的漏極相連，作為該反相器的輸出端，並與所述第二電容的一端以及所述電壓鉗制電路相連接；所述第一NMOS管的源極通過所述第四電流源接地；所述反相器的輸入端作為傳輸線驅動電路的輸入端，用於接收數位訊號，其輸出端作為該輸入單元的輸出端；所述第二電容的另一端接地。
可選的，所述輸入單元還包括電流鏡，用於接收並傳輸所述偏置電流。
可選的，所述偏置電流通過所述第三電流源，經過所述反相器之後，由所述第四電流源輸出。
可選的，所述輸出單元至少包括第二NMOS管、第五PMOS管、第三NMOS管、第六PMOS管、第四NMOS管和第五電流源；所述第五電流源的輸入端連接電源，輸出端與所述第五PMOS管以及所述第六PMOS管的源極相連接；所述第五PMOS管的柵極與所述輸入單元的輸出端相連，所述第五PMOS管的漏極與所述第二NMOS管的漏極及其柵極相連接；所述第六PMOS管的漏極與所述第三NMOS管的漏極及其柵極、以及所述第四NMOS管的柵極相連接，所述第六PMOS管的柵極連接共模電壓；所述第二NMOS管的源極與所述第三NMOS管及所述第四NMOS管的源極相連接；所述第四NMOS管的漏極作為所述輸出單元的輸出端。
相較於現有技術，本發明通過斜率控制單元產生與時鐘頻率成正比的偏置電流，並通過偏置電流，根據輸入的數位訊號，獲得其隨時間的變化率僅與時鐘頻率成正比的輸出電流，從而實現當時鐘頻率發生改變時，輸出電流隨時間的變化率也隨時鐘頻率發生改變，此外還增加了驅動結果的穩定性。
圖1是本發明傳輸線驅動電路實施方式的結構示意圖； 圖2是二相不交疊信號的波形示意圖； 圖3是本發明傳輸線驅動電路一種具體實施方式
的結構示意圖； 圖4是本發明傳輸線驅動電路另一種具體實施方式
的結構示意圖； 圖5是本發明傳輸線驅動電路又一種具體實施方式
的結構示意圖。
具體實施例方式 參考圖1，本發明實施方式提供了一種傳輸線驅動電路，包括斜率控制單元110，用於產生隨時鐘周期變化的偏置電流；輸入單元120，用於根據所接收的數位訊號，輸出斜率隨所述偏置電流而變化的第一信號；輸出單元130，用於對從輸入單元120所接收的所述第一信號進行處理後，輸出第二信號。
輸出單元130所連接的負載(圖未示)、溫度的變化以及電壓源的不穩定會干擾輸出信號S2的上升/下降時間。因此，首先，根據對所輸出的第二信號S2的設計要求，對斜率控制單元110進行設計，使斜率控制單元110所產生的偏置電流S10與輸出單元130驅動MOS管的漏源電壓與時鐘頻率的乘積成正比。接著，將斜率控制單元110所產生的偏置電流S10饋入輸入單元120；輸入單元120接收輸入的數位訊號S1後，根據所述偏置電流S10，輸出第一信號S3，其中第一信號S3的斜率與偏置電流S10成正比。輸出單元130接收第一信號S3，進行至少一倍的放大處理之後輸出第二信號S2。
上述實施方式中，第二信號S2在上升/下降區域的變化率正比於偏置電流與驅動MOS管漏源電壓的比值，即時鐘頻率，因此，不管輸出單元130連接什麼樣的負載，或發生怎樣的溫度或者電壓源變化，當時鐘頻率保持恆定時，第二信號S2在上升/下降區域的變化率也為固定值。從而實現了在第二信號S2的大小不發生改變的情況下，其上升/下降時間僅隨時鐘頻率而變化。
下面結合附圖和具體實施例，對本發明的實施方式進行詳細說明。
在本發明傳輸線驅動電路的一個具體實施例中，參考圖3，斜率控制單元200可包括第一PMOS管201、第一電流源202和第一運算放大器203，第二PMOS管204、第二電流源205和第二運算放大器206，第三PMOS管207，開關208和209，第一電容210，時鐘控制器211。
其中，第一PMOS管201的源極與電源相連接，第一PMOS管201的柵極與其漏極相連接，並且其柵極連接第一運算放大器203的負輸入端，其漏極通過第一電流源202接地；第二PMOS管204的源極與電源相連接，第二PMOS管204的柵極與其漏極相連接之後，第二PMOS管204的柵極與第二運算放大器206的正輸入端相連，其漏極通過第二電流源205接地；第三PMOS管207的源極連接電源，其柵極連接第一運算放大器203的輸出端，其漏極與第一運算放大器203的正輸入端、以及開關209的一端相連接；開關209的另一端與第一電容210的一端、以及開關208的一端相連，開關208的另一端連接第二運算放大器206的負輸入端以及負輸出端，第一電容210的另一端接地。
輸入單元300可包括第三電流源301，第一NMOS管302，第四PMOS管303，第四電流源304、第二電容305和電壓鉗制電路306。其中，第三電流源301的輸入端與電源相連，輸出端與第四PMOS管303的源極相連；第四PMOS管303和第一NMOS管302構成反相器第四PMOS管303的柵極與第一NMOS管302的柵極相連，作為該反相器的輸入端；第四PMOS管303的漏極與第一NMOS管302的漏極相連，作為該反相器的輸出端，並與第二電容305的一端以及電壓鉗制電路306相連接；第一NMOS管302的源極通過第四電流源304接地；所述反相器的輸入端作為該傳輸線驅動電路的輸入端，接收數位訊號，其輸出端作為輸入單元300的輸出端；第二電容305的另一端接地。
輸出單元400包括第二NMOS管401和第五PMOS管402、第三NMOS管403和第六PMOS管404、第四NMOS管406和第五電流源405。其中，第五電流源405的輸入端連接電源，輸出端與第五PMOS管402以及第六PMOS管404的源極相連接；第五PMOS管402的柵極與輸入單元300的輸出端相連，第五PMOS管402的漏極與第二NMOS管401的漏極及其柵極相連接，第六PMOS管404的的漏極與第三NMOS管403的漏極及其柵極、以及第四NMOS管406的柵極相連接，第六PMOS管404的柵極連接共模電壓Vcm；第二NMOS管401的源極與第三NMOS管403及第四NMOS管406的源極相連接，第四NMOS管406的漏極作為輸出單元400的輸出端，也可為所述傳輸線驅動電路的輸出端。
在具體工作過程中，時鐘控制器211可根據一個時鐘信號，產生兩個二相不交疊信號；以所述兩個不同相位且不交疊的信號分別作為第一控制信號和第二控制信號，對應地控制開關208和開關209的打開或關閉。具體來說，參考圖2，時鐘信號S0和時鐘信號S0』為關於時鐘信號S11的二相不交疊信號，從波形圖上可以發現，時鐘信號S0和時鐘信號S0』互不重疊。
在一種具體實施例中，通過工藝調整，可使第一PMOS管201、第二PMOS管204、第五PMOS管402和第六PMOS管404具有相同的工藝參數。
使第一電流源202上所產生的電流與第五電流源405所產生的電流相同，在第一PMOS管201的柵極上產生電壓V1，並使第二電流源205拉升的電流為第一電流源202所拉升電流的4倍，在第二PMOS管204的柵極上產生電壓V2。
對於第一PMOS管201或第二PMOS管204，當漏源電壓Von為柵源電壓VGS與MOS管閾值電壓VTH的差值時，漏極電流ID存在這樣的關係
其中，β與器件的工藝參數有關，具體來說，
Z/L為所述MOS管的寬長比，μn為電子遷移率，C0為每單位面積的柵極電容。由於第一PMOS管201、第二PMOS管204和第六PMOS管403具有相同的工藝參數，對應的，同一個PMOS管的漏極電流正比於其漏源電壓Von的平方。因此，當第二電流源205拉升的電流為第一電流源202所拉升電流的4倍時，V1和V2具有這樣的關係V1＝2*V2，並且，V1-V2＝Von。
在其它的實施方式中，還可通過調整第一PMOS管201與第二PMOS管204的工藝參數，使第一電流源202和第二電流源205在拉升相同電流的情況下，使V1和V2之間存在差值Von。具體來說，可使第二PMOS管204的寬長比為第一PMOS管201寬長比的四倍。
接下來，分別將V1和V2輸入第一運算放大器203的負輸入端以及第二運算放大器206的正輸入端，通過第一運算放大器203和第二運算放大器206進行放大，並在節點N1和節點N2處產生電壓V1和V2。
開關208和209根據二相不交疊信號S0和S0』打開或閉合，進而控制第一電容210在不同相位時實現電荷的傳輸。具體來說，當S0』有效時，開關208閉合，此時，開關209打開，節點N2處的電壓V2對第一電容210進行充電；當S0有效時，開關209閉合，此時，開關208打開，由於節點N1處的電壓值為V1，與第一電容210兩端的電壓值V2具有差值Von，第一電容210放電。
在每個相位時鐘信號，當第一電容210所產生的電荷完全轉變成電流進行傳輸時，第一電容210的直流電阻R存在這樣的關係 其中，f為時鐘頻率，C為第一電容210的電容值。
在第一電容210充放電的過程中，產生偏置電流Ibias，通過第三PMOS管207之後進行輸出。偏置電流Ibias與節點N1和節點N2之間的電壓差值Von成正比，與第一電容210的直流電阻R成反比，因此偏置電流Ibias存在這樣的關係 也就是說，偏置電流Ibias與PMOS管漏源電壓Von以及時鐘頻率f成正比。
該偏置電流Ibias通過電流鏡(圖未示)傳輸至輸入單元300，其中，鏡像電路的具體實現方式並不對本發明產生限制。輸入單元300接收所輸入的數位訊號，並根據該數位訊號，輸出斜率隨所述偏置電流Ibias而變化的電壓信號V3。
具體來說，所接收的偏置電流Ibias通過第三電流源301，輸入第四PMOS管303的源極，通過第四PMOS管303和第一NMOS管302的反相器，經由第四電流源304輸出。
數位訊號由第一NMOS管302和第四PMOS管303所構成反相器的輸入端進行接收，根據所述數位訊號的值，使第一NMOS管302和第四PMOS管303進行周期性的導通和截止，從而使第二電容305進行周期性的充、放電，進而在節點N3處產生隨時間變化的電壓，通過電壓鉗制電路306，對所產生電壓的具體大小進行控制，從而獲得輸入至輸出單元400的電壓V3。
例如，當輸入為0時，第四PMOS管303導通，對第二電容305進行充電，節點N3處的電壓由0逐漸增大；當輸入為1時，第一NMOS管302導通，第二電容305進行放電，節點N3處的電壓逐漸變小。其中，通過第二電容305的充、放電使節點N3處的電壓具有這樣的關係
C為第二電容305的電容值，T為時間。
在其它的實施方式中，還可調整第一NMOS管302和第四PMOS管303的位置，例如，使第四電流源304和第三電流源301串聯之後，串聯接入第一NMOS管302的漏極和第四PMOS管303的漏極之間。
電壓V3輸入至輸出單元400，作為第五PMOS管402的柵極電壓。輸出單元400通過對其進行處理之後，通過第四NMOS管406的漏極輸出Iout。
輸出電流Iout隨時間的變化率具有以下關係 其中，gm為MOS管的跨導，可通過MOS管的漏源電壓與其漏極電流的比值來獲得。根據MOS管的漏源電壓Von，可獲得其跨導gm為
其中Itail為第五電流源404的電流。
同時參考式(4)和式(5)，可獲得
在此基礎上，參考式(2)，又可獲得
由於Itail為設定值，因此，
僅與f，即時鐘頻率有關，也就說，輸出電流Iout隨時間的變化率僅受到時鐘頻率f的影響，與其成正比。當時鐘頻率f保持恆定時，
為固定值。
上述實施方式，在斜率控制電路中，通過兩組分別包括電流源、PMOS管和運算放大器的組合產生與驅動MOS管的漏源電壓相關的電壓差，並通過兩個二相不交疊的時鐘信號控制開關及第一電容的充、放電，獲得偏置電流，從而使所述偏置電流與所述漏源電壓以及所述時鐘頻率的乘積成正比。
在此基礎上，根據輸入傳輸線驅動電路的數位訊號，通過輸入單元300，獲得隨時間變化的電壓信號，並且該電壓信號隨時間的變化率與所述偏置電流成正比，然後通過輸出單元400對所述電壓信號進行處理後並輸出，從而使傳輸線驅動電路所輸出的電流具有僅隨時鐘頻率變化的上升時間，避免了由於環境溫度、輸出負載、供應電源電壓等變化而造成的影響。
此外，輸出單元400的第三NMOS管403和第四NMOS管406，對所產生的電流進行放大，從而使所輸出的Iout可適應多種負載情況。在其它具體實施方式
中，也可採用其它的放大電路，實現電流的放大，具體的實現結構並不對本發明構成限制。
由於Von為MOS管的漏源電壓，其值一般來說比較小，而實際電路中往往存在幹擾，例如第一運算放大器203在導通時其輸出端相較於輸入端存在一定的電壓降，此外，電路中還存在著其它各種噪聲。在又一種具體實施方式
中，可通過在第一PMOS管201和電源之間以及第二PMOS管204和電源之間分別接入串聯的一個或多個PMOS管，使在第一PMOS管201和電源之間所接入的PMOS管的數目與在第二PMOS管204和電源之間所接入的PMOS管的數目相同，從而整數倍增加節點N1和節點N2之間的電壓差值，增加了傳輸線驅動電路的抗幹擾性，避免在實際電路工作過程中由於Von值過小而影響其它器件正常工作。
參考圖4，在其它的具體實施例中，還可通過在第一運算放大器203的輸出端增加接地的電容212，以減小第一電容210充放電的過程中使偏置電流Ibias所產生的波動。
此外，用於產生差分電壓的電流源、PMOS管和運算放大器的組合還可包括其它實施方式。在本發明具體實施例中，參考圖5，所述斜率控制單元可包括依次串聯相連的第一PMOS管501、第二PMOS管502和第一電流源503，依次串聯相連的第三PMOS管504、第四PMOS管505和第二電流源506，第一運算放大器507，第五PMOS管508，第一電容509，第二電容510，開關511和512，以及時鐘控制器513。
其中，第一PMOS管501的源極與電源相連，第一PMOS管501的柵極及其漏極與第二PMOS管502的源極相連，第二PMOS管502的漏極與第一電流源503的一端相連接，並通過第一電流源503的另一端接地；第三PMOS管504的源極與電源相連，第三MOS管504的柵極及其漏極與第四PMOS管505的源極相連，第四PMOS管505的漏極與第二電流源506的一端相連接，並通過第二電流源506的另一端接地；第二PMOS管502的柵極與第四PMOS管505的柵極分別連接至第一運算放大器507對應的第一正輸入端和第一負輸入端；第五PMOS管508的源極與電源相連，其柵極連接第一運算放大器507的輸出端；第一運算放大器507的第二正輸入端與第五PMOS管508的漏極、開關511的一端、第二電容510的一端相連，其第二負輸入端與第二電容510的另一端分別接地；開關511的另一端連接第一電容509的一端以及開關512的一端，開關512的另一端和第一電容509的另一端分別接地。時鐘控制器513通過二相不交疊信號S21和S21』分別控制開關511和開關512的閉合或打開。
其中，調節工藝參數，使第一PMOS管501和第二PMOS管502具有相同的寬長比為W1/L1，第三PMOS管503和第四PMOS管504具有相同的寬長比為W2/L2，且
因此，在相同的電流條件下，第一PMOS管501和第二PMOS管502兩端分別具有相同的電壓V11，第三PMOS管503和第四PMOS管504兩端分別具有相同的電壓V12，其中，V12＝2*V11。
在實際工作過程中，由於分別串聯接在第二PMOS管502與電源之間、以及串聯接在第四PMOS管504與電源之間的第一PMOS管501、第三PMOS管503在第一電流源503和第二電流源506的作用下，所產生的電壓之間具有Von的差值，因此在第一運算放大器507的第一正輸入端與第一負輸入端之間的形成2*Von的電壓差。由於第一運算放大器507第一正負輸入端之間的壓差與第二正負輸入端之間的壓差相同，並且第一運算放大器507的第二負輸入端接地，因此其第二正輸入端具有2*Von的電壓。開關511和開關512分別在二相不交疊信號S1和S1』的作用下，在時鐘信號的不同相位打開或閉合，通過第一運算放大器507第二正輸入端的電壓對第一電容509的充、放電，形成通過第五PMOS管508的偏置電流Ibias1。
在其它的具體實施例中，還可在第一PMOS管501和電源之間以及第三PMOS管504和電源之間分別接入串聯的一個或多個PMOS管，使在第一PMOS管501和電源之間所接入的PMOS管的數目與在第三PMOS管504和電源之間所接入的PMOS管的數目相同，從而整數倍增加第一運算放大器507的輸出端所輸出的電壓值。例如，當在第一PMOS管501和電源之間以及第三PMOS管504和電源之間，分別接入串聯的N個PMOS管，則第一運算放大器507可實現輸出電壓為N倍的Von。
相對於現有技術，本發明上述各種實施方式具有以下主要優點 通過斜率控制單元產生與時鐘頻率成正比的偏置電流，並通過偏置電流，根據輸入的數位訊號，獲得其隨時間的變化率僅與時鐘頻率成正比的輸出電流，從而實現當時鐘頻率發生改變時，輸出電流隨時間的變化率也隨時鐘頻率發生改變，此外還增加了驅動結果的穩定性。
在斜率控制單元中，根據輸出單元中輸出MOS管的漏源電壓，通過電流源、PMOS管和運算放大器的組合產生用於控制偏置電流的電壓差值，並且根據時鐘頻率對該電壓差值進行處理，產生隨時鐘頻率變化的偏置電流，從而可實現輸出電流的變化率隨時鐘頻率進行變化。
在斜率控制單元中，通過改變用於產生電壓差值的電流源、PMOS管和運算放大器的組合中PMOS管的數目，實現所述電壓差值為輸出單元中輸出MOS管漏源電壓的一倍或多倍，從而避免在實際電路工作過程中由於所述電壓差值過小而影響其它器件正常工作。
雖然本發明已通過較佳實施例說明如上，但這些較佳實施例並非用以限定本發明。本領域的技術人員，在不脫離本發明的精神和範圍內，應有能力對該較佳實施例做出各種改正和補充，因此，本發明的保護範圍以權利要求書的範圍為準。
權利要求
1.一種傳輸線驅動電路，其特徵在於，包括
斜率控制單元，用於產生隨時鐘周期變化的偏置電流；
輸入單元，用於接收輸入的數位訊號以及所述偏置電流，根據所接收的數位訊號，輸出斜率隨所述偏置電流而變化的第一信號；
輸出單元，用於對從輸入單元所接收的所述第一信號進行處理後，輸出第二信號。
2.如權利要求1所述的傳輸線驅動電路，其特徵在於，所述輸出單元包括與所述輸入單元相連接的驅動MOS管，所述偏置電流與所述驅動MOS管的漏源電壓與時鐘頻率的乘積成正比。
3.如權利要求1所述的傳輸線驅動電路，其特徵在於，所述第一信號的斜率與所述偏置電流成正比。
4.如權利要求2所述的傳輸線驅動電路，其特徵在於，所述斜率控制單元包括
時鐘控制單元，用於根據時鐘信號，獲得並輸出第一控制信號和第二控制信號，所述第一控制信號和所述第二控制信號為二相不交疊信號；
壓差單元，用於產生整數倍於所述驅動MOS管的漏源電壓的電壓差值；
偏置單元，用於根據所述第一控制信號和所述第二控制信號，對所述電壓差值進行處理，獲得偏置電流。
5.如權利要求4所述的傳輸線驅動電路，其特徵在於，所述壓差單元包括
第一子壓差單元，至少包括以二極體方式連接的第一PMOS管、與所述第一PMOS管串聯的電流源以及以所述第一PMOS管柵極電壓作為輸入電壓的運算放大器，用於產生所述驅動MOS管的漏源電壓成正比的第一電壓；
第二子壓差單元，至少包括以二極體方式連接的第二PMOS管、與所述第二PMOS管串聯的電流源以及以所述第二PMOS管柵極電壓作為輸入電壓的運算放大器，用於產生所述驅動MOS管的漏源電壓成正比的第二電壓；
其中，所述第一電壓與所述第二電壓之間的差值為所述電壓差值。
6.如權利要求5所述的傳輸線驅動電路，其特徵在於，所述第一電壓與第二電壓的差值為所述驅動MOS管的漏源電壓。
7.如權利要求6所述的傳輸線驅動電路，其特徵在於，當所述第一電流源和所述第二電流源拉升相同大小的電流時，所述第二PMOS管的寬長比為所述第一PMOS管寬長比的四倍。
8.如權利要求6所述的傳輸線驅動電路，其特徵在於，當所述第一電流源拉升的電流大小為所述第二電流源拉升的電流大小的四倍時，所述第二PMOS管的寬長比與所述第一PMOS管寬長比相同。
9.如權利要求4所述的傳輸線驅動電路，其特徵在於，所述壓差單元包括
第一子壓差單元，至少包括以二極體方式連接的第一PMOS管以及與所述第一PMOS管串聯的電流源，用於以所述第一PMOS管柵極電壓為輸出端，輸出與所述驅動MOS管的漏源電壓成正比的第一電壓；
第二子壓差單元，至少包括以二極體方式連接的第二PMOS管以及與所述第二PMOS管串聯的電流源，用於以所述第二PMOS管柵極電壓為輸出端，輸出與所述驅動MOS管的漏源電壓成正比的第二電壓；
第一運算放大器，包括多組正負輸入端，用於將所述第一電壓和所述第二電壓分別輸入其中一組正輸入端和對應的負輸入端。
10.如權利要求5或權利要求9所述的傳輸線驅動電路，其特徵在於，所述第一子壓差單元中第一電流源與電源之間以二極體方式串聯連接多個PMOS管，所述第二子壓差單元中第二電流源與電源之間以二極體方式串聯連接多個PMOS管，所述第一子壓差單元中PMOS管的數目與所述第二子壓差單元中的PMOS管的數目相同。
11.如權利要求4所述的傳輸線驅動電路，其特徵在於，所述偏置單元包括
第一開關，用於根據所述第一控制信號，進行打開或關閉；
第二開關，與所述第一開關串聯相接，根據所述第二控制信號，進行打開或關閉；
第一電容，用於根據所述第一開關和所述第二開關的打開或閉合，根據所述電壓差值進行充、放電，獲得所述偏置電流。
12.如權利要求11所述的傳輸線驅動電路，其特徵在於，所述偏置單元還包括第三電容，一端與所述第一開關未串聯連接的一端相連結且另一端接地，用於減小所述第一電容充放電的過程中所述偏置電流所產生的波動。
13.如權利要求1所述的傳輸線驅動電路，其特徵在於，所述輸入單元至少包括第三電流源、第一NMOS管、第四PMOS管、第四電流源、第二電容和電壓鉗制電路；
所述第三電流源的輸入端與電源相連，其輸出端與所述第四PMOS管的源極相連；
所述第四PMOS管和所述第一NMOS管構成反相器所述第四PMOS管的柵極與所述第一NMOS管的柵極相連，作為該反相器的輸入端；所述第四PMOS管的漏極與所述第一NMOS管的漏極相連，作為該反相器的輸出端，並與所述第二電容的一端以及所述電壓鉗制電路相連接；所述第一NMOS管的源極通過所述第四電流源接地；所述反相器的輸入端作為傳輸線驅動電路的輸入端，用於接收數位訊號，其輸出端作為該輸入單元的輸出端；
所述第二電容的另一端接地。
14.如權利要求15所述的傳輸線驅動電路，其特徵在於，所述輸入單元還包括電流鏡，用於接收並傳輸所述偏置電流。
15.如權利要求15所述的傳輸線驅動電路，其特徵在於，所述偏置電流通過所述第三電流源，經過所述反相器之後，由所述第四電流源輸出。
16.如權利要求1所述的傳輸線驅動電路，其特徵在於，所述輸出單元至少包括第二NMOS管、第五PMOS管、第三NMOS管、第六PMOS管、第四NMOS管和第五電流源；
所述第五電流源的輸入端連接電源，輸出端與所述第五PMOS管以及所述第六PMOS管的源極相連接；
所述第五PMOS管的柵極與所述輸入單元的輸出端相連，所述第五PMOS管的漏極與所述第二NMOS管的漏極及其柵極相連接；
所述第六PMOS管的漏極與所述第三NMOS管的漏極及其柵極、以及所述第四NMOS管的柵極相連接，所述第六PMOS管的柵極連接共模電壓；
所述第二NMOS管的源極與所述第三NMOS管及所述第四NMOS管的源極相連接；
所述第四NMOS管的漏極作為所述輸出單元的輸出端。
全文摘要
一種傳輸線驅動電路，包括斜率控制單元，用於產生隨時鐘周期變化的偏置電流；輸入單元，用於根據所接收的數位訊號，輸出斜率隨所述偏置電流而變化的第一信號；輸出單元，用於對從輸入單元所接收的所述第一信號進行處理後，輸出第二信號。本發明通過斜率控制單元產生與時鐘頻率成正比的偏置電流，並通過偏置電流，根據輸入的數位訊號，獲得其隨時間的變化率僅與時鐘頻率成正比的輸出電流，從而實現當時鐘頻率發生改變時，輸出電流隨時間的變化率也隨時鐘頻率發生改變，此外還增加了驅動結果的穩定性。
文檔編號H03K17/16GK101789775SQ20091004570
公開日2010年7月28日 申請日期2009年1月23日 優先權日2009年1月23日
發明者張文翩 申請人:中芯國際集成電路製造(上海)有限公司