3d直通矽體系結構的集成微通道的製作方法

2024-02-19 20:09:15

專利名稱：3d直通矽體系結構的集成微通道的製作方法
3D直通矽體系結構的集成微通道技術領域
本發明的實施例涉及微電子封裝。具體來說，本發明的 實施例涉及3D直通矽體系結構的除熱。
背景技術：
典型的2D封裝體系結構可包括以倒裝晶片方式連接到 襯底的管芯，使得管芯的有源表面(包括器件和金屬層)朝向襯底。然 後可在管芯的暴露背面上提供冷卻解決方案。冷卻解決方案例如可包 括熱沉、集成^:熱器或風扇。
圖1示出一種典型的3D封裝100，包括村底110、中央 處理單元(CPU)管芯120、動態隨機存取存儲器(DRAM)管芯130、閃 存管芯140和才莫擬管芯150。村底110通常可包括印刷電路板或母板。 為了使3D封裝100工作，各組件的有源表面必須電連接到襯底110 或者相鄰組件的有源表面。為了互連這些有源表面，導電直通矽通路 (TSV) 160可貫穿這些組件。
例如，CPU管芯120可通過倒裝晶片方式連"f妄到村底 110，使得CPU管芯120的有源表面朝向襯底110。 DRAM管芯130 可採用凸點焊接連接到CPU管芯120，使得DRAM管芯130的有源表 面朝向CPU管芯120的非有源表面。CPU管芯120的TSV然後可將 DRAM管芯130的有源表面電連4矣到CPU管芯120的有源表面，或連 接到村底110。
通過類似的方式，可電互連各組件的有源表面。


在附圖的各圖中通過實例而非限制方式示出了本發明， 附圖中相似參考標號表示相似單元，附圖包括
圖1示出現有技術裝置。
圖2A-2B示出截面型側視圖，其中管芯附連到村底，冷 卻解決方案附連到管芯，並且第二管芯附連到冷卻解決方案。
圖3A-3H示出用於形成具有微通道和通孔的冷卻解決方 案的方法。
具體實施方式
在各種實施例中，描述了與3D晶片或管芯封裝體系結 構相關的裝置和方法。但是，實施各種實施例可以沒有具體細節中的 一個或多個，或者可以採用其它方法、材料或組件。在其它情況下， 沒有詳細示出或描述眾所周知的結構、材料或操作，以免^f莫糊了本發 明各種實施例的各個方面。類似地，為了便於說明，闡述了具體數量、 材料和配置，以便提供對本發明的透徹理解。然而，沒有這些具體細 節也可實施本發明。此外，要理解，附圖所示的各種實施例是說明性 的表示，並不一定按比例繪製。
為了生產更小且更快的電子器件，可增大半導體晶片(或 管芯)的封裝密度。用於增大封裝密度的一種解決方案可包括3D封裝 體系結構、諸如晶片堆疊。在操作中，堆疊中的晶片的有源區或區域 可能發熱。為了增強晶片的性能、使用具有增強性能能力的晶片或者 實現高功率封裝，可去除產生的熱量。典型的3D封裝體系結構可能 沒有提供任何熱量去除或熱解決方案。
通常，在單個晶片封裝中，可用背面冷卻解決方案、諸 如集成放熱器或風扇來去除熱量。但是，在堆疊晶片布置中，可能使 用背面冷卻解決方案是^f亍不通的，因為某些晶片的背面可能由於空間限制或者由於與電連接布線不一致而沒有暴露出來。簡言之，本發明 的實施例可提供用於包含用於晶片間電布線的通路的堆疊晶片的冷卻 解決方案。
圖2A和圖2B示出根據本發明可提供堆疊晶片除熱的裝 置200的截面視圖。圖2B示出沿圖2A的線段A-A，得到的視圖。
裝置200包括襯底210、管芯220、冷卻解決方案230 和管芯270。冷卻解決方案230包括襯底240、通孔260和微通道250。 管芯220可包括通孔225。
襯底210可包括用於安裝管芯220的任何適當襯底。在 各種實施例中，襯底210可包括印刷電路板(PCB)、母板或內插板。襯 底210可包括導電跡線和導電焊盤或凸點，以便幫助安裝管芯220。 管芯220可通過任何適當的技術安裝到襯底210。在一個實施例中， 管芯220可通過焊料凸點、銅凸點、導電連接焊盤(landing pad)等以倒 裝晶片方式連接到襯底210,使得管芯220的有源表面朝向襯底210。 在一個實施例中，通孔225可提供通過管芯220的電布線。在一個實 施例中，通孔225可包^^銅。
冷卻解決方案230和管芯220可通過任何適當的技術連 接。在一個實施例中，冷卻解決方案230和管芯220可通過擴散粘結 進行連接。在一個實施例中，冷卻解決方案230和管芯220均可包括 矽，並且它們可通過矽-矽擴散粘結進行連接。在其它實施例中，冷卻 解決方案230可通過包括凸點或連接焊盤的凸點焊接技術附連到管芯 220。在各種實施例中，冷卻解決方案230的尺寸可比管芯220更大、更小或與其相同。
管芯270和冷卻解決方案230可通過任何適當的直通石圭 通路技術進行連接。在一個實施例中，冷卻解決方案230和管芯270 可通過擴散粘結進行連接。在一個實施例中，冷卻解決方案230和管 芯270均可包括矽，並且它們可通過矽-矽擴散粘結進行連接。在其它 實施例中，冷卻解決方案230可通過包括凸點或連接焊盤的凸點焊接 技術附連到管芯270。在各種實施例中，管芯270的有源表面可朝向冷卻解決方案230,或者管芯270的有源表面可避開冷卻解決方案230。 在一個實施例中，管芯270可包括導電通孔(未示出)，以便提供通過管 芯270的電布線。在一個實施例中，冷卻解決方案230可包括粘結焊 盤或凸點，以幫助連接到管芯270。
管芯220和管芯270可包括任何適當的管芯、集成電路 或晶片。例如，管芯220和管芯270可包括中央處理單元(CPU)、動態 隨機存取存儲器(DRAM)、 ^t擬器件或快閃記憶體管芯的任何組合。在一個 實施例中，管芯220和管芯270均可包括CPU。在另一個實施例中， 管芯220可包括CPU，而管芯270可包括DRAM管芯。在一個實施例 中，管芯220可包括減薄的管芯。在另一個實施例中，管芯270可包 括減薄的管芯。
此外，任何數量的附加管芯或者與冷卻解決方案230類 似的冷卻解決方案可以任何布置堆疊在管芯270之上。堆疊在管芯270 之上的管芯可包括CPU、 DRAM、模擬器件或快閃記憶體的任何組合。在一 個實施例中，管芯220可包括CPU，管芯270可包括DRAM,並且閃 存和才莫擬器件可堆疊在管芯270之上。在另一個實施例中，管芯220 和管芯270可包括CPU以及包含冷卻解決方案的堆疊，並且DRAM 管芯可堆疊在管芯270之上。
如上所述，冷卻解決方案230包括襯底240、 ^i:通道250 和通孔260。通孔260可延伸過襯底240，以便4是供導電布線。在一個 實施例中，通孔260可提供管芯220與管芯270之間的最小長度或直 接電布線。通孔260可包括任何適當的導電材料或者這類材料的組合。 在一個實施例中，通孔260可包含銅。襯底240可包括任何適當的材 料。在一個實施例中，襯底240可包括矽，並且通孔260可以是直通 矽通路(TSV)。
微通道250可在襯底240內為冷卻劑(未示出)提供一個 基本上封閉的區域。在一個實施例中，冷卻劑可流過孩t通道250，以 便從管芯220和管芯270去除熱量。在一個實施例中，可提供單個微 通道。單個微通道可基本上貫穿整個襯底240。在其它實施例中，可提供任何數量的分立微通道。在一個實施例中，微通道250可設計成 符合管芯220、管芯270或者兩者的除熱需求。在一個實施例中，微 通道250可對需要更大除熱的管芯220或管芯270的區域、諸如熱點 提供更多微通道或通道區。
如圖2B所示，可與微通道250 —起提供輸入/輸出280。 可根據需要提供任何數量的輸/v/輸出。例如，如果使用單個微通道， 則可使用單個或多個輸入/輸出。如果使用多個分立的微通道，則可為 每個微通道提供至少一個輸入/輸出。
冷卻劑可包括可除熱的任何適當材料。在一個實施例中， 冷卻劑可包括液體。在一個實施例中，冷卻劑可包括兩相流動冷卻劑。 在一個實施例中，冷卻劑可在冷卻解決方案230與可冷卻或冷凝冷卻 劑的 一個或多個外部熱交換器之間流動。
圖3A-3H示出一種可提供根據本發明的冷卻解決方案的 方法。
圖3A示出起始襯底300。村底300可包括任何適當材料。 在一個實施例中，村底300可包括矽。在一個實施例中，襯底300可 以是晶片。在另一個實施例中，襯底300可以是晶片的一部分或晶片。
如圖3B所示，可在襯底300中形成開口 310和開口 320。 在一個實施例中，開口 310隨後可形成微通道，而開口 320隨後可形 成通孔，這在下面進一步i侖述。
開口 310可以為任何適當寬度。在一個實施例中，開口 310可具有大約5到10微米範圍的寬度。在另一個實施例中，開口 310 可具有大約6到8微米範圍的寬度。在一個實施例中，開口310可具 有大約7到IO微米範圍的寬度。開口 310還可具有任何適當的深度， 只要它們比開口 320淺。因此，開口 310可#皮:〖人為是淺開口，而開口 320可一皮認為是深開口。在一個實施例中，開口 310可具有大約50到 IOO微米範圍的深度。在另一個實施例中，開口 310可具有大約60到 80微米範圍的深度。在一個實施例中，開口 310可具有大約75到100 微米範圍的深度。
開口 310可形成供給微通道的圖案，該微通道基本上貫 穿或穿過整個襯底300或者襯底300的一部分。例如，如果村底300 是晶片或管芯，則開口 310可形成基本上貫穿整個襯底300的圖案。 在另一個實施例中，如果村底300是晶片，則開口310可形成用於幾 個微通道布局的圖案，其中每個微通道布局對應於一個管芯，使得該 晶片可對準集成電路的晶片(圖3G),以為各集成電路提供微通道布局。 在另一個實施例中，開口 310可形成為晶片或管芯提供多個分立微通 道的圖案。
開口 320可具有任何尺寸，並且可符合3D體系結構的 通孔的期望圖案。在一個實施例中，當由上向下看時，開口 320可具 有一般圓形或橢圓形。開口 320可具有任何深度。在一個實施例中， 開口 320的深度可在大約IOO到150微米範圍內。在另一個實施例中， 開口 320的深度可在大約80到120微米範圍內。在一個實施例中，開 口 320的深度可在大約50到100微米範圍內。
在一個實施例中，開口 320的深度可大於開口 310的深 度。在一個實施例中，開口 320可比開口 310深大約5到10孩i米。在 另一個實施例中，開口 320可比開口 310深大約2到8微米。在一個 實施例中，開口 320可比開口 310深大約IO到20微米。在另一個實 施例中，開口 320可貫穿襯底300。
開口 310和開口 320可通過4壬何適當的4支術形成。在一 個實施例中，它們可通過兩個光刻和蝕刻步驟形成。在一個實施例中， 開口 310和開口 320可通過以下步驟形成在村底300上形成抗蝕圖 案，蝕刻村底300的暴露部分以形成開口 310或開口 320，去除第一 抗蝕圖案，在村底310上形成第二抗蝕圖案，蝕刻襯底300的暴露部 分以形成其餘開口，以及去除第二抗蝕圖案。
圖3C示出第二起始村底330。襯底330可包括任何適當 的材料。在一個實施例中，村底330可包括石圭。在一個實施例中，村 底330可以是晶片。在另一個實施例中，襯底330可以是晶片的一部 分或晶片。
如圖3D所示，可在襯底330中形成開口 340。在一個實 施例中，其中一些開口 340隨後可形成一部分通孔。在一個實施例中， 其中一些開口 340隨後可形成微通道的輸7v/輸出。
開口 340可具有任何適當的深度和寬度。在一個實施例 中，開口 340可具有對應於開口 320的圖案和尺寸的圖案。開口 340 可通過任何適當的技術形成。在一個實施例中，它們可通過光刻和蝕 刻形成。在一個實施例中，開口 340可通過以下步驟形成在襯底330 上形成抗蝕圖案，蝕刻襯底330的暴露部分以形成任一個開口 340, 以及去除抗蝕圖案。在一個實施例中，開口 340可貫穿襯底330。
如圖3E所示，可對準和粘結村底300和330。襯底300 和330可通過任何適當的技術來對準和粘結。在一個實施例中，可對 準襯底300和330，使得開口 320和340基本上對準。在一個實施例 中，多個開口 340可與開口 310對準，使得可形成微通道的輸入和輸 出(為了清楚起見，這種對準在圖3E中未示出)。在一個實施例中，襯 底300和330可通過擴散粘結進行粘結。在另一個實施例中，襯底300 和330可包括矽，並且它們可通過珪-矽擴散粘結進行粘結。在其它實 施例中，可使用粘合劑或環氧樹脂來粘結襯底300和330。
如圖3F所示，可減薄襯底300和330以形成裝置335。 在所示的截面看來，襯底已經分開了；但是，村底可能保持連續，如 在其它可得到的截面示出的。圖3F還示出通孔350的形成。在圖3F 中，為了清楚起見，未示出村底300與330之間的任何接縫。襯底300 和330可通過任何適當的技術、如背面研磨技術來減薄。
在所示的實施例中，粘結示為在減薄之前。但是，如果 需要的話，減薄也可在粘結之前才丸行。在一個實施例中，襯底300可 在粘結之前減薄。在另一個實施例中，襯底330可在粘結之前減薄。 在一個實施例中，襯底300和330 二者都可在粘結之前減薄。在另一 個實施例中，可不需要減薄任一個襯底或兩個襯底。
如圖3G所示，裝置335可對準並粘結到村底360。襯底 360可包括通孔370和凸點380。在一個實施例中，村底360可包括晶片或管芯。在一個實施例中，襯底360可包括集成電路。在一些實施 例中，村底360可包括CPU、 DRAM、才莫擬器件或快閃記憶體器件。在另一 個實施例中，襯底360可包括集成電路的晶片。在另一個實施例中， 裝置335可對準村底360，使得一些通孔350與一些通孔370對準。 在各種實施例中，襯底360的有源表面可朝向裝置335,或者有源表 面可避開裝置335。
如圖3H所示，可形成導電通孔390。導電通孔390可包 括任何適當的導電材料。在一個實施例中，導電通孔390可包括銅。 導電通孔390可通過例如濺射、化學或物理汽相沉積、電鍍、無電鍍 等任何適當的技術形成。
如圖所示，裝置335可粘結到襯底，並且可形成導電通 孔。在其它實施例中，在形成導電通孔3卯之前裝置335可不粘結到 襯底。在一個實施例中，可在裝置335中形成導電通孔390(圖3F), 以形成具有微通道和導電通孔的裝置。以該方式形成的裝置可通過例 如擴散粘結或凸點焊接粘結等任何適當技術附連到管芯或多個管芯。
如圖3I所示，裝置335可對準並粘結到襯底410。襯底 410可包括通孔420。在一個實施例中，襯底410可包括晶片或管芯。 在一個實施例中，村底410可包括集成電if各。在一些實施例中，襯底 410可包括CPU、 DRAM、模擬器件或快閃記憶體器件。在另一個實施例中， 村底410可包括集成電路的晶片。在另一個實施例中，裝置335可對 準襯底400,使得一些通孔420與一些通孔370對準。在一個實施例 中，襯底410可通過擴散粘結進行粘結。在一個實施例中，襯底410 可通過凸點焊接粘結進行附連。在一個實施例中，可在村底410、裝 置330或者它們兩者上形成凸點，以便於粘結。在各種實施例中，村 底410的有源表面可朝向裝置335，或者有源表面可避開裝置335。
如果以上技術與具有分立集成電路組件和微通道冷卻解 決方案的晶片一起使用，則圖3H或圖3I的實施例可^支切割成小片， 以形成各個管芯和冷卻解決方案組件。
本說明書中提到"一個實施例"或"實施例"是指結合該實施例所述的具體特徵、結構、材料或特性包含在本發明的至少一個實 施例中。因此，在本說明書中各種位置出現的短語"在一個實施例中" 或"在實施例中"不一定指的是本發明的同一實施例。此外，具體特徵、 結構、材料或特性可通過任何適當方式結合在一個或多個實施例中。
要理解，以上描述是說明性而非限制性的。對於本領域 的技術人員，在閱讀了以上描述後，許多其它實施例是顯然的。因此， 應當參照所附權利要求書，連同這種權利要求書賦予權利的等效方案 的整個範圍 一起來確定本發明的範圍。
權利要求
1.一種用於從管芯除熱的裝置，包括襯底，包含用於冷卻劑的基本上封閉的微通道；以及導電通路，貫穿所述襯底。
2. 如權利要求l所述的裝置，其中所述微通道包括輸入和輸出。
3. 如權利要求l所述的裝置，其中所述襯底包括用於第二冷卻劑 的第二微通道。
4. 如權利要求l所述的裝置，其中所述微通道的寬度在大約5到 IO微米的範圍，而高度在大約50到IOO微米的範圍。
5. —種裝置，包括 集成電路管芯，包舍逸孔；以及襯底，附連到所述集成電路管芯，其中所述襯底包括第二通孔和 基本上封閉的微通道，以從所述集成電路管芯除熱。
6. 如權利要求5所述的裝置，其中所述集成電路管芯和所述襯底 通過矽-矽粘結劑進行粘結。
7. 如權利要求5所述的裝置，其中所述村底與所述集成電路管芯 的有源表面相對。
8. 如權利要求7所述的裝置，還包括第二村底，電連接到所述集成電路管芯的所述有源表面。
9. 如權利要求7所述的裝置，還包括 第二集成電路管芯，附連到所述襯底。
10. 如權利要求9所述的裝置，其中所述集成電路管芯包括中央 處理單元，而所述第二集成電路管芯包括第二中央處理單元。
11. 如權利要求9所述的裝置，其中所述集成電路管芯包括中央 處理單元，而所述第二集成電路管芯包括動態隨機存取存儲器。
12. 如權利要求11所述的裝置，還包括快閃記憶體組件，附連到所述 第二集成電路管芯，其中所述第二集成電路管芯包括第三通孔。
13. —種方法，包括在襯底中形成深開口和淺開口 ； 在第二襯底中形成開口；粘結所述村底和所述第二村底，其中所述深開口和所述開口基本 上對準；減薄所述村底；以及在所述深開口和所述開口中形成導電通孔。
14. 如權利要求13所述的方法，還包括 減薄所述第二襯底。
15. 如權利要求13所述的方法，其中所述笫二襯底中的所述開口 貫穿所述第二襯底。
16. 如權利要求13所述的方法，其中所述村底和所述第二襯底包 括矽，並且其中粘結所述襯底和所述第二襯底包括矽-矽擴散粘結。
17. 如權利要求13所述的方法，還包括切割所述村底和所述第二襯底，其中所述襯底和所述第二襯底包 括晶片。
18. 如權利要求13所述的方法，其中在所述襯底中形成所述深開 口和所述淺開口包括在所述襯底上形成第一圖案；蝕刻所述襯底由所述第一圖案暴露的部分，以形成所述深開口 ； 在所述襯底上形成第二圖案；以及蝕刻所述襯底由所述第二圖案暴露的部分，以形成所述淺開口 。
19. 如權利要求13所述的方法，還包括將所粘結的村底和第二襯底安裝到笫三村底，其中所述第三襯底 包括集成電路和第二導電通孔。
20. 如權利要求13所述的方法，其中在所述襯底中形成所述深開 口和所述淺開口包括形成第二淺開口，其中在所述第二村底中形成所 述開口包括在所述第二村底中形成第二開口 ，並且其中粘結所述襯底 和所述第二襯底對準所述第二淺開口和所述第二開口 ，以形成微通道 的輸入。
全文摘要
本發明的一些實施例包括與用於從3D直通矽體系結構除熱的集成微通道相關的裝置和方法。
文檔編號H01L25/065GK101283450SQ200680037441
公開日2008年10月8日 申請日期2006年10月6日 優先權日2005年10月13日
發明者D·盧, J·何, Q·周, W·施, Y·白 申請人:英特爾公司