驅動電路、集成半導體電路和用於驅動電路的器件的製作方法

2024-03-08 04:21:15

本說明書涉及驅動電路。

一個或多個實施例可以涉及用於例如在高電壓半橋開關電路中使用的驅動電路。

背景技術：

高電壓(HV)半橋開關電路可以用在各種應用中，諸如例如電機驅動、用於螢光燈的電子鎮流器和供應。這樣的半橋電路可以採用跨HV電軌DC電壓供應放置的成對的圖騰式連接的開關元件(例如功率MOSFET、IGBT、FET和GaN器件)。

鑑於各種可能的應用，尋求一種驅動電路的持續改進。

技術實現要素：

根據本公開的第一方面，提供一種驅動電路，包括：第一電晶體和第二電晶體，其中所述第一電晶體被設置在自舉端子與DC電壓供應端子之間的共源共柵布置中，並且所述第二電晶體被耦合在所述自舉端子與感測比較器之間，其中所述感測比較器被設置在所述第二電晶體與所述DC電壓供應端子之間；所述第一電晶體和所述第二電晶體具有與所述DC電壓供應端子耦合的公共控制端子以及耦合至所述自舉端子的公共耦合端子；以及其中所述第一電晶體和所述第二電晶體組合操作以在對供應電容器充電以驅動功率開關時在所述DC電壓供應端子與所述自舉端子之間提供高電壓低壓降的類二極體傳導路徑，其中所述供應電容器被設置在所述自舉端子與輸出端子之間，所述輸出端子在低電壓DC電壓與高電壓DC電壓之間交替地可切換。

根據本公開的第二方面，提供一種集成半導體電路，包括：耦合在自舉節點與輸出節點之間的供應電容器，所述輸出節點在低電壓與高電壓之間交替地可切換；驅動電路，耦合至供應電壓節點和所述自舉節點並且被配置成對所述供應電容器充電，所述驅動電路包括：具有耦合在所述自舉節點與所述供應電壓節點之間的信號節點的第一電晶體，所述第一電晶體具有耦合至所述供應電壓節點的控制節點；具有耦合在所述自舉節點與感測節點之間的信號節點的第二電晶體，所述第二電晶體具有耦合至所述供應電壓節點的控制節點；具有耦合至所述感測節點的第一輸入以及耦合至所述供應電壓節點的第二輸入的感測比較器；以及隔離阱口袋，其中所述驅動電路的所述第一電晶體和所述第二電晶體被集成在所述隔離阱口袋中。

根據本公開的第三方面，提供一種用於驅動電路的器件，包括：用於驅動功率開關的電容器，其中所述電容器被設置在自舉端子與在低電壓DC電壓與高電壓DC電壓之間交替地可切換的輸出端子之間，驅動電路，耦合至供應電壓端子和所述自舉端子並且被配置成對所述電容器充電，所述驅動電路包括：具有耦合在所述自舉端子與所述供應電壓端子之間的信號節點的第一電晶體，所述第一電晶體具有耦合至所述供應電壓端子的控制節點；具有耦合在所述自舉端子與感測節點之間的信號節點的第二電晶體，所述第二電晶體具有耦合至所述供應電壓端子的控制節點；具有耦合至所述感測節點的第一輸入以及耦合至所述供應電壓端子的第二輸入的感測比較器；以及半橋開關器件，耦合至所述驅動電路，所述半橋開關器件包括所述第一功率開關以及與所述第一功率開關串聯耦合的第二功率開關。

附圖說明

現在參考附圖僅作為示例來描述一個或多個實施例，在附圖中：

圖1是半橋開關電路的示意性表示；

圖2是根據本公開的一個或多個實施例的驅動電路的框圖；

圖3是根據本公開的一個或多個實施例的驅動電路的示例性電路圖；以及

圖4a、圖4b和圖5是集成半導體器件中的一個或多個實施例的可能集成的例示。

具體實施方式

在隨後的描述中，說明一個或多個具體細節，目的是提供對實施例的示例的深度理解。可以在沒有這些具體細節中的一個或多個的情況下或者在其他方法、組成、材料等的情況下來獲得這些實施例。在其他情況下，沒有詳細說明或描述已知的結構、材料或操作，以免模糊示例的某些方面。

本描述的框架中對「實施例」或「一個實施例」的提及意圖表示關於該示例描述的特定的配置、結構或特性被包括在至少一個實施例中。因此，可能在本描述的一個或多個地方出現的諸如「在示例中」或者「在一個實施例中」等短語不一定指代同一個實施例。另外，在一個或多個實施例中，可以按照任何適當的順序對特定的構造、結構或特性進行組合。

本文中所使用的附圖標記僅出於方便的目的而提供，因此沒有定義保護範圍或者實施例的範圍。

高電壓半橋開關電路可以用在各種應用中，諸如電機驅動、用於螢光燈的電子鎮流器和功率供應。

諸如例如US5883547(EP 0743752B1與其對應)、US6031412 A、US6060948A、US6075391A和WO94/27370A1等文檔通常是現有技術的例示。

半橋電路可以採用跨高電壓(HV)電軌DC電壓功率供應放置的成對的圖騰式連接的開關元件(例如功率MOSFET、IGBT、FET和GaN器件)。

例如，傳統的半橋開關電路可以包括：

第一功率電晶體和第二功率電晶體，在圖騰式配置中在負載節點處彼此耦合，例如其中第一電晶體的源極和第二電晶體的漏極在負載節點處互連；

HV電軌DC電壓源，電連接至第一電晶體的漏極和第二電晶體的源極；

柵極驅動緩衝器，電耦合至電晶體的柵極，以便供應控制信號從而導通和關斷電晶體；以及

DC電壓供應，以便向功率器件提供電功率。

在操作條件下，成對中的電晶體被「正相反地」控制(即交替地接通和斷開)，使得它們在不在同一時間導通。以此方式，負載節點處的電壓(也就是連接至負載的輸出節點)不固定，而是可以變為HV電軌DC電壓源的電壓電平或零伏特，這取決於兩個電晶體中的哪個在給定時刻導通。

可以使用自舉技術來推導關於HV電軌DC電壓源浮動的DC電壓供應。

圖1的框圖是這樣的方法的例示。

在圖1的框圖中，半橋布置HB可以包括在圖騰式配置中耦合的第一功率開關PW1和第二功率開關PW2(例如功率電晶體，諸如功率MOSFET)，其中第一電晶體PW1的源極和第二電晶體PW2的漏極在負載節點OUT處互連並且HV電軌DC電壓源電連接至第一電晶體的漏極和第二電晶體的源極。被相應高側和低側控制信號HIN和LIN驅動的柵極驅動緩衝器HS-DRV(高側)和LS_DRV(低側)耦合(例如在HVG和LVG處)至電晶體PW1、PW2的柵極(控制電極)，以便供應控制信號從而將電晶體導通和關斷。

在一個或多個實施例中，高電壓二極體DB可以連接在DC電壓供應VCC與BOOT電壓引腳之間。二極體DB和電容器CB因此可以用於根據LS_DRV電壓供應(VCC)推導關於HV電軌DC電壓源浮動的HS_DRV電壓供應(VBO)。

當第二電晶體PW2導通時，負載節點OUT有效地連接至低壓(例如零伏特——接地GND)並且高電壓節點DB使得電流能夠從DC電源(VCC)流向電容器CB，從而將電容器充電至大致DC電源的電壓電平。當第二電晶體PW2關斷並且第一電晶體PW1導通時，負載節點OUT處的電壓呈現大致HV電軌DC電壓供應的電壓電平，這引起二極體DB被反向偏置，而沒有電流從DC電源流向電容器CB。當二極體DB保持反向偏置時，電容器中存儲的電荷向緩衝器供應HS-DRV。然而，電容器CB出於僅在有限的時間內供應這樣的電壓的位置，使得第一電晶體PW1關斷並且第二電晶體PW2導通以便在電容器CB上重新存儲電荷。

在包括用於驅動離散功率器件的輸出級的集成電路中或者在集成在包含驅動電路裝置和控制電路裝置二者的同一晶片中的集成電路中，可以採用自舉功能，以便促進提供功率器件的驅動級的適當的供應。

這些類型的系統可以使用高電壓LDMOS電晶體，而非PN結，用於實現自舉二極體以便促進OUT端子的快速切換行為。

在某些實現中，集成的LDMOS電晶體可以提供自舉二極體行為。例如，LDMOS柵極和源極端子對於外部電壓供應而言可以是公共的(即彼此短路)並且連接到該外部電壓供應。這樣的拓撲結構促進從LDMOS的源極端子到漏極端子獲取單向電流路徑，其中VGS保持在零V並且其中提供複雜的本體端子極化電路裝置以避免在漏極端子的快速擺動期間觸發集成在LDMOS結構中的本徵的雙極型電晶體。

這一方法的缺點可以在於VCC引腳與BOOT引腳之間的等同二極體的前向電壓降。其可以高於1V，因為等同二極體的前向電壓降可以等於LDMOS的門限電壓，LDMOS的門限電壓取決於工藝參數以及LDMOS源極和本體端子之間的正電壓降。US6075391A(已經引用)中提出的結構可以被適配以便控制高電壓LDMOS，從而避免本徵的雙極型電晶體的觸發以及減小等同二極體的正向電壓降。

在這種情況下，可以藉助於充電泵從VCC源電壓獲取集成LDMOS的柵極的驅動電壓，以便在低側功率器件導通並且因此OUT引腳(輸出端子)為大約零伏特時導通LDMOS。在各種條件下，設置在源極端子與外部低側電壓供應之間的齊納二極體可以保護LDMOS本體源極結並且抑制從集成的LDMOS電晶體漏極到供應節點VCC的電流路徑。這一反向電流可能破壞器件或者在任何情況下對自舉電容器放電。最終，可以使用用於本體端子的適當的極化電路以避免觸發集成在LDMOS結構中的本徵的雙極型電晶體。

這一方法的缺點可以在於LDMOS關斷電路的複雜性以及由於相當笨重的電荷泵電容器的存在而導致的LDMOS柵極端子控制電路的高的面積消耗。例如，這樣的架構可以僅在低側控制信號為高時在VCC與自舉引腳之間呈現大約700mV(理想二極體)的等同二極體前向電壓降並且由於電荷泵柵極控制電路限制而持續有限的時間。

觀察到，在例如5V或更低的驅動級的最小電壓供應方面SiC和GaN功率器件技術和嚴格的約束的連續改進可以極大地減小連接在VCC與(BOOT)引腳之間的等同的集成二極體的正向電壓降。

如圖2中例示的一個或多個實施例可以通過節省面積佔用來解決VCC與VBO(穩定狀態條件下二極體DB上的電壓)之間的適當的電壓差的問題，以便克服對高電壓柵極驅動IC研究的限制。

圖2中使用相同的附圖標記以便表示已經結合圖1介紹的部分或元素。在此為了簡潔而不重複對應的描述；這可以適用於以下事實：兩個開關(例如電晶體)PW1、PW2可以被「正好相反地」控制(也就是交替地接通和斷開)使得它們不同時導通以導電。

在圖2中例示的一個或多個實施例中，可以用經由兩個高電壓、例如下面詳述的耗盡LDMOS電晶體LD1、LD2提供的類二極體傳導路徑來取代IC的VCC與BOOT引腳之間的圖1的自舉二極體DB。在一個或多個實施例中，這些電晶體可以集成在隔離的阱口袋中，隔離的阱口袋可以維持高電壓供應與例如集成電路的接地電勢之間的高電壓應力。

圖2因此是用於在對供應電容器CB充電以驅動(例如在HS_DRV)功率開關(諸如PW1)時在DC電壓供應端子VCC與自舉端子BOOT之間提供高電壓、低(前向電壓)降的類二極體傳導路徑的電路的一個或多個實施例的例示，其中電容器CB設置在自舉端子BOOT與輸出端子OUT之間，其中輸出端子OUT在低壓(諸如GND)與高電壓DC電壓(諸如HV電軌)之間交替地可切換(例如經由PW1和PW2)。

在圖2中例示的一個或多個實施例中，等同的自舉二極體電路可以包括高電壓(例如LDMOS耗盡電晶體LD1，其可以用作高電壓共源共柵器件)以及第二高電壓(例如LDMOS耗盡電晶體LD2，其可以用作高電壓BOOT端子與低壓感測比較器CMP之間的去耦合電晶體)。

在一個或多個實施例中，電晶體LD1和LD2可以具有公共柵極G(控制端子)、本體B和漏極D(也就是與自舉端子BOOT的公共耦合端子)。

在一個或多個實施例中，兩個電晶體LD1和LD2可以具有不同的源極(也就是電流發射極)端子。

在一個或多個實施例中，LD1和LD2的漏極可以與高側供應節點BOOT耦合，而柵極可以與低側供應節點VCC耦合。

在一個或多個實施例中，可以設置與電晶體的本體耦合的本體極化電路，例如以在各種應用條件下避免LDMOS本徵的雙極型電晶體的不期望的接通。

在一個或多個實施例中，LD1的源極可以藉助於設置在DC電壓供應VCC與LD1的源極端子之間的低壓開關SW來與低側供應節點VCC耦合。

在一個或多個實施例中，LD2的源極可以與低電壓比較器CMP的非反相輸入耦合，低電壓比較器CMP的反相輸入與VCC耦合。

在一個或多個實施例中，控制邏輯CL可以(僅)在低側功率器件(圖1中的PW2)導通時並且在BOOT電壓低於低電壓比較器CMP通過高電壓耗盡LDMOS電晶體LD2感測的VCC電壓供應時導通低壓開關SW，高電壓耗盡LDMOS電晶體LD2具有從高電壓去耦合的功能。

在一個或多個實施例中，控制邏輯CL的輸入可以包括低側控制信號LIN(也參見圖1)和啟用信號EN，其中目的是在安全條件下放置二極體。

在一個或多個實施例中，第一電晶體LD1和第二電晶體LD2的本體B可以與本體極化電路Vb耦合，以對抗其中的本徵的雙極型電晶體的接通。

在一個或多個實施例中，鉗位元件CP可以設置在LD1的本體(與LD2公共)與接地GND之間。

圖3的圖示出了用於提供LD2源電壓端子和VCC電壓供應比較器CMP的可能的實現的各種低壓電晶體M1-M6，其中使用相同的附圖標記以便表示已經結合圖1和圖2介紹的部分和元素。

在可能的實現中，圖2的比較器CMP可以藉助於公共柵極差分對(M1和M2)來實現，其中電流生成器(M4、M5和M6-電流IB)和啟用開關M3由低側控制信號LIN來驅動以便減小BOOT引腳與GND引腳之間的電流消耗。

在一個或多個實施例中，當低側控制信號LIN(也參見圖1)為高(信號EN與LIN進行AND)時，比較器CMP被啟用(例如信號EN和信號LIN進行AND組合)，並且M2和M3的漏極之間的VSNS信號將僅在BOOT電壓端子以及LD2源電壓端子低於VCC電壓供應時變低。

在一個或多個實施例中，在LIN為低並且VSNS為低的情況下，開關SW可以激活VCC引腳與BOOT引腳之間的雙向電流路徑，從而產生VCC＝VBOOT。在這些操作條件下，VCC與BOOT之間的等同結構基本上是電阻器。

否則，可以打開開關SW，其中自動抑制BOOT與VCC之間的電流路徑，這可以促進避免對IC的損壞並且保留自舉電容器CB中存儲的電荷。

在開關SW打開的情況下，仍然可以藉助於開關SW的本徵二極體來提供VCC引腳與BOOT引腳之間的單向電流路徑，即使低側功率器件(圖1中的PW2)關斷。在這種情況下，VCC引腳與BOOT引腳之間的等同二極體的前向電壓降為大約700mV。

在一個或多個實施例中，在各種操作條件下，本文中例示的電路架構可以在VCC引腳與BOOT引腳之間具有低的(前向)電壓降二極體行為。

在一個或多個實施例中，在同一隔離阱口袋中集成高電壓耗盡LDMOS以感測BOOT引腳的可能性可以使得能夠在自舉電容CB的充電階段的結束將VCC與VBO之間的電壓降降為零。

在一個或多個實施例中，高電壓耗盡MOS可以集成在HV浮動口袋的相同的隔離環中，如圖4和圖5中示意性地圖示的那樣。

圖4a和圖4b示出了兩個部分，其被表示為高電壓(HV)浮動阱和集成的高電壓耗盡MOS的可能實現的a)和b)示例。

圖5是沿著圖4a和圖4b的橫截面視圖。

在圖4a和圖4b示出的兩個部分中，以下附圖標記適用：

10：浮動口袋

12：高電壓隔離

14：電平移位器

16：耗盡MOS

18：感測耗盡MOS

在圖5中，以下附圖標記適用：

20：P襯底

22：N外延

24：高電壓N阱

26：P+隔離

28：P阱

30：浮動阱

32：襯底

34：N耗盡

S：源極

D：漏極

G：柵極

B：本體

在一個或多個實施例中，N耗盡注入34可以在漏極D(N+/HVWELL)與源極S(N+)之間建立用於電子的傳導路徑。這一傳導路徑可以通過柵極G的、低於源極S的正確極化來被抑制。

可以集成對自舉電容器CB充電的耗盡MOS 16以及用作BOOT電壓和低壓感測電路裝置之間的去耦合電晶體的感測耗盡MOS 18二者。這兩個耗盡MOS的漏極可以共享並且物理連接至浮動口袋10。兩個耗盡MOS 16、18的門限電壓可以通過構造來對準。

一個或多個實施例因此可以在二極體(例如圖1中的DB)的放置時使用，以便在對供應電容器充電以驅動功率開關時在DC電壓供應端子與自舉端子之間提供高電壓低壓降的類二極體傳導路徑，其中電容器設置在自舉端子與輸出端子之間，輸出端子在低壓(例如GND)與高電壓DC電壓(例如HV電軌)之間交替地可切換。

在一個或多個實施例中，電路可以包括第一電晶體和第二電晶體(例如LD1、LD2)，其中第一電晶體設置在自舉端子與DC電壓供應端子之間的共源共柵布置中，並且第二電晶體耦合在BOOT端子與(低壓)感測比較器(例如CMP)之間，其中上述感測比較器設置在第二電晶體(LD2)與上述DC電壓供應端子(VCC)之間。

在一個或多個實施例中，第一電晶體和第二電晶體可以具有與DC電壓供應端子耦合的公共控制端子(例如柵極G)以及耦合至自舉端子的公共耦合端子(例如漏極D)。

在一個或多個實施例中，第一電晶體和第二電晶體可以具有公共本體。

在一個或多個實施例中，第一電晶體可以具有經由開關與低壓DC電壓供應端子耦合的源極(也就是電流發射極)端子，當耦合至自舉端子的第一電晶體的端子(例如漏極)與DC電壓供應端子相比較低時，開關可激活。

在一個或多個實施例中，可以設置比較器，用於藉助於第二電晶體將自舉端子處的電壓與DC低壓供應端子處的電壓相比較並且根據比較激活開關。

在一個或多個實施例中，第一電晶體和第二電晶體可以包括耗盡電晶體。

在一個或多個實施例中，第一電晶體和第二電晶體可以包括MOS電晶體、可選地包括LDMOS電晶體。

在一個或多個實施例中，第一電晶體和第二電晶體可以包括LDMOS耗盡電晶體。

在一個或多個實施例中，第一電晶體和第二電晶體的本體(例如B)可以與本體極化電路耦合，以抵消本體極化電路中的本徵雙極型電晶體的接通。

在一個或多個實施例中，第一電晶體和第二電晶體可以集成在集成半導體電路的隔離阱口袋中。

在一個或多個實施例中，諸如例如半橋開關器件等器件可以包括：

用於驅動功率開關(例如PW1)的電容器，其中電容器設置在自舉端子與輸出端子之間，輸出端子在低壓(例如GND)與高電壓DC電壓(例如HV電軌)之間交替地可切換。

根據一個或多個實施例的用於在對供應電容器充電時在DC電壓供應端子與自舉端子之間提供高電壓低壓降的類二極體傳導路徑的驅動電路。

一個或多個實施例可以包括另外的功率開關(例如PW2)以在低壓(例如GND)與高電壓DC電壓(例如HV電軌)之間切換輸出端子，其中功率開關和另外的功率開關被配置成交替地接通和斷開(也就是避免了它們可能同時導通)。

在沒有偏離潛在原理的情況下，細節和實施例關於已經被描述僅作為示例的內容可以發生變化、甚至是很明顯的變化，而沒有偏離保護範圍。

保護範圍由所附權利要求來定義。

以上描述的各種實施例可以組合以提供另外的實施例。

可以鑑於以上詳述的描述對實施例做出這些和其他變化。總之，在以下權利要求中，所使用的術語不應當被理解為將權利要求限於說明書和權利要求中公開的具體實施例，而是應當被理解為包括所有可能的實施例連同這樣的權利要求有權享有的等同方案的整個範圍。因此，權利要求不受本公開內容的限制。