製造具有凹腔的基板的方法
2023-05-06 02:52:36
專利名稱：製造具有凹腔的基板的方法
技術領域：
本發明涉及一種堆疊型半導體封裝組件，更具體地說，涉及一種用於製造其上形成有凹腔的基板的方法。
背景技術：
隨著電子工業的發展，對於更好地運行和更小型化的電子部件的需求日益增加。為了適應這些需求，半導體封裝技術已從在一個基板上封裝一個集成電路發展為在一個基板上封裝幾個集成電路。而且，為了達到實現高性能、高密度封裝的需要，以及為了滿足這些封裝的要求，已引入了「層疊封裝(POP)」技術。然而，使得封裝的厚度最小化已成為成功地實施POP技術所需徵服的挑戰。
圖1是根據現有技術的層疊封裝件的剖視圖。圖1示出了下部封裝110、上部封裝120、上部焊球130以及下部焊球140。
傳統球柵陣列(BGA)半導體封裝件具有基板主體，其中安裝有多個圖案化的導線。在基板主體的頂部上是多個晶片焊盤，半導體晶片絲焊於其上。另外，基板主體頂部的一些部分由環氧化合物模製而成並形成模製部分，以使得半導體晶片和金屬線被包封。多個焊球粘附於基板的底部以使得安裝於基板中的導線的另一端可被連接。傳統球柵陣列半導體封裝件的這種結構太厚以致於無法在有限部分內堆疊成為高集成存儲組件。
傳統層疊封裝件的下部封裝件110具有雙級結構，並且集成電路安裝在該基板的表面上。下部封裝件110的基板通過與製造普通印刷電路板相同的方法製造。半導體封裝組件中增加的密度使得安裝多個集成電路成為必要的。通過傳統方法，難以在保持層疊封裝件總厚度的同時增加下部封裝件110中的安裝。減小半導體晶片厚度的晶片減薄方法可用作減小厚度的一種方法，但是這增加了伴隨延時操作(prolonged operation)的功能誤差(function error)的問題。因此，嘗試通過減小基板的厚度而實現層疊封裝的安裝能力的提高。
另外，電路布線形成在下部封裝件110和上部封裝120的絕緣層上，使得封裝中使用的基板變厚。
發明內容
本發明提供了用於製造具有凹腔的基板的方法，該方法可減小其中安裝有集成電路(IC)的封裝件的厚度。
另外，本發明提供了用於製造具有凹腔的基板的方法，該方法允許多個半導體晶片成層地安裝在層疊封裝件的下部封裝件中。
而且，本發明提供了用於製造具有凹腔的基板的方法，該方法可減小用於具有三層或更多層的層疊封裝件的基板的厚度。
另外，本發明提供了用於製造具有凹腔的基板的方法，該方法可在絕緣層的厚度保持不變的同時通過將絕緣層形成在外部電路的側部上而減小基板的總厚度。
本發明一個方面的特徵是用於製造具有凹腔的基板的方法。該方法可包括(a)在上部晶種層上形成上層電路；(b)將幹膜層壓在上部晶種層的其中將形成空腔的部分上；(c)通過在上部晶種層的頂部上以及上層電路的頂部和側部上形成絕緣層而製造上部外層；(d)將上部外層堆疊在形成有內部電路的芯層的一側上；(e)移除上部晶種層；以及(f)通過移除幹膜而形成凹腔。
該方法還可包括(g)在下部晶種層上形成下層電路；(h)通過將絕緣層層壓在下部晶種層的頂部上以及下層電路的頂部和側部上而形成下部外層；(i)將下部外層層壓在其上形成有內部電路的芯層的另一側上；以及(j)去除下部晶種層。
步驟(c)還可包括在其中將形成凹腔的部分中形成凹陷部，並且通過將幹膜容納於絕緣層的凹陷部中，而將絕緣層層壓在上部晶種層上。
該方法還可包括形成與凹腔中的半導體晶片電連接的焊盤。
本發明另一個方面的特徵在於具有凹腔的基板。該基板包括芯層，其具有形成在絕緣材料兩側上的內部電路；上部外層，其形成在芯層的一側上並且其中形成有上層電路；以及下部外層，其形成在芯層的另一側上並且其中形成有下層電路，其中，上部外層還包括延伸到上層電路側部的絕緣層，在該絕緣層中形成有凹陷部以容納半導體晶片。
具有凹腔的基板還可包括焊盤，其形成在芯層的上表面上並被容納於絕緣層的凹陷部中以便於與半導體晶片電連接。
將在以下描述中部分地闡述本總發明概念的其它方面和優點，並且所述方面和優點從以下描述中將部分地變得顯而易見，或者可通過本總發明概念的實踐而獲得。
根據以下描述、所附權利要求、以及附圖可更好地理解本發明的這些和其它特徵、方面和優點，在附圖中圖1是根據現有技術的層疊封裝件的剖面圖。
圖2是構成根據本發明實施例的層疊封裝件的半導體封裝件的示意性剖面圖。
圖3是根據本發明實施例的層疊封裝件的截面圖。
圖4是示出了用於製造根據本發明實施例的層疊封裝件的方法的流程圖。
圖5至7是示出了根據本發明實施例的層疊封裝件的製造過程的截面圖。
具體實施例方式
在下文中，將參照附圖更詳細地描述本發明的實施例。在參照附圖的描述中，不管圖序號為多少，那些相同或相應的部件用相同的參考標號表示，並且省略了重複的解釋。
另外，在描述本發明的實施例之前，將首先描述製造普通基板的方法。儘管下面描述了用於製造多層基板的方法，但是本發明決不局限於以下所述用於製造多層基板的方法。
首先，內部電路圖案被形成在芯層的外側上。切割滿足產品規格的內層基材，並且使用幹膜和加工膜(working film)形成預定的內部電路圖案。這裡，內層可被擦洗(scrub)，內層幹膜可被層壓，並且內層可被曝光和顯影。
之後，在將其上形成有電路圖案的內層結合於外層之前，進行棕色(黑色)氧化處理以加固附著力。也就是說，銅箔的表面被化學氧化以增強表面粗糙度，從而使得層壓產生更好的附著力。接著，通過層壓內層基板和預浸料，進行預層壓和層壓處理。
之後，對層壓的內層基板和預浸料進行真空壓制。還可對層壓的內層基板和預浸料進行熱壓或冷壓，取代真空壓制。
從面板的角落中裁出樹脂和銅箔，並在鑽孔處理的準備中進行X射線目標鑽孔處理，在該處理中，在內部電路上的目標標記處形成孔。
之後，進行鑽孔處理以實現基板的層之間的導電。這裡，計算機數控(CNC)方法可用於鑽孔處理。
接著，外層被覆以幹膜和加工膜以形成電路圖案，並將其暴露於預定強度的光線下預定持續時間，且在蝕刻處理中顯影未受照射的部分。在檢查了外層並測量了刻度之後，設計並製造出阻焊劑曝光膜(exposure film)。之後，進行諸如刷毛磨光(brush polishing)的預處理，在該預處理中，銅箔的表面被製造成粗糙的以使阻焊劑油墨更好地附著於基板。之後塗覆阻焊劑；使用在前述處理中適當設計的阻焊劑曝光膜曝光阻焊劑；在顯影處理中去除阻焊劑；以及進行包括電/最終測試的各種後處理。
圖2是構成根據本發明實施例的層疊封裝件的半導體封裝件的示意性剖面圖。參照圖2，根據本發明的半導體封裝件包括芯層210、導線220、金屬焊盤230、集成電路240、金屬線250、模製部分260、以及焊球270。
根據本發明，至少一個集成電路240被安裝並位於形成在基板上的凹腔中，以減小半導體封裝件的厚度。也就是說，使用絕緣層使凹腔形成在層疊封裝件的芯層210的上部中，並且集成電路240被插在所形成的凹腔中。接著，使用金屬線250使得集成電路240電連接至導線220和金屬焊盤230。使用防護材料(諸如環氧樹脂)，將模製部分形成在集成電路240周圍和頂部上。
圖3是根據本發明實施例的其中未安裝有晶片的層疊封裝件的截面圖。參照圖3，根據本發明的基板包括芯層310、內部電路320、絕緣層330、空隙過孔(IVH)335、外部電路340、成像(photo)阻焊劑350、以及焊盤360。芯層310可為具有內部電路320的銅箔層壓底基板，並且絕緣層330可由諸如預浸料或樹脂塗覆銅箔(RCC)等材料製成。絕緣層330形成在芯層的兩側上，並且還形成在相鄰內部電路圖案之間以及相鄰外部電路圖案之間，通過這使得絕緣層330的頂表面與外部電路340的頂表面齊平。
由於內部電路320和外部電路340埋在絕緣層330中，因此儘管絕緣層330的厚度未改變，但是根據本發明的基板可更薄。
內部電路320和外部電路340可通過IVH335和BVH彼此電連接。這裡，內部電路320和外部電路340也可通過鍍通孔(PTH，未示出)彼此電連接。焊盤370被容納在凹腔中並連接基板和稍後將安裝於其上的半導體晶片。半導體晶片和基板可通過倒裝晶片結合焊或引線接合而彼此連接。
圖4是示出了用於製造根據本發明實施例的層疊封裝件的方法的流程圖。根據該方法，為了形成凹腔，製造上部外層和下部外層，之後將它們堆疊在芯層上。
在步驟S410中，將上層電路形成在上部晶種層上。這裡，上層電路是指形成在芯層上方的外部電路，而下層電路是指形成在芯層下方的外部電路。任何材料都可用於上部晶種層，只要所述材料是節省成本的、廣泛使用的、以及在隨後的蝕刻處理中在不會蝕刻掉Cu圖案的情況下可被選擇性地蝕刻就可以。所述材料的實例包括鋁(Al)、鎳(Ni)等。為了形成上層電路，將幹膜層壓在上部晶種層上，並通過曝光和顯現顯影處理形成圖案。這裡，可通過半加成法(SAP)或改進的半加成法(MSAP)而應用圖案噴鍍。
在通過化學鍍形成銅(Cu)晶種層之後，半加成法(SAP)使用不具有晶種層的材料形成電路圖案。也就是說，電鍍抗蝕劑(plating resist)用在銅箔(該銅箔位於覆銅薄層壓板的外層上)的表面上，並且使其中將形成電路的部分中的電鍍抗蝕劑通過曝光和顯影處理而被剝離。因此，外部銅箔的表面變為被暴露出，並且僅使得將不形成電路的部分中的電鍍抗蝕劑保留在銅箔的外層上。通過在表面上鍍銅，電鍍抗蝕劑被剝離以在暴露的外部銅箔的表面上形成鍍銅電路層，從而形成電路圖案。一旦完成鍍層，剩餘的電鍍抗蝕劑被剝離，並且使用閃速蝕刻(flush etching)溶解所形成的電路中的布線之間的銅箔，從而完成印刷電路板。當通過閃速蝕刻去除銅箔層時，鍍銅電路層的上部邊緣也變為有蝕痕的，這破壞了最後的印刷電路板的形狀以及電路的橫截面的縱橫比。為了避免這種情況，也可進行以下處理在半加成法中，鍍銅電路層和外層銅箔層必須具有1.0或更高的Rv值(其為Vsc/Vsp)，Vsp是構成鍍銅電路層的析出的銅的溶解速度，而Vsc是構成外層銅箔層的銅的溶解速度。改進的半加成法使用從一開始其上就層壓有銅的材料(即，具有晶種層的材料)形成電路圖案。該方法的其餘部分與上述半加成法相同。鎳或鋁可用於本發明的晶種層。因此，由於用於晶種層的材料與用於電路的材料彼此不同，因此可選擇性地蝕刻晶種層。
在步驟S420中，用於圖案鍍層的幹膜被去除，另一個幹膜被再次層壓在其中將形成有凹腔的部分上。或者，可將除其中將形成有凹腔的部分以外的、用於圖案鍍層的幹膜去除。
在步驟S430中，通過將絕緣層層壓成與層壓在其中將形成有凹腔的部分上的幹膜一樣高，而形成上部外層。這裡，絕緣層可由諸如預浸料、樹脂塗覆銅箔(RCC)、或粘結片(bonding sheet)等絕緣材料形成。
在步驟S440中，上部外層沿允許幹膜面向芯層的方向而堆疊在其上形成有內部電路的芯層上。在步驟S450中，上部晶種層被選擇性地蝕刻，之後在步驟S460中去除幹膜，從而形成凹腔。
圖5至7是示出了根據本發明實施例的具有凹腔的層疊封裝件的製造過程的截面圖。
圖5示出了稍後堆疊在芯層上的上部外層的製造過程。
參考步驟(a)，在將幹膜530層壓在上部晶種層510上之後，形成與上層電路520相對應的電路圖案。這裡，可通過半加成法(SAP)或改進的半加成法(MSAP)來應用圖案鍍層。這裡，凹腔形成在虛線k與k′之間的部分中，並且該部分在面積和寬度上不同於其中未形成有凹腔的其它部分。
參考步驟(b)，將形成在上部晶種層510上的幹膜530去除，之後將另一個幹膜530再次層壓在虛線k與k′之間的部分上。該部分稍後被去除以形成凹腔。各種不同溶液(例如，NaOH)可用於去除幹膜530。這裡，為了在其中將形成有凹腔的部分上形成幹膜530，可將幹膜530整體去除，之後可將另一個幹膜530再次層壓在其中將形成有凹腔的部分上。或者，在除了其中將形成有凹腔的部分以外的部分上去除圖案鍍層處理所使用的幹膜530。
參考步驟(c)，以與層壓在其中將形成有凹腔的部分上的幹膜530一樣高的方式，將絕緣層540層壓在芯層上。
絕緣層540被層壓在上層電路520的頂部和側部以及上部晶種層510的頂部上。
因此，即使絕緣層540的厚度未改變，基板的總厚度也可減小。
絕緣層540可由各種絕緣材料構成，並被預處理以提高鍍層圖案與絕緣層之間的附著強度。
圖6示出了稍後堆疊在芯層上的下部外層的製造過程。
參考步驟(a)，將幹膜630層壓在下部晶種層610上，並接著形成與下層電路620相對應的電路圖案。可通過半加成法(SAP)或改進的半加成法(MSAP)應用圖案鍍層。
參考步驟(b)，將形成在下部晶種層610上的幹膜630去除。各種不同溶液(例如，NaOH)可用於去除幹膜630。
參考步驟(c)，通過形成絕緣層640(該絕緣層將被層壓在芯層上)而形成下部外層。絕緣層640被層壓在下層電路620的頂部和側部上以及下部晶種層610的頂部上。因此，如上所述，即使絕緣層640的厚度未改變，基板的總厚度也可減小。
圖7示出了將上部外層和下部外層堆疊在芯層上的過程。
參考步驟(a)，將上部外層和下部外層堆疊在形成有內部電路720的芯層710上。這裡，上部外層被堆疊成使得上部外層的幹膜530和絕緣層540面向芯層710，並且下部外層被堆疊成使得下部外層的絕緣層640面向芯層710。
參考步驟(b)，在堆疊上部外層和下部外層之後去除上部晶種層510和下部晶種層610。這裡，可使用不蝕刻銅的蝕刻液蝕刻掉鋁(Al)或鎳(Ni)，其中銅為用於外部電路(上層電路520和下層電路620)的材料。芯層710中形成的空隙過孔(IVH)可被填以絕緣材料(例如，樹脂)，該絕緣材料構成層壓在上部外層和下部外層上的絕緣層。
參考步驟(c)，在去除上部晶種層510和下部晶種層610之後，形成過孔，之後進行閃鍍處理(該處理為化學鍍)，以便於將外部電路(上層電路520和下層電路620)與內部電路720電連接。
參考步驟(d)，在閃鍍處理之後，層壓幹膜740以使得過孔不被封閉。
參考步驟(e)，過孔的線被電解噴鍍並且幹膜740被去除。之後，通過蝕刻液蝕刻閃鍍層並且去除用於形成凹腔的幹膜740。NaOH溶液可用作蝕刻液。
參考步驟(f)，通過表面處理工藝塗覆成像阻焊劑(PSR)760，並且通過鍍金而形成焊盤750。根據用於接合半導體晶片的方法，焊盤750可為引線結合焊盤或倒裝晶片焊盤。
雖然已結合所公開的實施例描述了本發明，但是應該理解的是，在不脫離下面權利要求中所述的本發明範圍和精神或其等同物的前提下，本領域中普通技術人員可改變或更改這些實施例。
權利要求
1.一種用於製造具有凹腔的基板的方法，所述方法包括(a)在上部晶種層上形成上層電路；(b)將幹膜層壓在所述上部晶種層的其中將形成有凹腔的部分上；(c)通過在所述上部晶種層的頂部上以及所述上層電路的頂部和側部上形成絕緣層而製造上部外層；(d)將所述上部外層堆疊在形成有內部電路的芯層的一側上；(e)去除所述上部晶種層；以及(f)通過去除所述幹膜而形成所述凹腔。
2.根據權利要求1所述的方法，進一步包括(g)在下部晶種層上形成下層電路；(h)通過將絕緣層層壓在所述下部晶種層的頂部以及所述下層電路的頂部和側部上而形成下部外層；(i)將所述下部外層層壓在其上形成有所述內部電路的芯層的另一側上；以及(j)去除所述下部晶種層。
3.根據權利要求1所述的方法，其中步驟(c)進一步包括在其中將形成有所述凹腔的部分中形成凹陷部；並且通過將所述幹膜容納於所述絕緣層的所述凹陷部中而將所述絕緣層層壓在所述上部晶種層上。
4.根據權利要求1所述的方法，進一步包括形成與所述凹腔中的半導體晶片電連接的焊盤。
5.一種具有凹腔的基板，包括芯層，其具有形成在絕緣材料兩側上的內部電路；上部外層，其形成在所述芯層的一側上並且其中形成有上層電路；以及下部外層，其形成在所述芯層的另一側上並且其中形成有下層電路；其中，所述上部外層進一步包括延伸到所述上層電路的側部的絕緣層，並且在所述絕緣層中形成有凹陷部以容納半導體晶片。
6.根據權利要求5所述的具有凹腔的基板，進一步包括焊盤，所述焊盤形成在所述芯層的上表面上並被容納於所述絕緣層的所述凹陷部中，以便於與所述半導體晶片電連接。
全文摘要
本發明一個方面的特徵是用於製造具有凹腔的基板的方法。該方法可包括(a)在上部晶種層上形成上層電路；(b)將幹膜層壓在上部晶種層的其中將形成有凹腔的部分上；(c)通過在上部晶種層的頂部上以及上層電路的頂部和側部上形成絕緣層而製造上部外層；(d)將上部外層堆疊在形成有內部電路的芯層的一側上；(e)去除上部晶種層；以及(f)通過去除幹膜而形成凹腔。根據本發明用於製造具有凹腔的基板的方法，可在絕緣層的厚度保持不變的同時，通過在外部電路的側部上形成絕緣層而減小基板的總厚度。
文檔編號H05K3/46GK101026099SQ200710079350
公開日2007年8月29日 申請日期2007年2月15日 優先權日2006年2月16日
發明者鄭會枸, 姜明杉, 金智恩, 樸正現 申請人:三星電機株式會社