視頻編碼單元及其實現方法
2023-05-05 16:46:36
專利名稱：視頻編碼單元及其實現方法
技術領域：
本發明涉及一種編碼單元，特別是涉及一種視頻編碼單元及其實現方法。
背景技術：
視頻記錄系統是航電系統中專門用於記錄飛機座艙顯示器視頻畫面的裝置，它將飛行過程中的所有飛行控制畫面完整地記錄到非易失的存儲介質中，供飛行結束後的地面分析使用，視頻記錄系統主要由視頻編碼單元、主控單元、存儲單元構成，信號流圖如圖I所示，視頻編碼單元接收多路高清視頻並對其進行編碼壓縮，通過PCIE總線將壓縮好的碼流數據送給主控單元，主控單元負責對碼流數據進行打包、文件管理，最後送入到存儲單元中保存。視頻編碼單元是視頻記錄系統中最關鍵的部分，因為視頻編碼性能的好壞直接決定了圖像質量的優劣，也間接影響到視頻記錄系統內部總線數據吞吐率的需求和後端存儲介質的容量需求，目前，視頻編碼標準大多採用IS0/IEC與ITU-T組成的聯合視頻組(JVT)制定的H. 264/AVC標準，而實現該標準可以通過多種途徑，如採用在CPU或DSP上運行視頻壓縮算法的方式實現，即常說的軟編碼，或採用FPGA(Field — Programmable Gate Array,現場可編程門陣列)晶片通過現場編程的手段實現對視頻的編碼處理，但上述方式或多或少都存在一些不可避免的缺陷，軟編碼方式技術難度大、開發門檻高、開發周期長且前端視頻接口晶片選擇面小，而採用FPGA晶片的方式雖然能夠較靈活地實現對多路視頻的編碼，但因FPGA晶片在實現了視頻編碼的同時，內部的冗餘單元仍處於工作狀態，導致功耗較大。
發明內容
本發明所要解決的技術問題是提供一種視頻編碼單元及其實現方法，其具有易於開發、功耗低、性能高等特點，完全可以滿足機載高清視頻記錄系統的需要。本發明是通過下述技術方案來解決上述技術問題的一種視頻編碼單元，其特徵在於，其包括DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口芯 片、第一總線選擇開關、第二總線選擇開關、CPLD晶片、ASIC晶片、橋接晶片，DVI視頻接口晶片、LVDS視頻接口晶片都與第一總線選擇開關連接，DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片都與CPLD晶片連接，RGB視頻接口晶片、YPbPr視頻接口晶片還都與第二總線選擇開關連接，第一總線選擇開關、第二總線選擇開關、CPLD晶片與ASIC晶片連接，ASIC晶片與橋接晶片連接，DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片的作用是將輸入的各種不同格式的視頻轉換為ASIC晶片能夠接受的數字視頻模式，第一總線選擇開關和第二總線選擇開關根據ASIC晶片GPIO輸出的電平信號選擇其中一路數字視頻信號輸出。優選地，所述ASIC晶片包括視頻輸入模塊、視頻預處理模塊、H. 264編碼引擎、CPU模塊、DDR控制器模塊、時鐘模塊、GPIO模塊、I2C模塊、PCI接口、RS232調試串口、JTAG調試口等接口 ；視頻輸入模塊接收輸入的數字視頻信號，對其進行解碼處理，輸出數據流到緩衝區等待視頻預處理；視頻預處理模塊對視頻執行去隔行、去噪、OSD疊加等操作；H. 264編碼引擎負責對視頻進行H. 264編碼，根據設置的幀率、量化係數、碼流大小、碼率控制方式、關鍵幀間隔對視頻進行編碼處理;CPU模塊是ASIC晶片內部的控制單元，它管理著整個晶片任務的調度和執行；DDR控制器模塊是內存請求者與DDR存儲器之間的接口，它執行所有的DDR存儲器控制功能去支持來自用戶接口的讀寫操作，使得用戶邏輯無需考慮DDR存儲器的控制和時鐘問題而訪問DDR存儲器；時鐘模塊接收外部的時鐘信號並通過內部PLL電路產生CPU模塊的主頻時鐘和DDR存儲器需要的工作時鐘；GPI0模塊用於生成或採集特定應用的輸出或輸入信號，如高低電平信號或上升、下降沿信號；I2C模塊通過I2C總線控制外部的串行接口設備，如視頻接口晶片，滿足不同視頻接口的需求；PCI接口內部集成PCI總線控制器，視頻編碼的最終數據將通過PCI接口輸出到PCI主設備或橋接晶片，PCI主設備也通過PCI總線訪問ASIC晶片的內部資源；RS232調試串口輸出ASIC晶片的工作狀態信息，可以實時觀察晶片的工作情況；JTAG調試口多用於調試，可以輔助設計人員讀寫晶片內部的資源。
本發明還提供一種視頻編碼單元的實現方法，其特徵在於，其包括以下步驟步驟一選擇ASIC晶片選型；ASIC晶片作為視頻編碼的主晶片，必須具備強大的視頻編碼能力，支持H. 264Main profile和Baseline profile視頻壓縮格式,至少具備兩路聞清視頻同時編碼的能力，具有視頻處理功能和外圍接口 ；步驟二 選擇視頻接口晶片選型；針對不同的視頻輸入需用不同的接口晶片，視頻接口晶片將原始信號轉換為ASIC晶片所能接收的數字視頻；步驟三PCI到PCIE總線轉換；此步驟需根據ASIC晶片接口類型決定是否需要，若ASIC晶片本身具有PCIE總線接口，則該步驟不需要，若ASIC晶片為PCI總線接口，則需要PCI到PCIE總線的轉換，可以通過增加CPU晶片或橋接晶片來完成總線轉換；步驟四CPLD晶片的邏輯實現，CPLD晶片完成視頻編碼單元的邏輯控制，通過接收信號來產生視頻編碼單元需要的信號。本發明的積極進步效果在於本發明為機載視頻記錄系統內部的視頻編碼單元提供了一種新的實現途徑，它充分利用了 ASIC晶片專用性強、效率高、實現簡單的特點，配合不同的視頻接口晶片可以實現多種不同輸入格式視頻的編碼壓縮，外總線採用PCIE總線同主控單元交聯，連接關係簡單、高效，採用CPLD晶片實現一些簡單必要的邏輯控制，減少了大量控制晶片的使用，另外，本發明整體設計高效合理先進、功耗較同類產品具有絕對優勢，將為機載視頻記錄系統帶來前所未有的變革。
圖I為現有視頻記錄系統的原理框圖。圖2為本發明視頻編碼單元的原理框圖。圖3為本發明中ASIC晶片的原理框圖。圖4為本發明視頻編碼單元的功能示意框圖。
具體實施方式
下面結合附圖給出本發明較佳實施例，以詳細說明本發明的技術方案。如圖2所示，本發明視頻編碼單元包括DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片、第一總線選擇開關、第二總線選擇開關、CPLD(ComplexProgrammable Logic Device,複雜可編程邏輯器件)晶片、ASIC (Application SpecificIntegrated Circuit，專用集成電路)晶片、橋接晶片，DVI視頻接口晶片、LVDS視頻接口晶片都與第一總線選擇開關連接，DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片都與CPLD晶片連接，RGB視頻接口晶片、YPbPr視頻接口晶片還都與第二總線選擇開關連接，第一總線選擇開關、第二總線選擇開關、CPLD晶片與ASIC晶片連接，ASIC晶片與橋接晶片連接。視頻接口晶片(包括DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片等)的作用是將輸入的各種不同格式的視頻轉換為ASIC晶片能夠接受的數字視頻模式，一般為24bit RGB(8:8:8)或16bit YCbCr4:2:2模式；因單顆ASIC晶片 一般處理2路高清視頻，當輸入四路高清視頻時，可以通過兩顆總線選擇開關實現四選二，即第一總線選擇開關選擇DVI或LVDS視頻接口晶片輸出的一路數字視頻輸出，第二總線選擇開關選擇RGB或YPbPr視頻接口晶片輸出的一路數字視頻輸出；CPLD晶片實現對前端視頻有無的探測；ASIC晶片對輸入的2路高清視頻進行H. 264的編碼壓縮並將編碼後數據通過PCI總線送給橋接晶片；橋接晶片實現PCI總線到PCIE總線的轉換，實現同主控單元的PCIE總線連接。DVI視頻接口晶片選型有多種方案可以選擇，常用的有TI公司設計的TFP401和ADI公司設計的AD9388，兩晶片支持的最大視頻解析度都為UXGA (1600X 1200)，最大像素頻率為165MHz，所以都可以接收單TMDS鏈的DVI視頻信號。兩晶片區別是TFP401數字視頻輸出為 24bit RGB(8:8:8)模式，而 AD9388 為 16bit YCbCr4:2:2 模式。LVDS視頻接口晶片選用美國國家半導體公司的DS90CF384MTD，它支持解析度大小有 VGA (640X480)、SVGA (800X600)、XGA (1024X768)，DS90CF384MTD 晶片可以接收A0-A2串行信號或A0-A3串行信號，並將其轉化為18bit RGB(6:6:6)單像素格式或24bitRGB(8:8:8)單像素格式，當輸出為18bit RGB(6:6:6)時，可以通過將RGB的低兩位接地的方式將其當成24bitRGB(8:8:8)處理。RGB視頻分為5線RGB視頻和3線RGB視頻，5線RGB表示同步信號H、V獨立於RGB，而3線RGB表示H、V內嵌到G信號中，RGB視頻接口晶片可以選用ADI公司設計的ADV7401 和 AD9883，ADV7401 晶片將模擬 RGB 視頻轉化為 16bit YCbCr4:2:2 模式，AD9883晶片將模擬RGB視頻轉化為24bit RGB(8:8:8)模式；YPbPr視頻為色差分量接口視頻，將模擬的Y、Pb、Pr信號分開，使用三條線纜來獨立傳輸，保障了色彩還原的準確性，目前很多領域都支持色差信號的輸入，如高畫質電視，YPbPr視頻接口晶片可以選用ADI公司設計的ADV7401，ADV7401晶片將模擬YPbPr視頻轉化為 16bit YCbCr4:2:2 模式；第一總線選擇開關和第二總線選擇開關根據ASIC晶片GPIO輸出的電平信號選擇其中一路數字視頻信號輸出並將其送入到ASIC晶片的VIDE0INPUT 口，第一總線選擇開關、第二總線選擇開關可以選用TI公司設計的SN74CB3516212型開關，它是一款12位總線選擇開關；
CPLD晶片採用Xilinx公司設計的XC95144XL-7CSG144I型晶片，主要用於對視頻接口晶片輸出的DE信號進行判斷，若有視頻輸入，DE信號為規則的波形信號，通過CPLD內部的邏輯運算可以輸出一高電平信號到ASIC晶片的GPIO端，若無視頻輸入，DE信號為非正常的波形信號，則CPLD輸出一低電平信號到GPIO端，ASIC晶片通過GPIO端的高低電平可以知曉有無視頻輸入。視頻接口單元的其他邏輯控制也可以通過CPLD晶片完成，如多狀態的選擇輸出、時鐘的產生等。為了能夠對2路高清視頻進行編碼，我們需要選擇了一款高性能的ASIC晶片，海思半導體公司的Hi35系列和富 瀚公司設計的FH87系列晶片都能夠滿足本發明的需求，它們採用純硬體模式完成H. 264編碼，可以和多種視頻接口晶片配合接收多種形式的數字視頻，具有靈活的視頻編碼選項設置和豐富的視頻預處理功能，較低的功耗和較小的封裝保證了其工作穩定性和易用性。為了實現PCI同PCIE總線的互聯，本發明使用了 PCI-PCIE橋接晶片PEX8114-BC13BI G，該晶片簡單易用，面積小易於布局，功耗小易於散熱和穩定。綜上所述，本發明視頻編碼單元選用一款帶有PCI總線的ASIC晶片實現對2路高清視頻同時編碼，可以完成DVI視頻、LVDS視頻、模擬RGB視頻的接入，通過選用N片ASIC晶片實現2XN (N=l、2、3、4)路視頻的擴展編碼，採用PCI-PCIE橋接晶片實現PCI到PCIE總線轉換，從而完成與主控單元的交聯。如圖3所示，ASIC晶片內部包括視頻輸入模塊、視頻預處理模塊、H. 264編碼引擎、CPU模塊、DDR控制器模塊、時鐘模塊、GPIO模塊、I2C模塊共八個模塊，還包含PCI接口、RS232調試串口、JTAG調試口等接口，視頻輸入模塊與視頻預處理模塊連接，視頻預處理模塊與H. 264編碼引擎連接，CPU模塊、DDR控制器模塊都與H. 264編碼引擎連接，DDR存儲器、CPU模塊都與DDR控制器模塊連接，I2C模塊、時鐘模塊、GPIO模塊、PCI接口、RS232調試串口、JTAG調試口等都與CPU模塊連接。視頻輸入模塊接收輸入的數字視頻信號，對其進行解碼處理，輸出數據流到緩衝區等待視頻預處理；視頻預處理模塊對視頻執行去隔行、去噪、OSD疊加等操作；H. 264編碼引擎負責對視頻進行H. 264編碼，根據設置的幀率、量化係數、碼流大小、碼率控制方式、關鍵幀間隔對視頻進行編碼處理;CPU模塊是ASIC晶片內部的控制單元，它管理著整個晶片任務的調度和執行；DDR控制器模塊是內存請求者與DDR存儲器之間的接口，它執行所有的DDR存儲器控制功能去支持來自用戶接口的讀寫操作，使得用戶邏輯無需考慮DDR存儲器的控制和時鐘問題而訪問DDR存儲器；時鐘模塊接收外部的時鐘信號並通過內部PLL電路產生CPU模塊的主頻時鐘和DDR存儲器需要的工作時鐘；GPIO模塊用於生成或採集特定應用的輸出或輸入信號，如高低電平信號或上升、下降沿信號；I2C模塊通過I2C總線控制外部的串行接口設備，如視頻接口晶片，滿足不同視頻接口的需求；PCI接口內部集成PCI總線控制器，視頻編碼的最終數據將通過PCI接口輸出到PCI主設備或橋接晶片，PCI主設備也通過PCI總線訪問ASIC晶片的內部資源；RS232調試串口輸出ASIC晶片的工作狀態信息，可以實時觀察晶片的工作情況；JTAG調試口多用於調試，可以輔助設計人員讀寫晶片內部的資源，如寄存器或緩存區，從而高效地對視頻編碼單元進行調試。如圖4所示，本實施例中視頻編碼單元需要接收I路高清DVI視頻、I路高清LVDS視頻、I路高清RGB視頻和I路高清YPbPr視頻，並選擇其中的任意2路進行實時的編碼壓縮，編碼後的碼流數據通過PCIE高速總線送入到主控單元。以ASIC晶片為核心，根據不同的視頻輸入格式配置不同的前端視頻接口晶片，增加CPLD晶片用於視頻編碼單元的邏輯控制，採用PCI-PCIE橋接晶片實現PCI總線到PCIE總線的橋接轉換，該實現方法包括以下步驟步驟一選擇ASIC晶片選型。ASIC晶片作為視頻編碼的主晶片，必須具備強大的視頻編碼能力，支持H. 264Main profile和Baseline profile視頻壓縮格式,至少具備2路高清視頻(XGA解析度或以上)同時編碼的能力，具有豐富的視頻處理功能，包括去隔行、去噪聲、OSD疊加、圖像縮放等，具有豐富的外圍接口，如I2C、PCI等，能夠接收多種格式的數字視頻，如16bit YCbCr4:2:2、24bit RGB(8:8:8)且內外同步模式均可選擇。為了能夠對2路高清視頻進行編碼，我們選擇了一款高性能的ASIC晶片(比如海思半導體公司的Hi35系列或富瀚公司設計的FH87晶片)，其內部功能框圖如圖3所示，它採用純硬體模式完成
H.264編碼，可以和多種視頻接口晶片配合接收多種形式的數字視頻，具有靈活的視頻編碼選項設置和豐富的視頻預處理功能，較低的功耗和較小的封裝保證了其工作穩定性和易用 性；步驟二 選擇視頻接口晶片選型。機載高清視頻記錄系統有多種視頻輸入格式，常見的有模擬RGB視頻、LVDS視頻、DVI視頻，針對不同的視頻輸入需用不同的接口晶片，接口晶片可以選擇TI公司或ADI公司的相關產品。DVI視頻、LVDS視頻、RGB視頻和YPbPr視頻是目前視頻領域常用的幾種類型，在機載航電領域也被廣泛採用，DVI視頻和LVDS視頻為通過專用數字接口來傳輸視頻的形式，具有高速的傳輸性能和良好的抗幹擾能力，RGB視頻和YPbPr視頻是較傳統的視頻接口形式，在很多系統或設備中還一直保留使用，要對這四種接口形式的視頻進行編碼，必須選擇相應的視頻接口晶片將原始信號轉換為ASIC晶片所能接收的數字視頻，因ASIC晶片可以接受多形式的數字視頻，故接口晶片的選擇面很廣泛;步驟三PCI到PCIE總線轉換。此步驟需根據ASIC晶片接口類型決定是否需要，若ASIC晶片本身具有PCIE總線接口，則該步驟不需要，若ASIC晶片為PCI總線接口，則需要PCI到PCIE總線的轉換，可以通過增加CPU晶片或橋接晶片來完成總線轉換。，完成對主控單元PCIE總線的連接，有兩種方式可完成此轉換(a)可以通過橋接晶片將兩總線互聯，橋接晶片作為主控單元的第一級外設，而ASIC晶片作為主控單元的第二級外設；(b)可以通過加入CPU晶片，該CPU晶片需同時具有PCI和PCIE總線接口，可以完成兩總線的局部連結，同時還可以分離主控單元的部分功能，如視頻數據打包和文件管理；步驟四CPLD晶片的邏輯實現，CPLD晶片完成視頻編碼單元的邏輯控制，如一些時鐘信號的產生或一些狀態位輸出，通過接收一些信號來產生視頻編碼單元需要的一些必要的信號。視頻編碼單元對視頻進行編碼，存在一種比較特殊的情況，就是視頻編碼單元在上電工作後視頻才正常輸入，這就造成ASIC晶片無法對輸入視頻進行識別，為了解決此問題，我們可通過增加CPLD晶片，通過編寫邏輯對視頻接口晶片輸出的DE信號進行探測並輸出高低電平信號給ASIC晶片的GPIO 口，一旦有視頻輸入，GPIO 口的高電平信號便可作為ASIC晶片輸入信號告知ASIC晶片，從而對視頻進行識別並啟動編碼。
由於視頻編碼單元採用ASIC晶片為主編碼晶片，ASIC (Application SpecificIntegrated Circuits)即專用集成電路,它將CPU模塊、H. 264編碼引擎、視頻預處理模塊、DDR控制器等集成到單晶片內，減少了設計體積和重量，同時因晶片的專用性，不包含其它的冗餘單元，無功耗浪費，故總體設計功耗較低。進一步，視頻編碼單元的設計是以ASIC晶片為中心，增加外圍晶片以實現整體功能，因ASIC晶片集成了多種功能單元，故外圍晶片的設計簡單，連線減少，硬體設計簡單，可靠性也將明顯提高；同時，因ASIC晶片內部集成了視頻編碼引擎等功能模塊，無需額外開發視頻壓縮算法，使得軟體開發只需要完成針對不同需求的應用軟體的開發，降低了開發難度。進一步，ASIC晶片是針對視頻編碼而專門設計的，功能性能設計、電路設計、工藝設計之間緊密結合，這種一體化的設計將使視頻編碼單元具有前所未有的高性能。進一步，因視頻編碼完全在ASIC晶片內部實現，工作原理、數據流程、調用資源等對於用戶來說相當於一個「黑匣子」，增強了保密性，更能適合軍用機載環境下的需求。雖然以上描述了本發明的具體實施方式
，但是本領域的技術人員應當理解，這些 僅是舉例說明，在不背離本發明的原理和實質的前提下，可以對這些實施方式做出多種變更或修改。因此，本發明的保護範圍由所附權利要求書限定。
權利要求
1.一種視頻編碼單元，其特徵在於，其包括DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片、第一總線選擇開關、第二總線選擇開關、CPLD晶片、ASIC晶片、橋接晶片，DVI視頻接口晶片、LVDS視頻接口晶片都與第一總線選擇開關連接，DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片都與CPLD晶片連接，RGB視頻接口晶片、YPbPr視頻接口晶片還都與第二總線選擇開關連接，第一總線選擇開關、第二總線選擇開關、CPLD晶片與ASIC晶片連接，ASIC晶片與橋接晶片連接，DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片的作用是將輸入的各種不同格式的視頻轉換為ASIC晶片能夠接受的數字視頻模式，第一總線選擇開關和第二總線選擇開關根據ASIC晶片GPIO輸出的電平信號選擇其中一路數字視頻信號輸出。
2.如權利要求I所述的視頻編碼單元，其特徵在於，所述ASIC晶片包括視頻輸入模塊、視頻預處理模塊、H. 264編碼引擎、CPU模塊、DDR控制器模塊、時鐘模塊、GPIO模塊、I2C模塊、PCI接口、RS232調試串口、JTAG調試口等接口 ；視頻輸入模塊接收輸入的數字視頻信號，對其進行解碼處理，輸出數據流到緩衝區等待視頻預處理；視頻預處理模塊對視頻執行去隔行、去噪、OSD疊加等操作；H. 264編碼引擎負責對視頻進行H. 264編碼，根據設置的幀率、量化係數、碼流大小、碼率控制方式、關鍵幀間隔對視頻進行編碼處理;CPU模塊是ASIC晶片內部的控制單元，它管理著整個晶片任務的調度和執行；DDR控制器模塊是內存請求者與DDR存儲器之間的接口，它執行所有的DDR存儲器控制功能去支持來自用戶接口的讀寫操作，使得用戶邏輯無需考慮DDR存儲器的控制和時鐘問題而訪問DDR存儲器；時鐘模塊接收外部的時鐘信號並通過內部PLL電路產生CPU模塊的主頻時鐘和DDR存儲器需要的工作時鐘；GPIO模塊用於生成或採集特定應用的輸出或輸入信號，如高低電平信號或上升、下降沿信號；I2C模塊通過I2C總線控制外部的串行接口設備，如視頻接口晶片，滿足不同視頻接口的需求；PCI接口內部集成PCI總線控制器，視頻編碼的最終數據將通過PCI接口輸出到PCI主設備或橋接晶片，PCI主設備也通過PCI總線訪問ASIC晶片的內部資源；RS232調試串口輸出ASIC晶片的工作狀態信息，可以實時觀察晶片的工作情況；JTAG調試口多用於調試，可以輔助設計人員讀寫晶片內部的資源。
3.一種視頻編碼單元的實現方法，其特徵在於，其包括以下步驟 步驟一選擇ASIC晶片選型；ASIC晶片作為視頻編碼的主晶片，必須具備強大的視頻編碼能力，支持H. 264Main profile和Baseline profile視頻壓縮格式,至少具備兩路高清視頻同時編碼的能力，具有視頻處理功能和外圍接口 ； 步驟二 選擇視頻接口晶片選型；針對不同的視頻輸入需用不同的接口晶片，視頻接口晶片將原始信號轉換為ASIC晶片所能接收的數字視頻； 步驟三PCI到PCIE總線轉換；此步驟需根據ASIC晶片接口類型決定是否需要，若ASIC晶片本身具有PCIE總線接口，則該步驟不需要，若ASIC晶片為PCI總線接口，則需要PCI到PCIE總線的轉換，可以通過增加CPU晶片或橋接晶片來完成總線轉換； 步驟四CPLD晶片的邏輯實現，CPLD晶片完成視頻編碼單元的邏輯控制，通過接收信號來產生視頻編碼單元需要的信號。
全文摘要
本發明公開了一種視頻編碼單元及其實現方法，該視頻編碼單元包括DVI視頻接口晶片等，DVI視頻接口晶片、LVDS視頻接口晶片都與第一總線選擇開關連接，DVI視頻接口晶片、LVDS視頻接口晶片、RGB視頻接口晶片、YPbPr視頻接口晶片都與CPLD晶片連接，RGB視頻接口晶片、YPbPr視頻接口晶片還都與第二總線選擇開關連接，第一總線選擇開關、第二總線選擇開關、CPLD晶片與ASIC晶片連接，ASIC晶片與橋接晶片連接。本發明具有易於開發、功耗低、性能高等特點，完全可以滿足機載高清視頻記錄系統的需要。
文檔編號H04N7/26GK102970546SQ20121053976
公開日2013年3月13日 申請日期2012年12月13日 優先權日2012年12月13日
發明者章聖焰, 陳廣水 申請人:中國航空無線電電子研究所