半導體器件和電子器件的製作方法

2023-05-04 20:56:41

半導體器件和電子器件的製作方法
【專利摘要】改進了半導體器件和電子器件支持大電流的性能。發射極端子從密封主體的第一側邊突出，而信號端子從密封主體的第二側邊突出。也即，發射極端子突出的密封主體的側邊與信號端子突出的密封主體的側邊是不同的。更具體地，信號端子從與發射極端子突出的側邊相對的密封主體的側邊突出。此外，包括在其中形成二極體的第二半導體晶片以如此方式安裝在晶片安裝部分的第一表面之上以使其在平面圖中位於發射極端子與包括在其中形成IGBT的第一半導體晶片之間。
【專利說明】半導體器件和電子器件
[0001]相關申請的交叉引用
[0002]在此將2013年6月14日提交的日本專利申請案號2013-125288的包括說明書、附圖和摘要的公開文本通過引用整體併入本文。

【技術領域】
[0003]本發明涉及一種半導體器件和電子器件，並且涉及例如一種可有效地應用於均用作反相器的構成元件的半導體器件和電子器件的技術。

【背景技術】
[0004]日本未審查專利公開案號2008-60256(專利文獻I)描述了一種半導體器件，其中輸出引腳從密封主體的一側突出，並且控制引腳從密封主體的與該一側相對的一側突出。
[0005]日本未審查專利公開案號2008-21796(專利文獻2)描述了一種半導體器件，包括包含了在其中形成的絕緣柵雙極電晶體(下文中將稱作IGBT)的第一半導體晶片，以及包含了在其中形成的二極體的第二半導體晶片。
[0006]日本未審查專利公開案號2011-86889(專利文獻3)描述了一種複合封裝，包括多個單獨封裝，在每個單獨封裝中由相同的密封主體密封了包括在其中形成的IGBT的第一半導體晶片、以及包括在其中形成的二極體的第二半導體晶片。
[0007][專利文獻]
[0008][專利文獻I]日本未審查專利公開案號2008-60256
[0009][專利文獻2]日本未審查專利公開案號2008-21796
[0010][專利文獻3]日本未審查專利公開案號2011-86889


【發明內容】

[0011]電機例如安裝在電動車或混合動力車中。作為電機的一個示例，存在三相感應電機。三相感應電機由反相器電路(電子器件)控制以用於將DC電源轉換為AC電源。近年來，已經需要反相器電路以支持大電流，並且由此改進性能。例如，反相器電路包括包含了IGBT和二極體作為構成元件的半導體器件。因此，也已經需要半導體器件以支持大電流，並且由此改進性能。
[0012]從該說明書和附圖的描述將明確其它目的和新穎特徵。
[0013]在根據一個實施例的半導體器件中，包括了設置在其中的二極體的第二半導體晶片被設置成位於第一引線與包括在其中形成的IGBT的第一半導體晶片之間，並且第一半導體晶片被設置成位於第二半導體晶片與多個第二引線之間。
[0014]此外，在一個實施例中的電子器件具有安裝在接線板的主表面之上的半導體器件。在該情形中，在第一方向上，第一引線從密封主體的第一側表面突出，並且與接線板的第一接線電耦合。隨後，在第一方向上，第二引線從密封主體的第二側表面突出，並且與接線板的第二接線電耦合。此外，晶片安裝部分的第二表面與在垂直於接線板的第一方向的第二方向上延伸的第三接線電耦合。
[0015]根據一個實施例，可以通過支持大電流而改進半導體器件和電子器件的性能。

【專利附圖】

【附圖說明】
[0016]圖1是其中三相反相器電路設置在DC電源與三相感應電機之間的電路圖；
[0017]圖2是用於示出三相反相器電路的操作的時序圖；
[0018]圖3是示出了包括第一實施例中的三相感應電機的反相器電路與電機電路的配置的電路圖；
[0019]圖4是示出了包括在其中形成的IGBT的半導體晶片的外側形狀的平面圖；
[0020]圖5是不出了半導體晶片的與其正表面相對的背表面的平面圖；
[0021]圖6是示出了形成在半導體晶片中的電路的一個示例的電路圖；
[0022]圖7是示出了第一實施例中IGBT的器件結構的截面圖；
[0023]圖8是示出了包括在其中形成的二極體的半導體晶片的外側形狀的平面圖；
[0024]圖9是示出了第一實施例中二極體的器件結構的截面圖；
[0025]圖10是示出了在功率MOSFET的器件結構和電路元件之間的相關性的截面圖；
[0026]圖11是示出了在IGBT的器件結構和電路元件之間的相關性的示意圖；
[0027]圖12是示出了第一實施例中半導體器件的外側配置的平面圖；
[0028]圖13A和圖13B是均示出了第一實施例中半導體器件的密封主體的內部結構的示意圖，其中圖13A是平面圖，而圖13B是沿著圖13A的線A-A的截面圖；
[0029]圖14是示出了修改示例I中半導體器件的外側配置的平面圖；
[0030]圖15A和圖15B是均示出了修改示例I中半導體器件的密封主體的內部結構的示意圖，其中圖15A是平面圖，而圖15B是沿著線A-A看到的截面圖；
[0031]圖16是示出了修改示例2中半導體器件的外側配置的平面圖；
[0032]圖17A和圖17B是均示出了修改示例2中半導體器件的內部結構的示意圖，其中圖17A是平面圖，而圖17B是沿著圖17A的線A-A看到的截面圖；
[0033]圖18A和圖18B是均示出了第一實施例中電子器件的配置的示意圖，其中圖18A是示出了電子器件的配置的平面圖，而圖18B是從圖18A的紙平面底側看到的側視圖；
[0034]圖19A和圖19B是均示出了其中電子器件安裝在樹脂殼體中的最終產品的示意圖，其中圖19A是示出了最終產品的配置的平面圖，而圖19B是從圖19A的紙平面底部看到的側視圖；
[0035]圖20A是示出了在相關技術I中半導體器件中密封主體的內部配置的平面圖，而圖20B是沿著圖20A的線A-A切得的截面圖；
[0036]圖21是用於示出當大電流流過相關技術I的半導體器件中時所產生的電磁感應噪聲的效應的不意圖；
[0037]圖22是示出了相關技術I中電子器件的配置的平面圖；
[0038]圖23是示出了相關技術2中半導體器件中密封主體的配置的示意圖；
[0039]圖24A和圖24B是均示出了在第一實施例中製造步驟期間半導體器件的示意圖，其中圖24A是平面圖，而圖24B是截面圖；
[0040]圖25A和圖25B是均分別示出了在圖24A和圖24B之後的製造步驟期間半導體器件的不意圖，其中圖25A是平面圖，而圖25B是截面圖；
[0041]圖26A和圖26B是均分別示出了在圖25A和圖25B之後的製造步驟期間半導體器件的不意圖，其中圖26A是平面圖，而圖26B是截面圖；
[0042]圖27A和圖27B是均分別示出了在圖26A和圖26B之後的製造步驟期間半導體器件的不意圖，其中圖27A是平面圖，而圖27B是側視圖；
[0043]圖28A和圖28B是均分別示出了在圖27A和圖27B之後的製造步驟期間半導體器件的不意圖，其中圖28A是平面圖，而圖28B是側視圖；
[0044]圖29是示出了第一實施例中半導體器件的外側配置的示意圖；
[0045]圖30A和圖30B是均示出了修改示例中半導體器件的製造步驟的示意圖，其中圖30A是平面圖，而圖30B是截面圖；
[0046]圖3IA和圖31B是均分別示出了在圖30A和圖30B之後的製造步驟期間半導體器件的不意圖，其中圖3IA是平面圖，而圖31B是截面圖；
[0047]圖32是示出了第二實施例中半導體器件的密封主體的內部配置的示意圖；
[0048]圖33是示出了在第二實施例中製造步驟期間的半導體器件的示意圖；
[0049]圖34是示出了在圖33之後的製造步驟期間半導體器件的示意圖；
[0050]圖35是示出了在圖34之後的製造步驟期間半導體器件的示意圖；
[0051]圖36是示出了在圖35之後的製造步驟期間半導體器件的示意圖；
[0052]圖37是示出了在圖36之後的製造步驟期間半導體器件的示意圖；以及
[0053]圖38是示出了在第二實施例中半導體器件的外側配置的示意圖。

【具體實施方式】
[0054]在以下實施例中，如果需要的話，為了方便，實施例可以描述為多個劃分的區段或者實施例。然而，除非上下文明確給出相反指示，它們並非是彼此獨立的，而是處於這樣的關係，其中一個是另一個的一部分或整體的修改示例、細節、補充解釋等等。
[0055]此外，在以下實施例中，當涉及元件數目等等(包括數目、數值、數量、範圍等等)時，元件的數目不限於具體數目，而是可以大於或者小於具體數目，除非上下文明確給出相反指示，並且除了其中數目明顯原則上限定於具體數目的情形、以及其它情形之外。
[0056]此外，在以下實施例中，無需多言的是構成元素(包括基本步驟等等)並非總是必需的，除非上下文明確給出相反指示，除了其中它們明顯原則上視為必需的情形、以及其它情形之外。
[0057]類似地，在以下實施例中，當涉及構成元件等的形狀、位置關係等時，應該理解的是，它們包括基本上類似於或等同於該形狀等的那些，除非上下文明確給出相反指示，除非原則上明確地考慮的情形，以及除了其它情形之外。這也適用於前述數值和範圍。
[0058]然而，在用於描述實施例的所有附圖中，相同部件給定相同附圖標記和數字，並且省略了對其重複描述。順帶提及，為了便於理解附圖，即便在平面圖中也可以提供陰影。
[0059]第一實施例
[0060]反相器電路是用於將DC電源轉換為AC電源的電路。例如，當DC電源的正負極交替輸出時，相應地翻轉了電流的方向。在該情形中，電流的方向是交替翻轉的。因此，輸出可以視作AC電源。這是反相器電路的原理。在此，AC電源包括了由單相AC電源和三相AC電源所代表的各種形式。因此，在本第一實施例中，特別地，將採用用於將DC電源轉換為三相AC電源的三相反相器電路作為用於描述說明的示例。然而，本發明第一實施例中的技術理念也廣泛地適用於不限於適用於三相反相器電路的情形的例如單相反相器電路。
[0061]
[0062]圖1是其中三相反相器電路INV設置在DC電源E與三相感應電機MT之間的電路圖。如圖1所示，為了將來自DC電源E的電能轉換為三相AC電能，使用了由SWl至SW6的六個開關構成的三相反相器電路INV。具體地，如圖1所示，三相反相器電路INV具有包括彼此串聯的開關SWl和開關SW2的第一支路LG1、以及包括彼此串聯的開關SW3和開關SM的第二支路LG2、以及包括彼此串聯的開關SW5和開關SW6的第三支路LG3。第一支路LGl至第三支路LG3並聯。在該步驟處，開關SW1、開關SW3和開關SW5形成了上部臂，而開關SW2、開關SW4和開關SW6形成了下部臂。
[0063]隨後，開關SWl和開關SW2之間的點U與三相感應電機MT的U相位耦合。類似地，開關SW3和開關SW4之間的點V與三相感應電機MT的V相位耦合；並且開關SW5和開關SW6之間的點W與三相感應電機MT的W相位耦合。如此方式，形成了三相反相器電路INV。
[0064]
[0065]隨後，將描述具有前述配置的三相反相器電路INV的操作。圖2是用於描述三相反相器電路INV的操作的時序圖。在圖2中，以如下方式執行三相反相器電路INV的開關SWl和開關SW2的開關操作:例如，當開關SWl處於導通狀態時，開關SW2處於關斷狀態；另一方面，當開關SWl處於關斷狀態時，開關SW2處於導通狀態。類似地，以如下方式執行三相反相器電路INV的開關SW3和開關SW4的開關操作:當開關SW3處於導通狀態時，開關SW4處於關斷狀態；另一方面，當開關SW3處於關斷狀態時，開關SW4處於導通狀態。此外，以如下方式執行三相反相器電路INV的開關SW5和開關SW6的開關操作:當開關SW5處於導通狀態時，開關SW6處於關斷狀態；另一方面，當開關SW5處於關斷狀態時，開關SW6處於導通狀態。
[0066]接著，如圖2所示，執行開關配對的三個單元的開關操作以便產生120度的相位差。在該步驟處，根據開關配對的三個單元的開關操作而將點U、點V和點W處相應電勢改變至O或Etl。隨後，例如，通過從U相位的電勢減去V相位的電勢獲得了在U相位和V相位之間的線路電壓，並且改變至+匕、0、或Em另一方面，V相位和W相位之間的線路電壓相對於U相位和V相位之間的線路電壓而具有120度相位偏移的電壓波形。此外，W相位和U相位之間的線路電壓相對於V相位和W相位之間的線路電壓而具有120度相位偏移的電壓波形。通過如此允許開關SWl至開關SW6執行開關操作，相應的線路電壓具有步進式交變電壓波形，並且彼此線路電壓的交變電壓波形具有120度的相位差。因此，採用三相反相器電路INV，來自DC電源E的DC電能可以轉換為三相AC電能。
[0067]
[0068]本發明第一實施例中的半導體器件用在用於例如電動車或混合動力車的三相感應電機的驅動電路中。具體地，驅動電路包括反相器電路。反相器電路具有將DC電能轉換為AC電能的功能。圖3是示出了包括了本發明實施例中三相感應電機的反相器電路和電機電路的配置的電路圖。
[0069]在圖3中，電機電路具有三相感應電機MT和反相器電路INV。三相感應電機MT由具有不同相位的三相電壓驅動。具體地，採用三相感應電機MT，通過使用以120度相位偏移的、稱作U相位、V相位和W相位的三相交變電流而在作為導體的轉子RT周圍產生旋轉的磁場。在該情形中，磁場圍繞轉子RT旋轉。這意味著穿過作為導體的轉子RT的磁通量改變。結果，在作為導體的轉子RT中引起了電磁感應，使得在轉子RT中流過感應電流。隨後，在旋轉磁場中流動的感應電流的事實意味著:通過弗萊明左手定則而施加力至轉子。通過該力旋轉了轉子RT。因此，這指示如下:採用三相感應電機MT，可以通過使用三相交變電流而旋轉了轉子RT。換言之，三相感應電機MT要求三相交變電流。由此，通過使用反相器電路INV從直流形成了交變電流，三相交變電流被饋送至三相感應電機。
[0070]以下，將說明反相器電路INV的實際配置示例。如圖3所示，例如，在本發明第一實施例中反相器電路INV中，IGBT Ql和二極體FWD提供對應於三個相位的每個。也即，在實際反相器電路INV中，例如，如圖1所示開關SWl至開關SW6的每個由其中IGBT Ql和二極體FWD如圖3所示彼此反向並聯耦合的構成元件形成。也即，在圖3中，第一支路LGl的上部臂和下部臂、第二支路LG2的上部臂和下部臂、以及第三支路的上部臂和下部臂由其中IGBT Ql和二極體FWD彼此反向並聯耦合的構成元件所形成。
[0071]此處，例如，可以考慮的是，功率MOSFET (金屬氧化物半導體場效應電晶體)用作反相器電路INV的開關元件。功率MOSFET是電壓驅動型，其中通過施加至柵電極的電壓而控制導通/關斷操作，並且因此具有其中能夠實現高速開關切換的優點。另一方面，功率MOSFET具有導通電阻增大以及熱值隨著擊穿電壓增大而增大的特性。這是由於以下因素:採用功率M0SFET，增大了低密度外延層(漂移層)的厚度，由此確保了擊穿電壓；然而作為副作用，低密度外延層厚度的增大導致了阻抗的增大。
[0072]與之相反，作為開關元件，也存在能夠處理大的電氣功率的雙極電晶體。然而，雙極電晶體是電流驅動型，其通過基極電流控制了導通/關斷操作，並且因此具有通常比功率MOSFET更慢的開關速度的特性。
[0073]因此，功率MOSFET或雙極電晶體顯示出不太適用於需要大的電氣功率和高速開關的電動車或混合動力車等的電機。因此，IGBT用於需要大的電氣功率和高速開關的用途。IGBT是由功率MOSFET和雙極電晶體的組合所形成的半導體元件，並且既具有功率MOSFET的高速開關特性也具有雙極電晶體的高擊穿電壓特性。因此，IGBT確保了大的電氣功率和高速開關，並且因此是適用於使用需要大電流和高速開關的半導體元件。從說明書直至該處，米用IGBT作為用於本發明第一實施例中反相器電路INV的開關兀件。
[0074]因此，在本發明第一實施例中反相器電路INV中，IGBT Ql和二極體FWD在正性電勢端子PT與三相感應電機MT的相應相位(U相位、V相位和W相位)之間反向並聯耦合。此外，IGBT Ql和二極體FWD在三相感應電機MT的相應相位與負性電勢端子NT之間反向並聯耦合。也即，對於每個相位提供了兩個IGBT Ql和兩個二極體FWD，使得對於三個相位提供了六個IGBT Ql和六個二極體FWD。接著，柵極控制電路GC耦合至每個單獨IGBT Ql的柵電極。因此，柵極控制電路GC控制了 IGBT Ql的開關操作。在如此配置的反相器電路INV中，柵極控制電路GC控制了每個IGBT Ql的開關操作。結果，DC電能轉換為三相AC電能，並且三相AC電能被饋送至三相感應電機MT。
[0075]
[0076]如上所述，在本發明第一實施例中反相器INV中，IGBT Ql用作開關元件，並且提供二極體FWD以便與IGBTQl反向並聯耦合。從簡單實施由開關元件執行的開關功能的角度看，必需要IGBT作為開關元件。然而，考慮到並未需要提供二極體FWD。關於這點，當耦合至反相器電路INV的負載包括電感時，需要提供二極體FWD。以下，將描述為此的原因。
[0077]二極體FWD不是必需的，因為當負載是不包括電感的純電阻時沒有能量返回。然而，當負載與諸如電機的包括電感的電路耦合時，存在其中負性電流沿與處於導通狀態下的開關相反反向流動的模式。也即，當負載包括電感時，能夠可以從負載的電感返回至反相器電路INV(電流可以回流)。
[0078]在該步驟處，IGBT Ql單獨並不具有能夠傳導流過其中的回流電流的功能。因此，需要二極體FWD以與IGBT Ql反向並聯耦合。也即，在反相器電路INV中，在其中負載包括電感以作為採用電機控制的情形下，當IGBT Ql關斷時，在電感中累積的能量(1/2LI2)必需必要地釋放。然而，IGBT Ql單獨並不傳導回流電流以用於釋放電感中累積的能量。因此，為了允許返回電感中累積的電能，二極體FWD與IGBT Ql反向並聯耦合。換言之，二極體FWD具有傳導流經其中回流電流以用於釋放電感中累積的電能的功能。從說明書直至該處，指示如下:在待耦合至包括電感的負載的反相器電路中，需要提供二極體FWD以與作為開關元件的IGBT Ql反向並聯耦合。二極體FWD稱作續流二極體。
[0079]〈IGBT 的結構 >
[0080]接著，將參照附圖描述在本發明第一實施例中形成了反相器電路INV的IGBT Ql和二極體FWD的結構。
[0081]圖4是示出了包括了在其中形成的IGBT Ql的半導體晶片CHPl的外側形狀的平面圖。圖4不出了半導體晶片CHPl的主表面(正表面)。如圖4所不,在本發明第一實施例中半導體晶片CHPl的平面形狀是具有長側邊LSl和短側邊SSl的矩形形狀。接著，在矩形形狀的半導體晶片CHPl的正表面處，形成了矩形形狀的發射極電極焊盤EP。隨後，沿著半導體晶片CHPl的長側邊方向，形成了多個電極焊盤。具體地，作為電極焊盤，從圖4的左手側設置了柵電極焊盤GP、溫度檢測電極焊盤TCP、溫度檢測電極焊盤TAP、電流檢測電極焊盤SEP、以及Kelvin檢測電極焊盤KP。因此，在矩形形狀的半導體晶片CHPl的正表面處，沿著短側邊方向設置發射極電極焊盤EP和電極焊盤，並且沿著長側邊方向形成多個電極焊盤。在該步驟處，發射極電極焊盤EP的尺寸(平面面積)遠大於多個電極焊盤的相應尺寸。
[0082]圖5是示出了與其正表面相對的半導體晶片CHPl的背表面的平面圖。如圖5所示，指示了矩形形狀的集電極電極焊盤CP完全形成在半導體晶片CHPl的背表面之上。
[0083]隨後，將描述在半導體晶片CHPl處形成的電路的配置。圖6是示出了形成在半導體晶片CHPl處的電路的一個示例的電路圖。如圖6所示，在半導體晶片CHPl處，形成了IGBT Q1、檢測IGBT Q2、以及溫度檢測二極體TD。IGBT Ql是主IGBT，並且用於如圖3所示三相感應電機MT的驅動控制。在IGBT Ql中，形成了發射極電極、集電極電極以及柵極電極。隨後，IGBT Ql的發射極電極經由如圖4所示的發射極電極焊盤EP而與發射極端子ET電耦合。IGBT Ql的集電極電極經由如圖5所述的集電極電極焊盤CP而與集電極端子CT電耦合。此外，IGBT Ql的柵極電極經由如圖4所示的的柵極電極焊盤GP而與柵極端子GT電耦八口 ο
[0084]IGBT Ql的柵極電極耦合至如圖3所示的柵極控制電路GC。在該步驟處，來自柵極控制電路GC的信號經由柵極端子GT施加至IGBT Ql的柵極電極。結果，柵極控制電路GC可以控制IGBT Ql的開關操作。
[0085]檢測IGBT Q2提供以用於檢測在IGBT Ql的集電極與發射極之間的過量電流。也即，檢測IGBT Q2提供以用於檢測在作為電路INV的IGBT Ql的集電極與發射極之間的過量電流，並且保護IGBT Q2免受由於過量電流導致的失效。在檢測IGBT Q2中，檢測IGBT Q2的集電極電極與IGBT Ql的集電極電極電耦合，並且檢測IGBT Q2的柵極電極與IGBT Ql的柵極電極電耦合。然而，檢測IGBT Q2的發射極電極經由如圖4所示的電流檢測電極焊盤SEP而與不同於IGBT Ql的發射極電極的電流檢測端子SET電耦合。電流檢測端子SET耦合至提供在外部的電流檢測電路。隨後，電流檢測電路基於來自檢測IGBT Q2的發射極電極的輸出而檢測在IGBT Ql的集電極和發射極之間的電流。因此，當過量電流流過時，阻斷了施加至IGBT Ql的柵極電極的柵極信號，由此保護了 IGBT Ql。
[0086]具體地，檢測IGBT Q2用作電流檢測元件以用於防止由於負載短路等等引起的過量電流流過IGBT Ql。實施設計以使得例如流過主IGBT Ql的電流與流過檢測IGBT Q2的電流的比例成為IGBT Ql:檢測IGBT Q2 = 1000:1。換言之，當200A的電流流過主IGBT Ql時，200mA的電流流過檢測IGBT Q2。
[0087]在實際應用中，外部附加了待與檢測IGBT Q2的發射極電極電耦合的傳感電阻。跨傳感電阻的相對端部的電壓反饋至控制電路。接著，控制電路執行控制，使得當跨傳感電阻的相對端部的電壓變得等於或者大於設定電壓時阻斷電源。換言之，當流過主IGBT Ql的電流變為過量電流時，流過檢測IGBT Q2的電流也增大。結果，流過傳感電阻的電流也增大，導致了傳感電阻的相對端部之上電壓的增大。因此，能夠領會的是，當電壓變得等於或者大於設定電壓時，流過主IGBT Ql的電流是過量電流。
[0088]提供溫度檢測二極體TD以用於檢測IGBT Ql的溫度(廣義而言，半導體晶片CHPl的溫度)。也即，溫度檢測二極體TD的電壓根據IGBT Ql的溫度而變化。結果，檢測了 IGBTQl的溫度。溫度檢測二級TD包括通過使用不同導電類型雜質摻雜多晶矽而在其中形成的pn結，並且具有陰極電極(負性電極)和陽極電極(正性電極)。陰極電極經由通過內部接線而形成在半導體晶片CHPl的頂表面處的溫度檢測電極焊盤TCP(參見圖4)而與圖6中所示溫度檢測端子TCT電耦合。類似地，陽極電極經由通過內部接線而形成在半導體晶片CHPl的頂表面處的溫度檢測電極焊盤TAP(參見圖4)而與圖6所示溫度檢測端子TAT電率禹合。
[0089]溫度檢測端子TCT和溫度檢測端子TAT與外部提供的溫度檢測電路耦合。溫度檢測電路基於在分別耦合至溫度檢測二極體TD的陰極電極和陽極電極的溫度檢測端子TCT與溫度檢測端子TAT之間的輸出，而間接地檢測IGBT Ql的溫度。當檢測到的溫度變得等於或大於給定溫度時，阻斷了將要施加至IGBT Ql的柵極電極的柵極信號。結果，保護了 IGBTQl0
[0090]如上所述，由pn結二極體形成的溫度檢測二極體TD具有以下特性:當施加等於或者大於給定電壓的正向電壓時，流過溫度檢測二極體TD的正向電流急劇地增大。接著，在正向電流急劇地開始流動時的電壓值隨著溫度而變化。當溫度提高時，電壓值下降。因此，在本發明第一實施例中，使用了溫度檢測二極體TD得特性。換言之，給定的電流流過溫度檢測二極體。隨後，測量在溫度檢測二極體TD的相對端部之上的電壓值。這使得能夠執行溫度監控。在實際應用中，由此測得的溫度檢測二極體TD的電壓值(溫度信號)反饋至控制電路。結果，控制元件操作溫度以便不超過保證值(例如150°C至175°C )。
[0091]接著，在圖6中，IGBT Ql的發射極電極與發射極端子ET電耦合，並且也與作為不同於發射極端子ET的另一端子的Kelvin端子KT電f禹合。Kelvin端子KT通過內部接線與在半導體晶片CHPl的頂表面處形成的Kelvin檢測電極焊盤KP(參見圖4)電耦合。因此，IGBT Ql的發射極電極經由Kelvin檢測電極焊盤KP而與Kelvin端子KT電稱合。Kelvin端子KT用作主IGBT Ql的測試端子。也即，當在大電流流過主IGBT Ql的測試時刻從IGBTQl的發射極端子ET取得電壓傳感時，大電流流過了發射極端子ET。因此，由於接線電阻導致的電壓降變得不可忽略，這使得難以精確測量導通電壓。因此，在本發明第一實施例中，提供了 Kelvin端子KT作為與IGBT Ql的發射極端子ET電耦合、而其中不流過大電流的電壓傳感端子。也即，在測試流過大電流的時刻，從Kelvin端子測量發射極電極的電壓。結果，可以不受大電流影響地測量IGBT Ql的導通電阻。此外，Kelvin端子KT也用作用於柵極驅動輸出的電獨立的參考引腳。
[0092]從說明書直至該處，在本發明第一實施例中半導體晶片CHPl可以與包括電流檢測電路、溫度檢測電路等等的控制電路耦合。因此，其能夠改進包括在半導體晶片CHPl中的IGBT Ql的操作可靠性。
[0093]〈IGBT的器件結構>
[0094]隨後，將描述IGBT Ql的器件結構。圖7是示出了在本發明第一實施例中IGBT Ql的器件結構的截面圖。在圖7中，IGBT Ql具有形成在半導體晶片的背表面處的集電極電極CE (集電極電極焊盤CP)。在集電極電極CE之上，形成了 P+型半導體區域PR1。在P+型半導體區域PRl之上，形成了 η.型半導體區域NRl。在η.型半導體區域NRl之上，形成了 η 一型半導體區域NR2。接著，在η —型半導體區域NR2之上，形成了 ρ型半導體區域PR2，以及形成了穿透P型半導體區域PR2、並且到達η —型半導體區域NR2的溝槽TR。此外，待作為發射極區域的η+型半導體區域ER形成為與溝槽TR對準。在溝槽TR的內側中，形成了例如由氧化矽薄膜形成的柵極絕緣薄膜G0X。經由柵極絕緣薄膜GOX形成柵極電極GE。柵極電極GE例如由多晶矽薄膜形成，並且以如此方式形成以填充溝槽TR。
[0095]在如此配置的IGBT Ql中，柵極電極GE經由如圖4所示的柵極電極焊盤GP而耦合至柵極端子GT。類似地，在待作為發射極區域的η+型半導體區域ER經由發射極電極EE(發射極電極焊盤EP)而與發射極端子ET電耦合。待作為集電極區域的ρ+型半導體區域PRl與形成在半導體晶片的背表面處的集電極電極CE電f禹合。
[0096]如此配置的IGBT Ql既具有功率MOSFET的高速開關特性和電壓驅動特性，也具有雙極電晶體的低導通電壓特性。
[0097]順帶提及，n+型半導體區域NRl稱作緩衝層。提供n+型半導體區域NRl以便防止以下穿通現象:當IGBT Ql關斷時,從ρ型半導體區域PR2生長進入η—型半導體區域NR2的耗盡層變得與形成在位於η_型半導體區域NR2下方的層處的ρ+型半導體區域PRl接觸。此外，為了限制從P+型半導體區域PRl注入η —型半導體區域NR2的空穴注入量的目的、以及其它目的，提供了 η.型半導體區域NRl。
[0098]〈IGBT 的操作 >
[0099]接著，將描述本發明實施例中IGBT Ql的操作。首先，將描述IGBT Ql的導通操作。在圖7中，足夠的正性電壓施加在柵極電極GE與待作為發射極區域的n+型半導體區域ER之間。結果，溝槽柵結構的MOSFET導通。在該情形下，在形成集電極區域的P+型半導體區域PRl與η—型半導體區域NR2之間引起了正向偏置。這使得空穴從P+型半導體區域PRl注入進入η —型半導體區域NR2。隨後，在η—型半導體區域NR2中匯集了與所注入空穴等量的電子。這導致了 η—型半導體區域NR2的電阻的減小(電導率調製)，使得IGBT處於導通狀態。
[0100]對於導通電壓，在P+型半導體區域PRl與η—型半導體區域NR2之間添加了結電壓。然而，通過導電率調製將η—型半導體區域NR2的電阻值減小一個數字或更多，並且因此對於高擊穿電壓而言，使得電阻值佔據了大多數導通電阻，IGBT Ql提供了比功率MOSFET更低的導通電壓。因此，這意味著IGBT Ql是能有效實現更高擊穿電壓的器件。也即，採用功率M0SFET，為了實現更高的擊穿電壓，必需增大將要作為漂移層的外延層的厚度。與之相反，採用IGBTQ1，即便當增大η—型半導體區域NR2的厚度以便實現更高擊穿電壓時，在IGBTQl的導通操作時刻也發生了導電率調製。因此，導通電阻可以設置得比採用功率MOSFET的更低。換言之，與功率MOSFET相比，IGBT Ql可以實現即便當實現更高擊穿電壓時也能具有更低導通電阻的器件。
[0101]隨後，將描述IGBT Ql的關斷操作。當柵極電極GE與將要作為發射極區域的η+型半導體區域ER之間的電壓減小時，溝槽柵結構的MOSFET關斷。在該情形下，從P+型半導體區域PRl至η —型半導體區域NR2的空穴注入停止，並且已經注入的空穴也壽命期滿並且減少。殘留的空穴直接流出進入P+型半導體區域PRl中(拖尾電流)。在流動完成的時刻，IGBT Ql處於關斷狀態。因此，可以導通/關斷地操作IGBT Ql。
[0102]
[0103]接著，圖8是示出了包括在其中形成的二極體FWD的半導體晶片CHP2的外側形狀的平面圖。圖8示出了半導體晶片CHP2的主表面(正表面)。如圖8所示，在本發明第一實施例中半導體晶片CHP2的平面形狀是具有長側邊LS2和短側邊SS2的矩形形狀。隨後，在矩形形狀的半導體晶片CHP2的正表面處，形成了矩形形狀的陽極電極焊盤ADP。另一方面，儘管並未示出，矩形形狀的陰極電極焊盤完全形成在半導體晶片CHP2的與正表面相對的背表面之上。
[0104]隨後，將描述二極體FWD的器件結構。圖9是示出了二極體FWD的器件結構的截面圖。在圖9中，在半導體晶片的背表面處，形成了陰極電極CDE(陰極電極焊盤CDP)。在陰極電極⑶E之上，形成了 n+型半導體區域NR3。接著，在n+型半導體區域NR3之上，形成了 η—型半導體區域NR4。在η—型半導體區域NR4之上，形成了彼此間隔開的ρ型半導體區域PR3。在ρ型半導體區域PR3之間，分別形成了 ρ—型半導體區域PR4。在ρ型半導體區域PR3和ρ —型半導體區域PR4之上，形成了陽極電極ADE (陽極電極焊盤ADP)。陽極電極ADE例如由鋁-矽形成。
[0105]〈二極體的操作〉
[0106]採用如此配置的二極體FWD，當陽極電極ADE被施加正性電壓而陰極電極⑶E被施加負性電壓時，在η—型半導體區域NR4與ρ型半導體區域PR3之間的pn結是正向偏置的，從而其中流過了電流。另一方面，當陽極電極ADE被施加負性電壓而陰極電極CDE被施加正性電壓時，在η —型半導體區域NR4與ρ型半導體區域PR3之間的pn結是反向偏置的，從而其中無電流流過。如此方式，可以操作具有整流功能的二極體FWD。
[0107]
[0108]如上所述，在本發明第一實施例中，IGBT Ql形成在半導體晶片CHPl處，而二極體FffD形成在半導體晶片CHP2處。換言之，在本發明第一實施例中，IGBT Ql和二極體FWD形成在分立晶片處。將與功率MOSFET作比較而描述為此的原因。
[0109]圖10是示出了在功率MOSFET的器件結構與電路元件之間相關性的截面圖。如圖10中所示的功率MOSFET的器件結構具有與如圖7中所示IGBT的器件結構幾乎相同的配置。移除了作為IGBTQl的構成元件的P+型半導體區域PR1，得到了如圖10中所示的功率MOSFET Q3的器件結構。在功率MOSFET Q3中，IGBT Ql的集電極電極CE對應於漏極電極DE，並且漏極電極DE與漏極端子DT電耦合。此外，在功率MOSFET Q3中，作為IGBTQl的發射極區域的η.型半導體區域ER對應於作為源極區域的η.型半導體區域SR。IGBT Ql的發射極電極EE對應於源極電極SE。隨後，作為功率MOSFET Q3的發射極區域的η+型半導體區域SR與源極電極SE電耦合。源極電極SE與源極端子ST電耦合。此外，功率MOSFET Q3的柵極電極GE與柵極端子GT電耦合。
[0110]如圖10所示，如此配置的功率MOSFET Q3包括由溝槽柵結構形成的M0SFET10，並且包括由P型半導體區域PR2和η —型半導體區域NR2形成的pn結二極體。也即，在功率MOSFET Q3中，pn結二極體也根據器件結構而與MOSFET寄生形成。pn結二極體與功率MOSFET —體形成，並且因此稱作主體二極體11。換言之，在功率MOSFET Q3中，M0SFET10的形成也必需地導致主體二極體11的形成。結果，當功率MOSFET用於反相器電路時，主體二極體11形成在功率MOSFET的內部。主體二極體11用作續流二極體。因此，當功率MOSFET用於反相器電路時，無需在另一晶片處形成二極體。
[0111]另一方面，圖11是示出了在IGBT Ql的器件結構與電路元件之間相關性的示意圖。在圖11中，IGBT Ql包括溝槽柵結構的M0SFET10，並且包括由P型半導體區域PR2、n—型半導體區域NR2、以及ρ+型半導體區域PRl形成的PNP雙極電晶體12。也即，在IGBTQl中，形成了 PNP雙極電晶體12而替代了主體二極體11。這是由於以下原因:在如圖10所示功率MOSFET Q3中，ρ型半導體區域PR2和η —型半導體區域NR2必需地形成了主體二極體11 ；然而，在IGBT Ql的情形中，ρ+型半導體區域PRl添加至功率MOSFET Q3的器件結構；因此，形成了 PNP雙極電晶體12，而不是主體二極體11。因此，在IGBTQl中，根據器件結構並非必需地形成主體二極體11。這產生了新近提供續流二極體的必要性。
[0112]此處，可以考慮的是，在與IGBT Ql相同的半導體晶片處形成用作續流二極體的二極體FWD。然而，為了以下原因，IGBT Ql和二極體FWD不形成在相同半導體晶片處，而是IGBT Ql和二極體FWD形成在不同半導體晶片處。
[0113]在採用二極體FWD時，為了改進開關特性，在當前情況下，施加了電子束，由此控制載流子的壽命。換言之，電子束的應用導致晶體缺陷的形成。晶體缺陷加速了載流子的消除。因此，改進了二極體FWD的開關特性。類似地，也對於IGBT Ql，施加電子束以便改進特性。然而，用於施加電子束至二極體FWD的條件與用於施加電子束至IGBT Ql的條件是不同的。
[0114]在該步驟處，例如，在其中在相同半導體晶片處形成IGBT Ql和二極體FWD的情形中，當施加電子束以便改進二極體FWD的開關特性時，電子束也在相同條件下施加至IGBTQl0結果，變得難以在二極體FWD的特性改進與IGBT Ql的特性改進之間實現一致性。與此相反，即便可以改進二極體FWD的特性，也可能惡化IGBTQl的特性。這是因為用於施加電子束以改進IGBT Ql的特性的條件與用於施加電子束以改進二極體FWD的特性的條件是不同的。
[0115]就此而言，當在分立半導體晶片處形成IGBT Ql和二極體FWD時，可以不同地設置用於施加電子束至IGBT Ql的條件與用於施加電子束至二極體FWD的條件。換言之，當在分立半導體晶片處形成IGBT Ql和二極體FWD時，能夠在從改進IGBT Ql的特性的角度的最佳條件下執行電子束施加，並且能夠在從改進二極體FWD的特性的角度的最佳條件下執行電子束施加。換言之，在本發明第一實施例中，從在改進IGBT Ql特性與改進二極體FWD特性之間實現兼容性的角度，在分立半導體晶片處形成IGBT Ql和二極體FWD。
[0116]對於IGBT Ql而言,主體二極體最初並未以器件結構的方式寄生地形成。這較少地產生了在相同半導體晶片處形成IGBT Ql和二極體FWD的動機。此外，注意到在IGBT Ql的特性改進與二極體FWD的特性改進之間實現兼容性的觀點。這意味著與在相同半導體晶片處相比，更需要在分立半導體晶片處形成IGBT Ql和二極體FWD。為了前述原因，在本發明第一實施例中，在分立半導體晶片處形成IGBT Ql和二極體FWD。
[0117]
[0118]接著，將描述本發明第一實施例中半導體器件的安裝配置。在本發明第一實施例中半導體器件涉及如圖3所示的反相器電路，並且包括用作在一個封裝中形成的反相器電路INV的構成元件的一個IGBT Ql和一個二極體FWD。也即，在本發明第一實施例中使用六個半導體器件，由此形成了用作用於驅動三相電機的三相反相器電路INV的電子器件(功率模塊)。
[0119]圖12是示出了本發明第一實施例中半導體器件PACl的外側配置的平面圖。如圖12所示，本發明第一實施例中半導體器件PACl具有形成為矩形形狀、並且由樹脂製成的密封主體MR。密封主體MR具有如圖12所不的頂表面,與頂表面相對的底表面,位於頂表面和底表面之間沿厚度方向的第一側表面，以及與第一側表面相對的第二側表面。在圖12中，示出了形成了第一側表面的側邊SI，以及示出了形成第二側表面的側邊S2。此外，密封主體MR具有與第一側表面和第二側表面交叉的第三側表面，以及與第一側表面和第二側表面交叉並且與第三側表面相對的第四側表面。在圖12中，示出了形成了第三側表面的側邊S3，以及示出了形成了第四側表面的側邊S4。
[0120]此處，在本發明第一實施例中半導體器件PACl中，如圖12所示，多個引線LDl的相應一個部分從第一側表面突出，並且多個引線LD2的相應一個部分從第二側表面突出。在該情形下，引線LDl形成了發射極端子ET，並且引線2形成了信號端子SGT。隨後，形成了發射極端子ET的多個引線LDl的每個寬度要大於形成了信號端子SGT的多個引線LD2的每個寬度。換言之，在本發明第一實施例中，多個引線LDl共同地稱作第一引線(第一引線組)，並且多個引線LD2共同地稱作第二引線(第二引線組)。在該情形下，第一引線的從密封主體MR暴露的那部分由多個部分(多個引線LDl)形成，並且第二引線的從密封主體MR暴露的那部分由多個部分(多個引線LD2)形成。在該情形下，在平面圖中，也可以說的是，第一引線的多個部分的每個寬度要大於多個引線LD2的每個寬度。這也考慮到以下因素而實施:大電流流過發射極端子ET，並且因此需要減小電阻；與之相反，僅有微量電流流過信號端子SGT。
[0121]隨後，將描述形成了本發明第一實施例中半導體器件PACl的密封主體MR的內部結構。圖13A和圖13B是示出了形成本發明第一實施例中半導體器件PACl的密封主體MR的內部結構的示意圖，其中圖13A對應於平面圖，而圖13B對應於沿著圖13A的線A-A的截面圖。
[0122]首先，在圖13A中，在密封主體MR的內側中，設置了矩形形狀的晶片安裝部分TAB。晶片安裝部分TAB也用作用於提高熱輻射效率的散熱器，並且例如由包括具有高熱導率的銅作為主要組分的材料形成。此處，術語「主要組分」表示形成部件的構成材料的最大量的材料組分。例如，術語「包括銅作為主要組分的材料」意味著用於部件的材料包括最大量的銅。用在本說明書中的術語「主要組分」意在表示不排除例如其中部件基本上由銅形成、並且額外的包含雜質的情形。
[0123]在晶片安裝部分TAB之上，經由例如由高熔點焊料形成的導電粘附劑ADHl而安裝了包括在其中形成的IGBT的半導體晶片CHP1、以及包括在其中形成的二極體的半導體晶片CHP2。在該步驟處，包括了安裝在其之上的半導體晶片CHPl和半導體晶片CHP2的表面定義為晶片安裝部分TAB的第一表面，以及與第一表面相對的表面定義為第二表面。在該情形下，半導體晶片CHPl和半導體晶片CHP2安裝在晶片安裝部分TAB的第一表面之上。特別地，包括在其中形成的二極體的半導體晶片CHP2被設置成使得在半導體晶片CHP2的背表面處形成的陰極電極焊盤經由導電粘附劑ADHl而與晶片安裝部分TAB的第一表面接觸。在該情形下，在半導體晶片CHP2的正表面處形成的陽極電極焊盤ADP朝上指向。另一方面，包括在其中形成的IGBT的半導體晶片CHPl被設置成使得形成在半導體晶片CHPl的背表面處的集電極電極CE(集電極電極焊盤CP)(參見圖5)經由導電粘附劑ADHl而與晶片安裝部分TAB的第一表面接觸。在該情形下，在半導體晶片CHPl的正表面處形成的發射極焊盤EP和多個電極焊盤朝上指向。因此，半導體晶片CHPl的集電極電極焊盤CP與半導體晶片CHP2的陰極電極焊盤經由晶片安裝部分TAB而彼此電耦合。
[0124]此外，在附圖13A中，晶片安裝部分TAB的平面面積大於半導體晶片CHPl和半導體晶片CHP2的總平面面積。接著，在平面圖中，在晶片安裝部分TAB的其中半導體晶片CHPl和半導體晶片CHP2並未彼此疊置的位置處的部分中，形成了從晶片安裝部分TAB的第一表面穿透至第二表面的穿通孔TH。在穿通孔TH中，填充了密封主體MR的一部分。
[0125]隨後，如圖13A所示，在半導體晶片CHPl的發射極電極焊盤EP以及半導體晶片CHP2的陽極電極焊盤ADP之上，經由例如由高熔點焊料形成的導電粘附劑ADH2而設置了作為導電部件的夾件CLP。接著，夾件CLP經由導電粘附劑ADH2而與發射極端子ET耦合。因此，半導體晶片CHPl的發射極電極焊盤EP和半導體晶片CHP2的陽極電極焊盤ADP經由夾件CLP而與發射極端子ET電耦合。夾件CLP由板狀部件形成，包括例如銅作為主要組分。換言之，在本發明第一實施例中，大電流從發射極電極焊盤EP流至半導體晶片CHPl的發射極端子ET。因此，使用了能夠確保大面積的夾件CLP以便能夠在其之中傳導大電流。
[0126]此外，如圖13A所示，在半導體晶片CHPl的正表面處，形成了多個電極焊盤。多個電極焊盤經由作為導電部件的接線W而分別與信號端子SGT電耦合。具體地，多個電極焊盤包括柵極電極焊盤GP、溫度檢測電極焊盤TCP、溫度檢測電極焊盤TAP、電流檢測電極焊盤SEP、以及Kelvin檢測電極焊盤KP。接著，柵極電極焊盤GP經由接線W而與作為信號端子SGT中的一個端子的柵極端子GT電耦合。類似地，溫度檢測電極焊盤TCP經由接線W而與作為一個信號端子SGT的溫度檢測端子TCT電耦合。溫度檢測電極焊盤TAP經由接線而與作為一個信號端子SGT的溫度檢測端子TAT電耦合。然而，電流檢測電極焊盤SEP經由接線W而與作為一個信號端子SGT的電流檢測端子SET電耦合。Kelvin檢測電極焊盤KP經由接線W而與Kelvin檢測端子KT電耦合。在該情形下，接線W由包括例如金、銅和鋁作為主要組分的導電部件形成。
[0127]此處，如圖13A所示，在平面圖中，半導體晶片CHP2被安裝在晶片安裝部分TAB的第一表面之上，以便位於發射極端子ET與半導體晶片CHPl之間，並且半導體晶片CHPl被安裝在晶片安裝部分TAB的第一表面之上，以便位於半導體晶片CHP2與信號端子SGT之間。
[0128]換言之，沿著作為第一方向的y方向設置發射極端子ET、半導體晶片CHP2、半導體晶片CHPl、以及信號端子SGT。具體地，在平面圖中，半導體晶片CHP2被安裝在晶片安裝部分TAB的第一表面之上以便比半導體晶片CHPl更接近發射極端子ET，並且半導體晶片CHPl被安裝在晶片安裝部分TAB的第一表面之上以便比半導體晶片CHP2更接近信號端子SGT。
[0129]接著，在平面圖中，在晶片安裝部分TAB的第一表面之上安裝半導體晶片CHP1，使得柵極電極焊盤GP比發射極電極焊盤EP更靠近信號端子SGT。更具體地，在平面圖中，在晶片安裝部分TAB的第一表面之上安裝半導體晶片CHPl以使得包括柵極電極焊盤GP、溫度檢測電極焊盤TCP、溫度檢測電極焊盤TAP、電流檢測電極焊盤SEP、以及Kelvin檢測電極焊盤KP的多個電極焊盤比發射極電極焊盤EP更靠近信號端子SGT。換言之，也可以說，沿著在平面圖中最靠近半導體晶片CHPl的側邊的信號端子SGT的側邊而設置半導體晶片CHPl的多個電極焊盤。在該步驟處，如圖13A所示，在平面圖中，夾件CLP被設置成不與包括柵極電極焊盤GP的多個電極焊盤以及多個接線W的任何一個疊置。
[0130]在內部如此配置的半導體器件PACl中，通過例如樹脂密封了晶片安裝部分TAB的一部分、發射極端子ET的一部分、多個晶片端子SGT的相應部分、夾件CLP、以及接線W，由此形成密封主體MR。
[0131]隨後，在圖13B中，在晶片安裝部分TAB的第一表面之上，經由導電粘附劑ADHl而安裝了包括在其中形成的IGBT的半導體晶片CHP1、以及包括在其中形成的二極體的半導體晶片CHP2。接著，在從半導體晶片CHPl的正表面之上至半導體晶片CHP2的正表面之上，經由導電粘附劑ADH2而設置了夾件CLP。夾件CLP進一步經由導電粘附劑ADH2而與發射極端子ET耦合，並且發射極端子ET的一部分從密封主體MR暴露。此外，半導體晶片CHPl經由接線W而與從發射極端子ET而在其相對側邊上設置的信號端子SGT耦合。每個信號端子SGT的一部分也從密封主體MR暴露。
[0132]此處，如圖13B所示，晶片安裝部分TAB的第二表面從密封主體MR的底表面暴露。晶片安裝部分TAB的暴露的第二表面用作集電極端子CT。接著，當在接線板上安裝半導體器件PACl時，晶片安裝部分TAB的第二表面成為能夠與形成在接線板之上的接線焊接的表面。
[0133]在晶片安裝部分TAB的第一表面之上，安裝了半導體晶片CHPl和半導體晶片CHP2。半導體晶片CHPl的集電極電極焊盤和半導體晶片CHP2的陰極電極焊盤經由導電粘附劑ADHl與晶片安裝部分TAB接觸。結果，集電極焊盤和陰極電極焊盤經由晶片安裝部分TAB而彼此電耦合，並且最終與集電極端子CT電耦合。此外，如圖13B所示，晶片安裝部分TAB的厚度要大於發射極端子ET和信號端子SGT的厚度。
[0134]以如上所述直至該處的方式，安裝並且配置了本發明第一實施例中的半導體器件。此處，將對於本發明第一實施例中半導體器件PACl的安裝配置給出另一種表述。
[0135]例如，本發明第一實施例中的半導體器件PACl具有第一外部電極、第二外部電極、以及第三外部電極，並且具有被設置成插入在第一外部電極與第二外部電極之間的半導體晶片CHPl以及被設置成插入在第一外部電極與第二外部電極之間的導體晶片CHP2。接著，通過密封主體MR密封了包括在其中形成IGBT的半導體晶片CHPl以及包括在其中形成二極體的半導體晶片CHP2、第一外部電極的一部分、第二外部電極的一部分、以及第三外部電極的一部分。
[0136]在該情形下，半導體晶片CHPl的發射極電極焊盤EP與半導體晶片CHP2的陽極電極焊盤ADP經由第一外部電極的第一部分而彼此電耦合；半導體晶片CHPl的柵極電極焊盤GP與第二外部電極電耦合。然而，半導體晶片CHPl的集電極焊盤和半導體晶片CHP2的陰極電極焊盤經由第三外部電極而彼此電耦合。
[0137]此外，第一外部電極的第二部分和第二外部電極從密封主體MR暴露。在平面圖中，半導體晶片CHP2位於半導體晶片CHPl與第一外部電極的第二部分之間，並且半導體晶片CHPl位於半導體晶片CHP2與第二外部電極之間。
[0138]當通過這種表達方式描述本發明第一實施例中半導體器件PACl的安裝配置時，在圖13A和圖13B中，第一外部電極對應於發射極端子ET和夾件CLP的組合的構成元件，並且第二外部電極對應於信號端子SGT和接線W的組合的構成元件。此外，第三外部電極對應於將要作為集電極端子CT的晶片安裝部分TAB。接著，第一外部電極的第一部分對應於夾件CLP，以及第一外部電極的第二部分對應於發射極端子ET。因此，在本發明第一實施例中半導體器件PACl中，第一外部電極的第一部分(夾件CLP)和第二部分(發射極端子ET)是分立結構。此外，第一外部電極的第一部分和第二部分經由導電粘附劑ADH2而彼此電率禹合。
[0139]順帶提及，對於本發明第一實施例中半導體器件PACl而言，從減小導通電阻的角度來看，對於用於在晶片安裝部分TAB與安裝在晶片安裝部分TAB之上的半導體晶片CHPl和半導體晶片CHP2之間耦合的導電粘附劑ADHl，或者對於用於耦合在半導體晶片CHPl和半導體晶片CHP2和夾件CLP之間的導電粘附劑ADH2，使用了焊料。換言之，對於用於需要減小導通電阻的反相器電路的半導體器件PAC1，使用了具有大電導率的焊料。結果，減小了導通電阻。
[0140]然而，在完成了本發明第一實施例中半導體器件PACl作為產品之後，在電路板(安裝襯底)上安裝半導體器件PAC1。在該情形下，為了在半導體器件PACl與安裝襯底之間耦合，使用了焊料。在通過焊料耦合的情形中，必需加熱處理以便熔化用於耦合的焊料。
[0141]此處，當用於在半導體器件PACl與安裝襯底之間耦合的焊料以及在半導體器件PACl內部使用的焊料是相同材料時，施加以用於耦合在半導體器件PACl和安裝襯底之間的加熱處理(回流)也導致了用於半導體器件PACl內部的焊料的熔化。在該情形下，發生以下缺陷條件:由於焊料熔化導致的體積膨脹將引起密封了半導體器件PACl的樹脂中的裂縫，並且熔化的焊料洩漏至外部。
[0142]因此，在半導體器件PACl的內部使用高熔點焊料。在該情形下，施加以用於耦合在半導體器件PACl與安裝襯底之間的加熱處理(回流)不會引起用於半導體器件PACl內部的高熔點焊料的熔化。因此，其能夠防止以下缺陷條件:由於高熔點焊料的熔化而導致的體積膨脹將引起密封了半導體器件PACl的樹脂中的裂縫，並且熔化的焊料洩漏至外部。
[0143]此處，對於用於耦合在半導體器件PACl與安裝襯底之間的焊料，使用具有約220°C熔點的焊料，由例如Sn(錫)-銀(Ag)-銅(Cu)所代表。在回流的時刻，加熱半導體器件PACl至高達260°C。這意味著例如在本說明書中使用的術語「高熔點焊料」意在意味著即便加熱至約260°C也不會熔化的焊料。其代表性示例可以包括具有300°C或更高熔點、以及約350°C的回流溫度、並且包括90wt%或更多的量的Pb (鉛)的焊料。
[0144]基本上，對於本發明第一實施例中半導體器件PAC1，假設的是用於導電粘附劑ADHl的高熔點焊料以及用於導電粘附劑ADH2的高熔點焊料是由相同材料組分構成。然而，不限於此，例如，形成導電粘附劑ADHl的高熔點焊料與形成導電粘附劑ADH2的高熔點焊料可以由不同材料組分構成。
[0145]
[0146]隨後，將描述本發明第一實施例中半導體器件PACl的特徵。在圖13A中，本發明第一實施例中第一特徵在於以下點:發射極端子ET從密封主體MR的側邊SI突出，並且信號端子SGT從密封主體MR的側邊S2突出。也即，本發明第一實施例中第一特徵在於:發射極端子ET從密封主體MR突出的側邊、與信號端子SGT從密封主體MR突出的側邊是不同的。更具體地，信號端子SGT從密封主體MR的與發射極端子ET從其突出的側邊相對的側邊突出。在該情形中，例如，可以獲得以下優點。
[0147]第一優點在於，如圖13A所示，可以沿著密封主體MR的側邊SI設置發射極端子ET0換言之，在本發明第一實施例中半導體器件PACl假設適用於反相器電路，以在其之中傳輸例如數百安培的大電流。因此，必需充分地確保在大電流流經的發射極端子ET處的電流路徑。就此而言，在本發明第一實施例中，可以沿著作為密封主體MR的一個側邊的側邊SI而設置發射極端子ET。這意味著可以充分地確保在發射極端子ET處的電流路徑。結果，根據本發明第一實施例，其能夠充分地確保發射極端子ET用作電流路徑。因此，其能夠使得半導體器件PACl應用於反相器電路以用於在其之中傳輸數百安培的大電流。此外，能夠減小發射極端子ET處的電阻。結果，根據本發明第一實施例，也能夠改進在反相器電路處從DC電能轉換為AC電能的轉換效率。也即，在本發明第一實施例中，發射極端子MT從其突出的密封主體MR的側邊、與信號端子SGT從其突出的密封主體MR的側邊是不同的。因此，發射極端子ET的寬度可以增大，而不用考慮信號端子SGT的佔用空間。因此，根據本發明第一實施例，由於可以充分地確保發射極端子ET佔用面積的該事實，能夠提供能夠支持大電流的高性能半導體器件PAC1，並且由於電阻減小而也有助於減小功耗。
[0148]接著，第二優點在於如下點:如圖13A所示，在彼此相對的側邊處設置發射極端子ET和信號端子SGT ;因此，可以不受夾件CLP布圖位置的限制而設置接線W。例如，在圖13A中，在包括了在其中形成的二極體的半導體晶片CHP2的正表面處的陽極電極焊盤ADP、以及在包括了在其中形成的IGBT的半導體晶片CHPl的正表面處的發射極電極焊盤EP經由夾件CLP而與設置在密封主體MR的側邊SI上的發射極端子ET電耦合。另一方面，形成在半導體晶片CHPl的正表面處的多個電極焊盤經由接線W而分別與設置在密封主體MR的側邊S2上的信號端子SGT電耦合。因此，發射極端子ET設置在側邊SI上，而信號端子SGT設置在側邊S2上。因此，可以不受彼此限制地設置待與發射極端子ET耦合的夾件CLP以及待與信號端子SGT耦合的接線W。
[0149]特別地，在半導體晶片CHPl處，發射極電極焊盤EP設置在側邊SI上，並且多個電極焊盤設置在側邊S2上。通過採用發射極焊盤EP和多個電極焊盤的這種布圖配置的協同效應，能夠如圖13A所示不受彼此限制地設置夾件CLP和接線W。這意味著可以例如通過減小在信號端子SGT與多個電極焊盤之間的距離來縮短每個接線W的長度。結果，可以減小了存在於接線W中的寄生電感，這可以改進電路操作的穩定性。
[0150]此外，第三優點在於以下點:如圖13B所示，引線(發射極端子ET和信號端子SGT)從密封主體MR的相對側邊突出；這導致了當在接線板上安裝半導體器件PACl時對安裝穩定性的改進。特別地，對於本發明第一實施例中的半導體器件PAC1，從密封主體MR突出的每個引線被處理為鷗翼形，並且通過處理過的引線來建立與接線板的端子的電耦合。因此，在其中弓I線從密封主體MR的相對側邊突出的結構的情形中，平衡是良好的，這改進了在接線板上安裝半導體器件PACl的穩定性。結果，能夠改進用於安裝半導體器件PACl的位置精度以及改進焊料耦合可靠性。
[0151]接著，第四優點成為特別顯而易見地可用於數百安培的大電流。例如，在圖13A和圖13B中，在本發明第一實施例的半導體器件PACl中，大電流流過如下電流路徑:從作為晶片安裝部分TAB的第二表面的集電極端子CT，穿過形成在半導體晶片CHPl內部中的IGBT、形成在半導體晶片CHPl的正表面處的發射極電極焊盤EP以及夾件CLP至發射極端子ET。此處，依照安培定律，當電流流過時，在電流周圍必然會產生磁場。磁場強度隨著電流幅度增大而增大。因此，隨著穿過的電流幅度更大，得到的磁場也變得更強。在該步驟處，當在流過了大電流的發射極端子ET附近存在信號端子SGT時，信號SGT受到磁場的影響。具體地，由所產生的磁場引起的電磁感應噪聲施加至信號端子SGT。在該情形下，特別地，當信號端子SGT的柵極端子GT施加具有電磁感應噪聲時，例如，等於或大於設定數值的電壓施加至IGBT的柵極電極。結果，IGBT可以崩潰。此外，在除了柵極電極GT之外的其它信號端子SGT處，噪聲的疊加可以引起電流檢測電路、溫度檢測電路等等的故障。換言之，當信號端子SGT設置在其中流過大電流的發射極端子ET附近時，由大電流引起的大磁場也提高了電磁感應噪聲。這不利地影響了信號端子SGT。換言之，信號端子SGT是用於在其之中傳輸弱電流信號或電壓信號的路徑。因此，必需減小由於在大電流時的強磁場所導致的電磁感應噪聲的效應。
[0152]就此而言，對於本發明第一實施例中半導體器件PACl而言，根據前述第一特徵，其中流過大電流的發射極端子ET與其中傳輸弱信號的信號端子SGT設置在彼此相對側邊處，並且設置成彼此最遠間隔開。因此，根據本發明第一實施例，能夠防止以下的發生:大電流流過發射極端子ET，以及由大電流引起的電磁感應噪聲不利地影響了信號端子SGT。這意味著，根據本發明第一實施例，即便在支持大電流的情形中，也可以改進半導體器件PACl的可靠性。這是從第一特徵得到的第四優點。
[0153]此外，第五優點在於:信號端子SGT也可以沿著密封主體MR的側邊S2設置。例如，在本發明第一實施例中半導體器件PACl中，作為信號端子SGT，使用了柵極端子GT、溫度檢測端子TCT、溫度檢測端子TAT、電流檢測端子SET、以及Kelvin端子KT ;並且增加其它額外信號端子SGT也變得容易。換言之，根據本發明第一實施例的第一特徵，從進一步增強性能和可靠性的觀點，也變得易於通過增加信號端子SGT實現多功能能力。
[0154]接著，在本發明第一實施例中的第二特徵在於以下點:例如，如圖13A所示，在平面圖中，包括了在其中形成的二極體的半導體晶片CHP2被安裝在晶片安裝部分TAB的第一表面之上，以便位於發射極端子ET與包括了在其中形成的IGBT的半導體晶片CHPl之間。換言之，本發明第一實施例中第二特徵在於，包括了在其中形成的二極體的半導體晶片CHP2被設置成使其比包括了在其中形成的IGBT的半導體晶片CHPl更靠近發射極端子ET。
[0155]結果，可以獲得以下優點。也即，在本發明第一實施例中，二極體具有在其中傳輸回流電流以用於釋放在負載中包括的電感中積累的電能的功能。在該步驟處，回流電流經由發射極端子ET從負載流入形成在半導體晶片CHP2處的二極體。在該情形中，例如，當發射極端子ET與包括在其中形成的二極體的半導體晶片CHP2之間的距離增大時，耦合了發射極端子ET和二極體的接線的寄生電感增大。結果，接線的寄生電感抑制了回流電流從發射極端子ET流入二極體中。換言之，寄生電感具有減小發生變化的可能性的功能。因此，例如，寄生電感抑制了回流電流開始從發射極端子ET流至二極體。因此，耦合了發射極端子ET和二極體的接線的寄生電感的增大使得回流電流難以流至二極體。
[0156]這意味著如下:即便當提供二極體以便在其之中傳輸回流電流時，耦合了發射極端子ET和二極體的接線的寄生電感的增大抑制了作為續流二極體的功能的充分發揮。因此，期望減小耦合了發射極端子ET和二極體的接線的長度，由此減小接線的寄生電感。
[0157]就此而言，在本發明第一實施例中，包括在其中形成的二極體的半導體晶片CHP2被設置成更靠近發射極端子ET。因此，縮短了耦合發射極端子ET和二極體的接線的長度。結果，能夠減小接線的寄生電感。結果，根據本發明第一實施例，回流電流變得更可能從發射極端子ET流至二極體，這確保了用作續流二極體功能的充分發揮。結果，根據本發明第一實施例，回流電流變得易於流至形成在半導體晶片CHP2處的二極體。因此，可以有效地保護IGBT。
[0158]接著，本發明第一實施例中第三特徵在於以下點:例如，如圖13A所示，包括了在其中形成的IGBT的半導體晶片CHPl、與包括了在其中形成二極體的半導體晶片CHP2均為矩形形狀；並且半導體晶片CHPl和半導體晶片CHP2被設置成使得矩形形狀的長側邊平行於沿X方向延伸的密封主體MR的側邊SI和側邊S2而延伸。結果，可以增大沿X方向的夾件CLP的寬度，這允許支持大電流。此外，沿X方向夾件CLP寬度的增大可以減小夾件CLP的電阻。結果，也能夠減小在發射極端子ET與半導體晶片CHPl、以及半導體晶片CHP2之間的耦合電阻。
[0159]換言之，在本發明第一實施例中，半導體晶片CHPl和半導體晶片CHP2的平面形狀均形成為矩形形狀。結果，半導體晶片CHPl和半導體晶片CHP2均具有大長度的長側邊。接著，在本發明第一實施例中，設置半導體晶片CHPl和半導體晶片CHP2，使得大長度的長側邊與發射極端子ET的突出方向(y方向)交叉。結果，當設置夾件CLP以便沿著發射極端子ET的突出方向(y方向)時，可以以等於大長度長側邊長度的長度來增大沿X方向夾件CLP的寬度。這意味著，根據本發明第一實施例，不僅可以增大沿著密封主體MR的側邊SI設置的發射極端子ET的沿X方向的寬度，還可以增大夾件CLP的沿X方向的寬度。結果，根據本發明第一實施例，能夠確保寬電流路徑從夾件CLP延伸至發射極端子ET。這允許本發明第一實施例中的半導體器件PACl支持大電流，並且可以減小導通電阻。
[0160]此外，在本發明第一實施例中，與第三特徵有關，設置半導體晶片CHPl和半導體晶片CHP2以使得均為矩形形狀的半導體晶片CHPl和半導體晶片CHP2的短側邊與發射極端子ET的突出方向(y方向)平行。結果，根據本發明第一實施例，能夠縮短沿y方向在包括在其中形成IGBT的半導體晶片CHPl與發射極端子ET之間的距離。換言之，能夠縮短耦合了包括在其中形成IGBT的半導體晶片CHPl與發射極端子ET的夾件CLP的沿y方向的長度。這意味著如下:根據本發明第一實施例，能夠減小在包括在其中形成IGBT的半導體晶片CHPl與發射極端子ET之間的距離。因此，能夠減小半導體器件PACl的導通電阻。
[0161]從說明書直至該處，根據本發明第一實施例中第三特徵，假設的是半導體晶片CHPl和半導體晶片CHP2的平面形狀均形成為矩形形狀。接著，沿著垂直於作為電流流動方向的y方向的X方向設置矩形長側邊。結果，能夠增大夾件CLP的沿X方向(垂直於電流流動方向的方向)的寬度。另一方面，沿著作為電流流動方向的y方向而設置矩形短側邊。因此，能夠縮短沿夾件CLP的7方向長度(沿電流流動方向的長度)。也即，根據本發明第一實施例的第三特徵，能夠增大夾件CLP的沿垂直於電流流動方向的X方向的寬度。此外，能夠縮短沿作為電流流動方向的y方向的長度。因此，能夠充分地減小半導體器件PACl的導通電阻。
[0162]接著，本發明第一實施例中第四特徵在於以下點:例如，如圖13A所示，形成了穿通孔TH，從晶片安裝部分TAB的第一表面穿透至第二表面；並且在每個穿通孔TH中填充了密封主體MR的一部分。換言之，在本發明第一實施例中，晶片安裝部分TAB的平面面積要大於半導體晶片CHPl和半導體晶片CHP2的總平面面積。接著，在平面圖中，在晶片安裝部分tab的半導體晶片CHPl和半導體晶片CHP2並未彼此疊置處的一部分中，形成了穿通孔TH。密封主體MR的一部分填充在每個穿通孔TH中。
[0163]結果，根據本發明第一實施例，可以通過由填充在每個穿通孔TH中密封主體MR的一部分導致的錨定效應而改進密封主體MR與晶片安裝部分TAB之間的粘附強度。換言之，當密封主體MR由樹脂形成時，晶片安裝部分TAB由金屬材料形成，並且密封主體MR與晶片安裝部分TAB由不同材料形成。這可以引起在密封主體MR與晶片安裝部分TAB之間的剝離。就此而言，根據本發明第一實施例的第四特徵，穿通孔TH形成在晶片安裝部分TAB中。形成了密封主體MR的樹脂填充在穿通孔TH的內部中。在該情形下，由填充在穿通孔TH中的樹脂導致的錨定效應改進了在晶片安裝部分TAB與密封主體MR之間的粘附強度。因此，能夠抑制在本發明第一實施例中晶片安裝部分TAB與密封主體MR之間的剝離。結果，能夠有效地防止由於晶片安裝部分TAB和密封主體MR之間剝離而導致外來物質或溼氣穿透進入半導體器件PACl的內部。從說明書直至該處，根據本發明第一實施例中第四特徵，能夠改進半導體器件PACl的可靠性。
[0164]接著，本發明第一實施例中第五特徵在於以下點:例如，如圖13B所示，晶片安裝部分TAB的厚度要大於形成了發射極端子ET或信號端子SGT的引線的厚度，並且晶片安裝部分TAB的第二表面(底表面)從密封主體MR暴露。結果，首先，晶片安裝部分TAB的第二表面從密封主體MR暴露。因此，能夠改進半導體器件PACl的散熱效率。此外，根據本發明第一實施例，晶片安裝部分TAB的厚度是大的。因此，也從該角度而言，能夠改進半導體器件PACl的散熱效率。此外，晶片安裝部分TAB的厚度是大的，這意味著晶片安裝部分TAB的體積是大的。這意味著由此增大了晶片安裝部分TAB的熱容量。結果，能夠抑制半導體器件PACl的溫度上升。也即，採用本發明第一實施例中的半導體器件PAC1，通過晶片安裝部分TAB從密封主體MR暴露的點、以及晶片安裝部分TAB厚度為大的點的協同效應，能夠改進散熱效率並且增大熱容量。因此，根據本發明第一實施例中半導體器件PAC1，散熱效率的改進和熱容量的增大可以抑制由熱量產生引起的溫度上升。結果，根據本發明第一實施例的半導體器件PAC1，能夠抑制由於內部溫度增大引起的元件失效。因此，能夠改進半導體器件PACl的可靠性。
[0165]順帶提及，在本發明第一實施例中半導體器件PACl中，晶片安裝部分TAB的第二表面從密封主體MR暴露，並且暴露的表面也用作集電極端子CT。因此，在本發明第一實施例中，晶片安裝部分TAB不僅具有在其之上安裝半導體晶片CHPl和半導體晶片CHP2的功能，而且還額外的具有用於改進散熱效率的散熱器的功能，以及作為集電極端子CT的功倉泛。
[0166]〈修改示例I>
[0167]接著，將描述本發明第一實施例中半導體器件PACl的修改示例I。圖14是示出了本發明修改示例I中半導體器件PACl的外側配置的平面圖。然而，圖15A和圖15B是均示出了本發明修改示例I中半導體器件PACl的密封主體MR的內部結構的示意圖，其中圖15A對應於平面圖，而圖15B對應於沿著圖15A的線A-A看到的截面圖。
[0168]在圖14和圖15A中，密封主體MR具有頂表面，與頂表面相對的底表面，沿厚度方向位於頂表面和底表面之間的第一側表面，以及與第一側表面相對的第二側表面。在圖14和圖15A中，示出了形成第一側表面的側邊SI，以及示出了形成第二側表面的側邊S2。此夕卜，密封主體MR具有與第一側表面和第二側表面交叉的第三側表面，以及與第一側表面和第二側表面交叉、並且與第三側表面相對的第四側表面。在圖14和圖15A中，不出了形成第三側表面的側邊S3，以及示出了形成第四側表面的側邊S4。
[0169]此處，本發明修改示例I的半導體器件PACl的特徵在於:晶片安裝部分TAB的一部分從密封主體MR的側表面突出。換言之，本發明修改示例I的特徵在於:晶片安裝部分TAB的一部分從密封主體MR的第三側表面和第四側表面突出。
[0170]結果，根據本發明修改示例I，能夠獲得以下優點。例如，在測量大電流的測試步驟等等中，測試端子可以與從密封主體MR的側表面突出的晶片安裝部分TAB接觸。因此，能夠改進測試步驟的可接觸性。
[0171]此外,對於本發明修改不例I中半導體器件PAC1,晶片安裝部分TAB的一部分從密封主體MR突出，導致了密封主體MR自身尺寸的減小。這意味著減小了本發明修改示例I中半導體器件PACl的封裝尺寸(密封主體MR的尺寸)。結果，能夠減小半導體器件PACl的安裝面積。
[0172]此外，在本發明修改示例I中，晶片安裝部分TAB的一部分從密封主體MR的側表面突出並且暴露。因此，焊料倒角(fillet)可以形成在該部分處。換言之，根據本發明修改示例I的半導體器件PACl，不僅是發射極端子ET和信號端子SGT，晶片安裝部分TAB的突出部分也可以通過焊料與接線板耦合。因此，能夠改進將半導體器件PACl安裝至接線板的可靠性。此外，就此而言，也能夠改進在半導體器件PACl的安裝中焊接的外部可視性。
[0173]〈修改示例2>
[0174]接著，將描述本發明第一實施例中半導體器件PACl的修改示例2。圖16是示出了本發明修改示例2中半導體器件PACl的外部配置的平面圖。此外，圖17A和圖17B是每個示出了本發明修改示例2中半導體器件PACl的密封主體MR的內部結構的示意圖，其中圖17A對應於平面圖，而圖17B對應於沿著圖17A的線A-A看到的截面圖。
[0175]此處，本發明修改示例2中半導體器件PACl的特徵在於:如圖16和圖17A所示，減少了發射極端子ET和信號端子SGT的相應數目。結果，可以簡化半導體器件PACl的配置，並且也可以減小製造成本。換言之，對於包括了在其中形成的IGBT的半導體晶片CHP1，當可以減少功能時，可以減少信號端子SGT的數目。此外，在本發明修改示例2中，減少了發射極端子ET的數目。然而，發射極端子ET的相應寬度的增大允許支持大電流。
[0176]順帶提及，在如圖12和圖13A以及圖13B所示第一實施例中半導體器件PACl中，在如圖14和圖15A以及圖15B所示修改示例I中半導體器件PACl中，以及在如圖16和圖17A以及圖17B所示修改示例2中半導體器件PACl中，發射極端子ET的數目等於信號端子SGT的數目。然而，並非限定於此，發射極端子ET的數目可以大於或者小於信號端子SGT的數目。此外，可以根據將要流過半導體器件PACl的電流的幅度而合適地設置發射極端子ET的寬度。
[0177]
[0178]通過將即將作為如圖3所示反相器電路INV的構成元件的一個IGBT Ql和一個二極體FWD集成在一個封裝中而獲得本發明第一實施例中的半導體器件。這意味著本發明第一實施例中六個半導體器件用於形成將作為三相反相器電路INV的電子器件(功率模塊)。以下，將參照附圖描述電子器件的配置。
[0179]圖18A和圖18B是每個示出了本發明第一實施例中電子器件EA的配置的示意圖。特別地，圖18A是示出了本發明第一實施例中電子器件EA的配置的平面圖，而圖18B是從圖18A的紙平面底部看到的側視圖。
[0180]如圖18A所示，本發明第一實施例中電子器件EA包括接線板WB。在接線板WB之上，安裝了六個半導體器件PACl至PAC6。
[0181]接線板WB例如由IMS:絕緣的金屬襯底形成。絕緣的金屬襯底包括形成在例如由鋁形成的Al基底之上的樹脂絕緣層，並且具有在樹脂絕緣層之上形成了接線的銅箔。隨後，通過在絕緣的金屬襯底和焊料表面處形成的由銅箔形成的接線而耦合了六個半導體器件PACl至PAC6。在本發明第一實施例中，通過使用絕緣的金屬襯底作為接線板WB，可以減小熱阻。這是由於以下事實:根據絕緣的金屬襯底，樹脂絕緣層是薄的，並且具有高熱導率的Al基底是厚的，並且因此能夠改進散熱效率。結果，能夠抑制本發明第一實施例中電子器件EA的溫度上升。這使得能夠改進電子器件EA的可靠性。
[0182]在本發明第一實施例中電子器件EA中，例如如圖18A所示，半導體器件PACl和半導體器件PAC2被設置成以使其沿y方向排列；半導體器件PAC3和半導體器件PAC4被設置成使其沿I方向排列；並且半導體器件PAC5和半導體器件PAC6被設置成使其沿y方向排列。
[0183]在該情形下，半導體器件PACl形成了如圖3所示第一支路LGl的上部臂，並且半導體器件PAC2形成了如圖3所示第一支路LGl的下部臂。類似地，半導體器件PAC3形成了如圖3所示第二支路LG2的上部臂，而半導體器件PAC4形成了如圖3所示第二支路LG2的下部臂。此外，半導體器件PAC5形成了如圖3所示第三支路LG3的上部臂，而半導體器件PAC6形成了如圖3所示第三支路LG3的下部臂。
[0184]接著，例如如圖18A或圖18B所示，半導體器件PAC1、半導體器件PAC3、和半導體器件PAC5被設置成使其沿X方向排列。半導體器件PAC2、半導體器件PAC4和半導體器件PAC6被設置成使其沿X方向排列。因此，在本發明第一實施例中電子器件EA中，在接線板WB的底側邊上沿X方向並排設置的三個半導體器件PAC1、PAC3、PAC5分別成為第一支路LGl至第三支路LG3的相應上部臂的構成元件。另一方面，在接線板WB的頂側邊上沿x方向並排設置的三個半導體器件PAC2、PAC4和PAC6分別成為第一支路LGl至第三支路LG3的相應下部臂的構成元件。
[0185]在該情形下，例如，關注半導體器件PACl和半導體器件PAC2。接著，在平面圖中，沿著y方向設置半導體器件PACl和半導體器件PAC2以使得相應引線LDl彼此相對。類似地，沿著y方向設置半導體器件PAC3和半導體器件PAC4以使得相應引線LDl彼此相對。此夕卜，也沿著y方向設置半導體器件PAC5和半導體器件PAC6以使得相應引線LDl彼此相對。
[0186]另一方面，例如，關注沿X方向排列的半導體器件PAC1、半導體器件PAC3和半導體器件PAC5。接著，在平面圖中，沿X方向設置半導體器件PAC1、半導體器件PAC3和半導體器件PAC5以使得相應引線LDl朝向相同方向(+y方向)。類似地，在平面圖中，沿著x方向設置半導體器件PAC2、半導體器件PAC4和半導體器件PAC6，使得相應弓I線LDl朝向相同方向(一y方向)。
[0187]此處，例如，如圖18A所示，沿作為第一方向的y方向中+y方向突出的半導體器件PACl的引線LDl (發射極端子)與接線板WB的接線WLl (U)電耦合。另一方面，在一 y方向上突出的半導體器件PACl的引線LD2(信號端子)與接線板WB的接線WL2電耦合。接著，半導體器件PACl的底表面(集電極端子)與沿接線板WB的y方向正交的X方向延伸的接線WL3(P)電耦合。
[0188]然而，在圖18A中，在接線板WB處形成的接線WLl(U)與半導體器件PAC2的底表面(集電極端子)電耦合。接著，半導體器件PAC2的引線LD2(信號端子)在+y方向上突出，並且與接線板WB的接線WL2電耦合。此外，半導體器件PAC2的引線LDl (發射極端子)在一 y方向上突出，並且與接線板WB的接線WL4(N1)電耦合。
[0189]此外，在圖18A中，接線板WB的接線WL3(P)與半導體器件PAC3的底表面(集電極端子)電耦合。接著，半導體器件PAC3的引線LDl(發射極端子)在+y方向上突出，並且與接線板WB的接線WLl (V)電耦合。此外，半導體器件PAC3的引線LD2(信號端子)在一y方向上突出，並且與接線板WB的接線WL2電耦合。
[0190]此外，在圖18A中，形成在接線板WB處的接線WLl (V)與半導體器件PAC4的底表面(集電極端子)電耦合。接著，半導體器件PAC4的引線LD2(信號端子)在+y方向上突出，並且與接線板WB的接線WL2電耦合。此外，半導體器件PAC4的引線LDl (發射極端子)在一 y方向上突出，並且與接線板WB的接線WL4(N2)電耦合。
[0191]此外，在圖18A中，接線板WB的接線WL3(P)與半導體器件PAC5的底表面(集電極端子)電耦合。接著，半導體器件PAC5的引線LDl(發射極端子)在+y方向上突出，並且與接線板WB的接線WLl (W)電耦合。然而，半導體器件PAC5的引線LD2(信號端子)在一y方向上突出，並且與接線板WB的接線WL2電耦合。
[0192]此外，在圖18A中，在接線板WB處形成的接線WLl(W)與半導體器件PAC6的底表面(集電極端子)電耦合。接著，半導體器件PAC6的引線LD2(信號端子)在+y方向上突出，並且與接線板WB的接線WL2電耦合。然而，半導體器件PAC6的引線LDl (發射極端子)在一 y方向上突出，並且與接線板WB的接線WL4(N3)電耦合。
[0193]順帶提及，如圖18A所示接線WLl (U)與如圖3所示三相感應電機MT的U相位電耦合。如圖18A所示接線WLl (V)與如圖3所示三相感應電機MT的V相位電耦合。然而，如圖18A所示接線WLl (W)與如圖3所示三相感應電機MT的W相位電耦合。如圖18A所示接線WL2與如圖3所示包括了柵極控制電路GC的控制電路、以及未示出的電流檢測電路和溫度檢測電路等等電耦合。此外，如圖18A所示接線WL3(P)與如圖3所示正性電勢端子PT電耦合。如圖18A所示接線WL4(N1)、接線WL4(N2)、和接線WL4(N3)與如圖3所示負性電勢端子NT電耦合。這意味著本發明第一實施例中電子器件EA(功率模塊)具有安裝配置，以便由此形成三相反相器電路INV。
[0194]接著，圖19A和圖19B是每個示出了最終產品CPT的示意圖，其中如圖18A所示電子器件EA安裝在樹脂外殼CS中。特別地，圖19A是示出了最終產品CPT的配置的平面圖，而圖19B是從圖19A的紙平面的底側看到的側視圖。
[0195]如圖19A和圖19B所示，最終產品CPT具有其中電子器件EA安裝在樹脂外殼CS中的配置。接著，在圖19A中，接線WLl (U)經由總線匯流條BB(U)而與端子UT耦合，並且接線WLl (V)經由總線匯流條BB (V)而與端子VT耦合。然而，接線WLl (W)經由總線匯流條BB (W)而與端子WT耦合。在該情形下，端子UT與三相感應電機的U相位電耦合，端子VT與三相感應電機的V相位電耦合，以及端子WT與三相感應電機的W相位電耦合。
[0196]此外，接線WL3(P)經由總線匯流條BB (P)與正性電勢端子PT電耦合。然而，接線WL4(N1)、接線WL4(N2)和接線WL4(N3)經由總線匯流條BB (N)與負性電勢端子NT電耦合。
[0197]此外，接線WL2與耦合端子CNT耦合，並且耦合端子CNT沿z方向彎曲。結果，例如，如圖19B所示，沿z方向彎曲的耦合端子CNT穿過設置在樹脂外殼CS之上的控制板CB，並且與控制板CB耦合。結果，例如，如圖19A所示半導體器件PACl至PAC6的相應引線LD2 (信號端子)經由接線WL2和垂直彎曲的耦合端子而與控制板CB耦合，並且最終均與安裝在控制部CB之上的包括了半導體晶片的控制電路電耦合。結果，意味著由安裝在控制板CB之上的控制電路來控制半導體器件PACl至PAC6。順帶提及，省略了如圖19B所示的控制板CB，因為在圖19A中下層的構成元件變得不可見。
[0198]以如上所述直至該處的方式，本發明第一實施例中的電子器件EA(最終產品CPT)已經實現了安裝配置。
[0199]
[0200]接著，將與相關技術I作比較而描述本發明第一實施例中半導體器件PACl和電子器件EA的優越性。圖20A和圖20B是均示出了相關技術I中半導體器件FRAl中密封主體MR的內部配置的示意圖。特別地，圖20A是示出了相關技術I中半導體器件FRAl中密封主體MR的內部配置的平面圖，而圖20B是沿著圖20A的線A-A切得的截面圖。
[0201]如圖20A所示，在相關技術I中半導體器件FRAl中，包括了在其中形成的IGBT的半導體晶片CHPl被安裝在晶片安裝部分TAB的第一表面之上以使其位於發射極端子ET與包括了在其中形成的二極體的半導體晶片CHP2之間。換言之，在相關技術I中半導體器件FRAl中，包括了在其中形成的IGBT的半導體晶片CHPl被設置成使其比包括了在其中形成二極體的半導體晶片CHP2更靠近發射極端子ET。
[0202]接著，對於如此配置的相關技術I中的半導體器件FRA1，如圖20A所示，沿著密封主體MR的側邊SI，設置了發射極端子ET和信號端子SGT。也即，在相關技術I中，發射極端子ET和信號端子SGT從相同側邊突出。
[0203](I)在該情形下，根據相關技術I，發射極端子ET和信號端子SGT沿著相同側邊設置。因此，必需確保信號端子SGT的佔用空間。結果，無法充分地確保發射極端子ET的寬度。此外，必需確保用於與信號端子SGT耦合所需的接線鍵合區域。因此，也無法充分地確保將要與發射極端子ET電耦合的夾件CLP的寬度。因此，在相關技術I中，發射極端子ET的寬度和夾件CLP的寬度無法設置足夠大，導致狹窄的電流路徑。結果，採用相關技術I中的半導體器件FRA1，支持數百安培的大電流變得困難，並且導通電阻也增大，導致難以改進性能。
[0204]與之相反，根據本發明第一實施例中半導體器件PAC1，如圖13A所示，發射極端子ET和信號端子SGT從不同側邊突出。因此，根據本發明第一實施例，例如，發射極端子ET可以沿著圖13A的側邊SI設置。此外，同樣對於夾件CLP而言，無需考慮與接線接合區域的串擾，使得也可以增大夾件CLP的寬度。換言之，對於本發明第一實施例中的半導體器件PACl，可以充分地確保每個發射極端子ET的寬度以及夾件CLP的寬度。這使得能夠支持數百安培的大電流，並且可以減小導通電阻。因此，能夠改進性能而同時支持大電流(第一優點)。
[0205](2)接著，在相關技術I中，如圖20A所示，包括了在其中形成的IGBT的半導體晶片CHPl的多個電極焊盤與信號端子SGT分別經由接線W而彼此電耦合。在該情形下，在相關技術I中，發射極端子ET和信號端子SGT沿著相同側邊設置。因此，需要設置多個電極焊盤和接線W以便避免夾件CLP與發射極端子ET耦合。也即，在相關技術I中，需要考慮多個電極焊盤的布圖設置以及接線W的設置以便不幹擾夾件CLP。結果，限制了多個電極焊盤的布圖設置和接線W的設置。因此，無法根據電學特性和結構實施最優設置。
[0206]與之相反，根據本發明第一實施例中半導體器件PAC1，如圖13A所示，發射極端子ET和信號端子SGT從不同側邊突出。因此，根據本發明第一實施例，能夠自由地實施對多個電機焊盤的布圖布置以及接線W的布置，而不會受到待與發射極端子ET耦合的夾件CLP的布置的限制。結果，根據本發明第一實施例，變得能夠設置多個電極焊盤和接線W以便減小每個接線W的長度。這可以提供實施最優設置的效果，例如能夠通過減小寄生電感而改進電學特性(第二優點)。
[0207](3)接著，在相關技術I中，如圖20A和圖20B所示，發射極端子ET和信號端子SGT從相同側邊突出，並且引線並不從相對側邊突出。結果，根據相關技術1，僅通過引線(發射極端子ET和信號端子SGT)從密封主體MR的一個側邊突出，半導體器件FRAl安裝在接線板上。這也意味著，在相關技術I中的安裝狀態下，密封主體MR的引線並未從其突出的側邊上的部分可以是懸置的，從而導致對減小安裝可靠性的擔心。換言之，相關技術I中僅一個側邊的安裝形式從襯底安裝的角度而言是不利的。從安裝中位置精度和焊料耦合可靠性的角度而言，存在改進空間。
[0208]與之相反，在本發明第一實施例中半導體器件PACl中，例如，如圖13A和圖13B所示，引線(發射極端子ET和信號端子SGT)從密封主體MR的相對側邊突出。這導致對將半導體器件PACl安裝在接線板上的安裝穩定性的改進。換言之，如本發明第一實施例中半導體器件PACl中所示，在其中弓I線從密封主體相對側邊突出的結構的情形中，平衡是良好的，從而導致對於將半導體器件PACl安裝在接線板上的穩定性的改進。結果，根據本發明第一實施例，能夠改進安裝半導體器件PACl的位置精確度，並且改進焊料耦合的穩定性。這導致了對本發明第一實施例中半導體器件PACl的安裝穩定性的改進(第三優點)。
[0209](4)接著，圖12是用於示出當大電流流過相關技術I中半導體器件FARl時引起的電磁感應噪聲的效應的示意圖。在圖21中，在相關技術I中半導體器件FARl中，大電流流過如下電流路徑:從作為晶片安裝部分TAB的第二表面的集電極端子CT，通過在半導體晶片CHPl的內部形成的IGBT、在半導體晶片CHPl的正表面處形成的發射極電極焊盤EP、以及夾件CLP至發射極端子ET。此處，電流的流動必然在電流周圍產生磁場。磁場強度隨著電流幅度增大而增大。因此，流過的電流幅度越大，則得到的磁場變得越大。在該步驟處，在相關技術I中，發射極端子ET和信號端子SGT沿著相同側邊設置。因此，信號端子SGT設置在其中流過大電流的發射極端子ET的附近。在該情形下，信號端子SGT受到磁場的影響。
[0210]具體地，如圖21所示，在相關技術I中，信號端子SGT設置在發射極端子ET附近。因此，由流過發射極端子ET的大電流所產生的磁場所引起的電磁感應噪聲被施加至信號端子SGT。在該情形中，特別地，當信號端子SGT的柵極端子GT施加了電磁感應噪聲時，例如，等於或大於設定數值的電壓施加至IGBT的柵極電極。結果，IGBT可以崩潰。此外，在除了柵極端子GT之外的其它信號端子SGT處，噪聲的疊加可以引起電流檢測電路、溫度檢測電路等等的故障。換言之，在採用其中信號端子SGT設置在流過大電流的發射極端子ET的附近的相關技術I的配置時，由大電流引起的大磁場也增大了電子感應噪聲。這不利地影響了信號端子SGT。
[0211]與之相反，採用本發明第一實施例中的半導體器件PAC1，例如，如圖13A所示，其中流過大電流的發射極端子ET以及其中傳輸弱信號的信號端子SGT設置在彼此相對的側邊處，並且設置以使其彼此間隔最遠。因此，根據本發明第一實施例，即便當大電流流過發射極端子ET、並且由大電流產生的大磁場所引起的電磁感應噪聲發生時，可以防止電磁感應噪聲不利地影響信號端子SGT。換言之，採用本發明第一實施例中半導體器件PAC1，發射極端子ET和信號端子SGT設置在彼此相對的不同側邊處。因此，即便當支持大電流時，也能夠減小由大電流產生的磁場所引起的電磁感應噪聲。結果，能夠改進本發明第一實施例中半導體器件PACl的可靠性(第四優點)。
[0212](5)接著，如圖20A所示，在相關技術I中，在平面圖中，在晶片安裝部分TAB的第一表面之上安裝包括了在其中形成的IGBT的半導體晶片CHPl，以使其位於發射極ET與包括了在其中形成的二極體的半導體晶片CHP2之間。換言之，在相關技術I中，設置包括了在其中形成二極體的半導體晶片CHP2以便使其比包括了在其中形成IGBT的半導體晶片CHPl更遠離發射極端子ET。這意味著在發射極端子ET與包括了在其中形成二極體的半導體晶片CHP2之間的距離變得更大。此外，在相關技術I中，用於耦合包括了在其中形成二極體的半導體晶片CHP2與發射極端子ET的夾件CLP的寬度也更窄。
[0213]在該情形下，用於耦合發射極端子ET和二極體的接線的寄生電感增大。結果，接線的寄生電感可以抑制回流電流從發射極端子ET流至二極體。也即，用於耦合發射極端子ET和二極體的接線的寄生電感的增大使得回流電流難以流至二極體。
[0214]這意味著如下:在相關技術I中，即便當提供二極體以便其中流過回流電流時，耦合了發射極端子ET和二極體的接線的寄生電感增大。這可以防止續流二極體的功能充分地施展。
[0215]與之相反，在本發明第一實施例中半導體器件PACl中，如圖13A所示，設置包括了在其中形成的二極體的半導體晶片CHP2，以使其靠近發射極端子ET。因此，耦合了發射極端子ET和二極體的接線的長度變得更短。這可以減小接線的寄生電感。此外，根據本發明第一實施例中半導體器件PACl，夾件CLP的寬度也可以大於相關技術I中半導體器件FRAl中的寬度。從該觀點看，也能夠減小耦合了發射極端子ET和二極體的接線的寄生電感。
[0216]結果，根據本發明第一實施例中半導體器件PAC1，回流電流變得更可能從發射極端子ET流至二極體。這可以允許充分地施展作為續流二極體的功能。換言之，根據本發明第一實施例中半導體器件PAC1，回流電流變得更可能流至在半導體晶片CHP2處形成的二極體。因此，可以有效地保護IGBT(第五優點)。
[0217](6)接著，如圖20A所示，在相關技術I中，實現了布置，使得包括了在其中形成的IGBT的半導體晶片CHPl比包括了在其中形成的二極體的半導體晶片CHP2更靠近發射極端子ET。在該情形下，大電流從包括了在其中形成IGBT的半導體晶片CHPl流至發射極端子ET0這意味著如下:以如此方式設置包括了在其中形成的IGBT的半導體晶片CHPl以使其更靠近發射極端子ET ;表面上，這可以減小電流路徑的導通電阻。然而，在相關技術I中，發射極端子ET和信號端子SGT設置在相同側邊(側邊SI)處，導致發射極端子ET的寬度與夾件CLP的寬度減小。這意味著對於電流經由夾件CLP流至發射極端子ET的路徑的導通電阻增大。也即，在相關技術I中，表面上，電流路徑的導通電阻看起來可以減小。然而，實際上，可以考慮的是減小導通電阻的效果變得不那麼顯著。
[0218]就此而言，在本發明第一實施例中半導體器件PACl中，如圖13A所示，實現了布置，使得包括了在其中形成的IGBT的半導體晶片CHPl比包括了在其中形成二極體的半導體晶片CHP2更遠離發射極端子ET。因此，根據本發明第一實施例中半導體器件PAC1，表面上，電流路徑的導通電阻看起來增大了。然而，在本發明第一實施例中，如圖13A所示，發射極端子ET和信號端子SGT設置在彼此相對的側邊處。發射極端子可以沿著側邊SI設置，並且夾件CLP的寬度也可以設置為大於相關技術I中的寬度。此外，實現了設置，使得包括了在其中形成的IGBT的半導體晶片CHPl比包括了在其中形成的二極體的半導體晶片CHP2更遠離發射極端子ET。然而，半導體晶片CHPl和半導體晶片CHP2均為矩形形狀，並且其中排列了發射極端子ET、半導體晶片CHP2和半導體晶片CHPl的方向為短側邊方向。這意味著如下:儘管包括了在其中形成的二極體的半導體晶片CHP2設置在發射極端子ET與包括了在其中形成的IGBT的半導體晶片CHPl之間，在發射極端子ET與包括了在其中形成的IGBT的半導體晶片CHPl之間的距離也並未增大多少。
[0219]從說明書直至該處，通過完整的考慮了發射極端子ET可以沿著側邊SI形成為大的考慮點，夾件CLP的寬度也可以形成為大的考慮點，以及半導體晶片CHPl和半導體晶片CHP2每個形成為矩形形狀、並且沿短側邊方向設置的考慮點，採用本發明第一實施例的半導體器件PACl，可以減小電流路徑的導通電阻(第六優點)。
[0220](7)接著，將描述本發明第一實施例中電子器件EA的優點。圖22是示出了相關技術I中電子器件EA(RA)的配置的平面圖。在圖22中，相關技術I中的電子器件EA(RA)具有在接線板WB之上的六個半導體器件FRAl至FRA6。如圖22所示，半導體器件FRA1、FRA3和FRA5被設置成使其在x方向上排列在接線板WB的y方向的上側邊上。半導體器件FRA2、FRA4和FRA6被設置成使其在x方向上排列在接線板WB的y方向的下側邊上。
[0221]在該情形中，在相關技術I中半導體器件FRAl至FRA6中，如圖22所示，引線LDl (發射極端子)和引線LD2(信號端子)從相同側邊突出。因此，在相關技術I中，每個引線LDl的寬度(在X方向上的寬度)較窄。結果，在相關技術I中，耦合至引線LDl的接線WLl (U)、接線WLl (V)、接線WLl (W)和接線WL4(N)的每個寬度也較窄。此外，在相關技術I中半導體器件FRAl至FRA6中，引線LDl (發射極端子)和引線LD2 (信號端子)從相同側邊突出。這也使得接線WLl⑶、接線WLl (V)、接線WLl (W)和接線WL4 (N)的複雜化，導致接線長度增大。
[0222]結果，也當導通電阻被認為是相關技術I中整個電子器件EA(RA)時，其可以被認為通過減小接線WLl (U)、接線WLl (V)、接線WLl (W)和接線WL4(N)的寬度而增大導通電阻，並且增大其長度。
[0223]與之相反，在本發明第一實施例中電子器件EA中，如圖18A所示，發射極端子ET和信號端子SGT設置在彼此相對的側邊處。因此，例如，如圖18A所示，設置半導體器件PACl至PAC6，使得相應的引線LDl彼此相對。結果，簡化了接線WLl⑶、接線WLl (V)和接線WLl (W)的布線，導致接線長度的減小。結果，在本發明第一實施例中，發射極端子ET和信號端子SGT設置在彼此相對的側邊處。發射極端子ET可以沿著側邊SI設置。因此，也能夠增大將要分別與發射極端子ET耦合的接線WLl⑶、接線WLl (V)和接線WLl (W)的每個寬度。結果，在本發明第一實施例中，也可以減小半導體器件PACl至PAC6的每個導通電阻。此外，也當導通電阻被認為是整個電子器件EA時，簡化了接線WLl (U)、接線WLl (V)和接線WLl(W)的布線，導致更短的長度。此外，增大了接線WLl (U)、接線WLl (V)和接線WLl (W)的每個的寬度。通過其協同效應，可以減小導通電阻。也即，根據本發明第一實施例中電子器件EA，不僅能夠改進單個半導體器件PACl至PAC6的電學特性，也可以改進作為整個電子器件EA的電學特性(第七優點)。
[0224](8)接著，在相關技術I中電子器件EA(RA)中，如圖22所示，引線LDl (發射極端子)的每個寬度變得狹窄，導致接線WLl⑶、接線WLl (V)、接線WLl (W)和接線WL4 (N)的每個寬度減小。因此，變得難以充分確保接線寬度。在該情形下，當大電流流過接線時，狹窄接線寬度區域中溫度上升變得顯著。換言之，可以理解，在狹窄接線寬度區域中，從半導體器件FRAl至FRA6產生熱量以及從接線自身(銅箔)產生熱量一起發生，使得溫度變得最高。因此，需要的是，最大化接線寬度。
[0225]就此而言，在本發明第一實施例中電子器件EA中，如圖18A所示，與相關技術I相t匕，能夠使得待與發射極端子ET耦合的接線WLl⑶、接線WLl (V)和接線WLl (W)的每個的寬度設置的更大。這意味著，即便當大電流流過接線時，可以相對抑制溫度上升。結果，根據本發明第一實施例，能夠抑制電子器件EA的局部溫度上升(第八優點)。
[0226](9)此外，如圖22所示，在相關技術I中半導體器件FRAl至FRA6中，引線LDl(發射極端子)和引線LD2(信號端子)從相同側邊突出。這使得接線WLl (U)、接線WLl (V)、接線WLl (W)和接線WL4(N)的布線複雜化，導致接線長度增大。因此，在相關技術I中的電子器件EA(RA)中，接線板WB的尺寸變得更大。
[0227]與之相反，如圖18A所示，在本發明第一實施例中電子器件EA中，引線LDl (發射極端子)和引線LD2(信號端子)沿著彼此相對側邊設置。因此，例如如圖18A所示，半導體器件PACl至PAC6被設置成使得相應引線LDl彼此相對。結果，簡化了接線WLl⑶、接線WLl(V)和接線WLl (W)的布線，導致接線長度減小。
[0228]此外，如圖19A所示，半導體器件PACl至PAC6被設置成使得相應的引線LDl彼此相對。這導致了其中引線LD2並未在接線板WB之上布線、而是通過耦合端子CNT從接線板WB的外邊緣在垂直方向(z方向)上凸起的安裝結構。因此，在本發明第一實施例中電子器件EA中，並未使得接線WL2至信號接線的複雜化，並且接線WLl⑶、接線WLl (V)和接線WLl(W)不與電源接線等等交叉。
[0229]從說明書直至該處，根據本發明第一實施例中電子器件EA，簡化了接線WLl (U)、接線WLl (V)和接線WLl (W)的布線，從而導致接線長度減小。此外，無需考慮接線WL2到信號接線的複雜化，並且無需考慮接線WLl (U)、接線WLl (V)和接線WLl (W)與電源接線等等的交叉。因此，可以簡化接線布圖配置。換言之，根據本發明第一實施例中的電子器件EA，可以簡化接線布圖配置。結果，可以減小電子器件EA的尺寸(第九優點)。
[0230]
[0231](10)接著，將描述與相關技術2相比的本發明第一實施例中半導體器件PACl的優點。圖23是示出了相關技術2中半導體器件SRA中密封主體MR的內部配置的示意圖。
[0232]在圖23中，相關技術2中的半導體器件SRA具有包括了在其中形成的IGBT的半導體晶片CHP1、以及包括了在其中形成的二極體的半導體晶片CHP2。包括了在其中形成的二極體的半導體晶片CHP2被設置成使其更靠近發射極端子ET。因此，根據相關技術2，可以理解，二極體和發射極端子ET彼此更靠近，並且因此可以減小耦合了發射極端子ET和二極體的接線的寄生電感。然而，如圖23所示，在相關技術2中，發射極端子ET和信號端子SGT設置在密封主體MR的相同側邊處。因此，限制了發射極端子ET的寬度以及夾件CLP的寬度，因為必需確保用於信號端子SGT的布置空間。也即，在相關技術2中，無法充分地確保發射極端子ET的寬度以及夾件CLP的寬度。
[0233]這意味著如下:在相關技術2中，即便當二極體和發射極端子ET被設置成使其彼此更靠近時，發射極端子ET自身的寬度減小；因此，難以有效地減小耦合了發射極端子ET和二極體的接線的寄生電感。換言之，為了有效地減小耦合了發射極端子ET和二極體的接線的寄生電感，必需不僅考慮發射極端子ET和二極體之間的設置關係，還必需考慮發射極端子ET與夾件CLP自身的寬度。因此，從有效減小耦合了發射極端子ET和二極體的接線的寄生電感的角度而言，相關技術2的配置不能說是充分的。
[0234]就此而言，在本發明第一實施例中半導體器件PACl中，如圖13A所示，包括了在其中形成的二極體的半導體晶片CHP2被設置成使其更靠近發射極端子ET。這導致了耦合了發射極端子ET和二極體的接線的長度的減小。結果，能夠減小接線的寄生電感。此外，根據本發明第一實施例中半導體器件PAC1，夾件CLP的寬度也可以設置得大於相關技術I中半導體器件FRAl的寬度。此外，從該觀點看，能夠減小耦合了發射極端子ET和二極體的接線的寄生電感。此外，根據本發明第一實施例中半導體器件PAC1，發射極端子ET和信號端子SGT形成在彼此相對的分立側邊處。發射極端子ET的寬度可以設置成沿側邊SI較大，並且待與發射極端子ET電耦合的夾件CLP的寬度也可以設置的更大。也即，在本發明第一實施例中，可以將包括了在其中形成的二極體的半導體晶片CHP2設置成使其更靠近發射極端子ET，並且與相關技術2相比，發射極端子ET和夾件CLP自身的寬度也可以設置的更大。因此，在本發明第一實施例中，不僅考慮了發射極端子ET和二極體之間的布置關係，也考慮了發射極端子ET和夾件CLP自身的寬度。因此，能夠有效地減小耦合了發射極端子ET和二極體的接線的寄生電感。
[0235]結果，根據本發明第一實施例中半導體器件PAC1，回流電流變得更可能從發射極端子ET流至二極體。這確保了用作續流二極體的功能的充分施展。換言之，根據本發明第一實施例中半導體器件PAC1，與相關技術2相比，回流電流變得更可能流至形成在半導體晶片CHP2處的二極體。因此，可以有效地保護IGBT (第十優點)。
[0236]
[0237]隨後，將參考附圖描述用於製造本發明第一實施例中半導體器件的方法。
[0238]基本材料(引線框架)提供步驟
[0239]首先，如圖24A和圖24B所示，提供了引線框架LF和晶片安裝部分TAB。在本發明第一實施例中，引線框架LF和晶片安裝部分TAB形成作為分立的主體。對於引線框架LF和晶片安裝部分TAB，例如使用定位夾具，調整在引線框架LF與晶片安裝部分TAB之間的位置關係。此處，如圖24B所示，晶片安裝部分TAB的厚度要大於引線框架LF的厚度。
[0240]順帶提及，在引線框架LF處，形成了多個引線LDl和多個引線LD2。此外，在晶片安裝部分TAB中，提供穿通孔TH以便從晶片安裝部分TAB的第二表面(背表面)穿透至第一表面(正表面)。
[0241]晶片安裝步驟
[0242]隨後，如圖24A和圖24B所示，在晶片安裝部分TAB之上，形成了例如由高熔點焊料形成的導電粘附劑ADHl。具體地，例如使用焊料印刷方法，在晶片安裝部分TAB上印刷由高熔點焊料形成的導電粘附劑ADHl。
[0243]在此使用的術語「高熔點焊料」意在意味著即便當加熱至約260°C時也不會熔化的焊料。例如，所述焊料可以由包括大量Pb(鉛)的富-Pb的高熔點焊料形成，其中焊料具有300 V或更高的熔點、以及約350 V的回流溫度。
[0244]接著，在晶片安裝部分TAB之上，安裝包括了在其中形成的IGBT的半導體晶片CHP1、以及包括了在其中形成的二極體的半導體晶片CHP2。在該步驟處，將包括了在其中形成的IGBT的半導體晶片CHPl設置在使其更靠近引線LD2的位置處。將包括在其中形成的二極體的半導體晶片CHP2設置在使其更靠近引線LDl的位置處。換言之，在平面圖中，半導體晶片CHP2被安裝成使其插入在引線LDl與半導體晶片CHPl之間，並且半導體晶片CHPl被設置成使其插入在引線LD2與半導體晶片CHP2之間。
[0245]此處，包括在其中形成的二極體的半導體晶片CHP2被設置成使得形成在半導體晶片CHP2的背表面處的陰極電極焊盤經由導電粘附劑ADHl而與晶片安裝部分TAB接觸。結果，在半導體晶片CHP2的正表面處形成的陽極電極焊盤ADP朝上指向。
[0246]另一方面，包括在其中形成的IGBT的半導體晶片CHPl被設置成使得在半導體晶片CHPl的背表面處形成的集電極電極焊盤經由導電粘附劑ADHl與晶片安裝部分TAB接觸。結果，半導體晶片CHP2的陰極電極焊盤與半導體晶片CHPl的集電極電極焊盤經由晶片安裝部分TAB而彼此電耦合。
[0247]此外，在半導體晶片CHP2的表面處形成的發射極電極焊盤EP，以及作為多個電極焊盤的柵極電極焊盤GP、溫度檢測電極焊盤TCP、溫度檢測電極焊盤TAP、電流檢測電極焊盤SEP JPKelvin電極焊盤KP，均朝上指向。接著，在晶片安裝部分TAB之上安裝包括在其中形成的IGBT的半導體晶片CHP1，使得發射極電極焊盤EP設置在引線LDl側邊上，並且使得多個電極焊盤被設置在引線LD2側邊上。
[0248]順帶提及，對於包括在其中形成的IGBT的半導體晶片CHPl和包括在其中形成的二極體的半導體晶片CHP2的安裝順序，以下情形均是可接受的:半導體晶片CHPl在前面，而半導體晶片CHP2在後面；以及半導體晶片CHP2在前面，而半導體晶片CHPl在後面。
[0249]3.電氣耦合步驟
[0250]接著，如圖25A和圖25B所示，在半導體晶片CHP2的陽極電極焊盤ADP之上，形成了例如由高熔點焊料形成的導電粘附劑ADH2。隨後，在半導體晶片CHPl的發射極電極焊盤EP之上，形成了由例如高熔點焊料形成的導電粘附劑ADH2。此外，如圖25A和圖25B所示，也在每個引線LDl的部分區域之上，形成了例如由高熔點焊料形成的導電粘附劑ADH2。
[0251]具體地，例如，通過使用塗覆方法，在半導體晶片CHPl之上、在半導體晶片CHP2之上、以及也在每個引線LDl的局部區域之上，塗覆了例如由高熔點焊料形成的導電粘附劑ADH2。在該步驟處形成的導電粘附劑ADH2可以是與用於導電粘附劑ADHl相同的材料組分，或者可以是不同的材料組分。
[0252]接著，如圖25A和圖25B所示，夾件CLP跨引線LDl地安裝在引線LDl之上、在半導體晶片CHP2之上、以及在半導體晶片CHPl之上。
[0253]結果，由夾件CLP電耦合了引線LD1、在半導體晶片CHP2處形成的陽極電極焊盤ADP、以及在半導體晶片CHPl處形成的發射極電極焊盤EP。
[0254]接著，例如，對由高熔點焊料形成的導電粘附劑ADHl、以及由高熔點焊料形成的導電粘附劑ADH2執行回流。具體地，在例如約350°C溫度下加熱包括了導電粘附劑ADHl和導電粘附劑ADH2的引線框架LF。這可以熔化由高熔點焊料形成的導電粘附劑ADH1、和由高熔點焊料形成的導電粘附劑ADH2。
[0255]隨後，為了移除包括在高熔點焊料中包括的焊劑，執行焊劑清除。接著，從在稍後步驟中將要執行的接線接合步驟中改進接線的接合特性的角度而言，對引線框架LFl的表面執行等離子處理。結果，清潔了引線框架LF的表面。
[0256]接著，如圖26A和圖26B所示，執行接線鍵合步驟。例如，如圖26A所示，通過接線W電耦合引線LD2和柵極電極焊盤GP，並且通過接線W電耦合引線LD2和溫度檢測電極焊盤TCP。此外，通過接線W電耦合引線LD2和溫度檢測電極焊盤TAP，以及通過接線W電耦合引線LD2和電流檢測電極焊盤SEP。此外，通過接線W電耦合引線LD2和Kelvin檢測電極焊盤KP。在該步驟處，在本發明第一實施例中，引線LD2設置在與耦合至夾件CLP的引線LDl相對的側邊上。因此，可以執行接線鍵合步驟，而不考慮由於夾件CLP導致的幹擾。
[0257]4.密封(成型)步驟
[0258]接著，如圖27A和圖27B所示，將半導體晶片CHP1、半導體晶片CHP2、晶片安裝部分TAB的一部分、引線LDl的一部分、多個引線LD2的相應部分、夾件CLP以及接線W2密封以形成密封主體MR。
[0259]在該步驟處，密封主體MR具有頂表面，與頂表面相對的底表面，在厚度方向上位於頂表面與底表面之間的第一側表面，以及與第一側表面相對的第二側表面。在圖27A中，示出了第一側表面的側邊SI，以及第二側表面的側邊S2。此外，在密封主體MR處，引線LDl從密封主體MR的第一側表面(側邊SI)突出，並且多個引線LD2從密封主體MR的第二側表面(側邊S2)突出。
[0260]順帶提及，儘管圖27A和圖27B中並未示出，晶片安裝部分TAB的第二表面(背表面)從密封主體MR的底表面暴露。此外，如圖25A所示，晶片安裝部分TAB的平面面積要大於半導體晶片CHPl和半導體晶片CHP2的總平面面積。在平面圖中，在晶片安裝部分TAB的其中半導體晶片CHPl和半導體晶片CHP2並未疊置的部分中，形成了從第一表面(正表面)穿透至第二表面(背表面)的穿通孔TH。接著，在穿通孔TH中填充密封主體MR的一部分。結果，根據本發明第一實施例，由填充在穿通孔TH中的樹脂導致的錨定效應改進了密封主體MR與晶片安裝部分TAB之間的粘附強度。
[0261]此外，在本發明第一實施例中的密封步驟中，晶片安裝部分TAB的一部分並未從密封主體MR的側表面突出。然而，不限於此，可以形成密封主體MR，使得例如晶片安裝部分TAB的一部分從密封主體MR的側表面突出。也即，在該情形下，如圖27A所示，密封主體MR具有與第一側表面(側邊SI)和第二側表面(側邊S2)交叉的第三側表面(側邊S3)，以及與第一側表面和第二側表面交叉、並且與第三側表面相對的第四側表面(側邊S4)。可以形成密封主體MR，使得晶片安裝部分TAB的一部分分別從密封主體MR的第三側表面和第四側表面突出。
[0262]5.外部電鍍步驟
[0263]接著，如圖28A和圖28B所示，在從密封主體MR的背表面暴露的晶片安裝部分TAB處、每個引線LDl的一部分的表面處、以及每個引線LD2的一部分的表面處，形成了作為導體膜的電鍍層PF(錫膜)。也即，在從密封主體MR暴露的引線LDl的部分處、從密封主體MR暴露的多個引線LD的部分處、以及晶片安裝部分TAB的第二表面(背表面)處形成電鍍層PF。
[0264]6.標記步驟
[0265]接著，在由樹脂形成的密封主體MR的表面上，形成諸如產品名稱或模型數字的信息(標記)。順帶提及，作為標記形成方法，可以使用通過印刷工藝的印刷方法，以及通過採用雷射照射密封主體的表面的標記方法。
[0266]7.劃片步驟
[0267]接著，切割多個引線LDl的相應部分以及多個引線LD2的相應部分。因此，從引線框架LF分離出多個引線LDl和多個引線LD2。結果，如圖29所示，可以製造本發明第一實施例中的半導體器件PACl。隨後，形成了多個引線LDl的每個引線、以及多個第二引線LD2的每個引線。接著，例如，在執行測試電氣特性的測試步驟之後，交運確定為無缺陷產品的半導體器件PACI。
[0268]修改示例
[0269]在本發明第一實施例中，已經描述了其中高熔點焊料用作導電粘附劑ADHl和導電粘附劑ADH2的示例。然而，不限於此，例如，包括了銀填充劑(Ag填充劑)的使用諸如環氧樹脂材料作為粘合劑的銀膏可以用作導電粘附劑ADHl和導電粘附劑ADH2。
[0270]以下，將參照附圖描述使用銀膏作為導電粘附劑ADHl和導電粘附劑ADH2的用於製造半導體器件的方法。
[0271]首先，如第一實施例，提供了引線框架LF和晶片安裝部分TAB。接著，如圖30A和圖30B所示，在晶片安裝部分TAB之上，例如形成銀膏AGPl。接著，在晶片安裝部分TAB之上，形成了包括在其中形成的IGBT的半導體晶片CHP1、以及包括在其中形成的二極體的半導體晶片CHP2。
[0272]隨後，如圖3IA和圖3IB所示，在半導體晶片CHP2的陽極電極焊盤ADP之上，形成了例如銀膏AGP2。接著，在半導體晶片CHPl的發射極電極焊盤EP之上，形成了例如銀膏AGP2。此外，也在每個引腳LDl的部分區域之上，形成了例如銀膏AGP2。
[0273]接著，如圖31A和圖31B所示，跨越引腳LDl之上、在半導體晶片CHP2之上、以及在半導體晶片CHPl之上，安裝了夾件CLP。隨後，銀膏AGPl和銀膏AGP2經受烘烤處理。
[0274]結果，由夾件CLP電耦合了在半導體晶片CHP2處形成的陽極電極焊盤ADP、以及在半導體晶片CHPl處形成的發射極電極焊盤EP。
[0275]後續步驟與第一實施例中用於製造半導體器件的方法的那些步驟相同。以如上所述直至該處的方式，可以製造本發明修改示例中的半導體器件。
[0276]第二實施例
[0277]在本發明第二實施例中，將描述其中引線框架和晶片安裝部分彼此機械緊固的配置示例。也即，本發明第二實施例具有特徵在於:引線框架是懸置的引線，並且晶片安裝部分和懸置引線彼此機械地緊固。順帶提及，當切割引線框架以獲得半導體器件時，切割了在引線框架處提供的懸置引線。因此，在半導體器件中，留下了在切割之後剩餘的懸置引線。在本說明書中，為了表達方便，在半導體器件中切割之後留下的懸置引線的剩餘部分也稱作「懸置引線」。
[0278]圖32是示出了在本發明第二實施例中半導體器件PACl的密封主體MR的內部結構的示意圖。如圖32所示本發明第二實施例中的半導體器件PACl具有幾乎與如圖13A所示第一實施例中半導體器件PACl相同的配置。因此，將主要描述不同點。
[0279]如圖32所示，在本發明第二實施例中的半導體器件PACl中，機械固定至晶片安裝部分TAB的懸置引線HLD保留在密封主體MR的內部中。隨後，懸置引線HLD的尖端部分(切割部分)從密封主體MR的側表面暴露。
[0280]以下，將參考附圖描述如此配置的本發明第二實施例中用於製造半導體器件PACl的方法。
[0281]1.基底材料(引線框架)提供步驟
[0282]首先，如圖33所示，提供了引線框架LF和晶片安裝部分TAB。在該步驟處，在本發明第二實施例中，通過懸置引線HLD機械地緊固了引線框架LF和晶片安裝部分TAB。這消除了在本發明第二實施例中使用用於在引線框架LF與晶片安裝部分TAB之間定位的夾具的必要性。這有利地消除了在引線框架LF與晶片安裝部分TAB之間定位的必要性。順帶提及，儘管未示出，晶片安裝部分TAB的厚度要大於引線框架LF的厚度。換言之，在本發明第二實施例中，引線框架LF的厚度與晶片安裝部分TAB的厚度是彼此不同的。因此，晶片安裝部分TAB和引線框架LF不是整體成形的，而是因此是分立的主體。然而，在本發明第二實施例中，形成作為分立主體的引線框架LF和晶片安裝部分TAB通過懸置引線HLD而彼此機械地緊固。這有利於在製造步驟中的處理加工。
[0283]2.晶片安裝步驟
[0284]接著，如圖33所示，在晶片安裝部分TAB之上，形成了例如由高熔點焊料形成的導電粘附劑ADH1。隨後，在晶片安裝部分TAB之上，安裝了包括在其中形成的IGBT的半導體晶片CHP1、以及包括在其中形成的二極體的半導體晶片CHP2。在該步驟處，包括了在其中形成的IGBT的半導體晶片CHPl被設置在使其更靠近引線LD2的位置處。包括了在其中形成的二極體的半導體晶片CHP2被設置在使其更靠近引線LDl的位置處。換言之，在平面圖中，半導體晶片CHP2被安裝成插入在引線LDl與半導體晶片CHPl之間，並且半導體晶片CHPl被設置成插入在引線LD2與半導體晶片CHP2之間。
[0285]3.電氣耦合步驟
[0286]接著，如圖34所示，在半導體晶片CHP2的陽極電極焊盤ADP之上，形成了例如由高熔點焊料形成的導電粘附劑ADH2。隨後，在半導體晶片CHPl的發射極電極焊盤EP之上，形成了例如由高熔點焊料形成的導電粘附劑ADH2。此外，也如圖34所示，也在每個引線LDl的部分區域之上，形成了例如由高熔點焊料形成的導電粘附劑ADH2。
[0287]隨後，如圖34所示，夾件CLP跨越引線LDl安裝在引線LDl之上、在半導體晶片CHP2之上、以及在半導體晶片CHPl之上。
[0288]結果，由夾件CLP電耦合了引線LD1、在半導體晶片CHP2處形成的陽極電極焊盤ADP、以及在半導體晶片CHPl處形成的發射極電極焊盤EP。
[0289]隨後，例如，對由高熔點焊料形成的導電粘附劑ADHl以及由高熔點焊料形成的導電粘附劑ADH2執行回流。接著，為了移除包括在高熔點焊料中的焊劑，執行焊劑清除。隨後，從將要在稍後步驟中執行的接線接合步驟中改進接線的鍵合特性的角度而言，對引線框架LFl的表面執行等離子處理。結果，清潔了引線框架LF的表面。
[0290]接著，如圖35所示，執行接線鍵合步驟。例如，如圖35所示，通過接線W電耦合了引線LD2和柵極電極焊盤GP，並且通過接線W電耦合了引線LD2和溫度檢測電極焊盤TCP。此外，通過接線W電耦合了引線LD2和溫度檢測電極焊盤TAP，並且通過接線W電耦合了引線LD2和電流檢測電極焊盤SEP。此外，由接線W電耦合了引線LD2和Kelvin檢測電極焊盤KP。
[0291]4.密封(成型)步驟
[0292]接著，如圖36所示，將半導體晶片CHP1、半導體晶片CHP2、晶片安裝部分TAB的一部分、引線LDl的一部分、多個弓I線LD2的相應部分、夾件CLP、以及接線W2密封以形成密封主體MR。
[0293]5.外部電鍍步驟
[0294]隨後，如圖37所示，在從密封主體MR的背表面暴露的晶片安裝部分TAB處、每個引線LDl的一部分的表面處、以及每個引線LD2的一部分的表面處，形成了作為導體膜的電鍍層PF(錫膜)。也即，在從密封主體MR暴露的引線LDl的部分處、從密封主體MR暴露的多個引線LD的部分處、以及晶片安裝部分TAB的第二表面(背表面)處形成電鍍層PF。
[0295]6.標記步驟
[0296]隨後，在由樹脂形成的密封主體MR的表面上，形成了諸如產品名稱或模型數字的信息(標記)。順帶提及，作為標記形成方法，可以使用通過印刷工藝的印刷方法，以及通過採用雷射照射密封主體的表面的標記方法。
[0297]7.劃片步驟
[0298]接著，切割了多個引線LDl的相應部分以及多個引線LD2的相應部分。因此，從引線框架LF分離了多個引線LDl和多個引線LD2。在該步驟處，也切割了耦合了引線框架LF和晶片安裝部分TAB的懸置引線。結果，如圖38所示，可以製造本發明第二實施例中的半導體器件PACI。
[0299]在該步驟處，如圖38所示，從密封主體MR的側表面暴露了懸置引線HLD的切割表面。這意味著如下:在用於製造本發明第二實施例中半導體器件的方法中，引線框架LF和晶片安裝部分TAB通過懸置引線HLD而彼此緊固。當然，窺視密封主體MR的內部顯示了:如圖32所示，晶片安裝部分TAB的四個角部承擔了在懸置引線HLD與晶片安裝部分TAB之間的機械緊固的作用。接著，形成了多個引線LDl的每個、以及多個第二引線LD2的每個。隨後，例如，在執行測試電氣特性的測試步驟之後，交運確定作為無缺陷產品的半導體器件PACl。
[0300]直至該處，藉由其實施例的方式詳細描述了本發明人完成的本發明。然而，自然能理解的是本發明不限於實施例，並且可以在不脫離其本質的範圍內做出各種改變。
[0301]實施例包括以下形式。
[0302](附加聲明)
[0303]一種用於製造半導體器件的方法，包括步驟:
[0304](a)提供引線框架，包括第一引線和多個第二引線，
[0305](b)在晶片安裝部分的第一表面之上安裝第一半導體晶片和第二半導體晶片，第一半導體晶片包括絕緣柵雙極電晶體，具有包括在其之上形成的發射極電極焊盤和柵極電極焊盤的第一正表面，以及包括在其之上形成的集電極焊盤並且與第一正表面相對的第一背表面，第二半導體晶片包括二極體以及包括在其之上形成的陽極電極焊盤的第二正表面以及包括在其之上形成的陰極電極、並且與在晶片安裝部分的第一表面之上的第二正表面相對的第二背表面，
[0306](C)在第一半導體晶片的第一正表面以及第二半導體晶片的第二正表面之上設置第一導電部件，
[0307](d)經由晶片安裝部分電耦合了第一半導體晶片的集電極與第二半導體晶片的陰極電極，並且經由第一導電部件電耦合了第一半導體晶片的發射極電極焊盤、第二半導體晶片的陽極電極焊盤、以及第一引線，
[0308](e)在步驟⑷之後，經由第二導電部件電耦合了在第一半導體晶片的第一正表面之上形成的柵極電極焊盤以及第二引線中的一個引線，以及
[0309](f)形成密封主體以用於密封第一半導體晶片、第二半導體晶片、晶片安裝部分的一部分、第一引線的一部分、第二引線的相應部分、第一導電部件、以及第二導電部件，
[0310]其中，在步驟(b)中，第一半導體晶片和第二半導體晶片安裝在晶片安裝部分的第一表面之上，使得在平面圖中，第二半導體晶片位於第一引線和第一半導體晶片之間，並且使得第一半導體晶片位於第二引線和第二半導體晶片之間。
[0311](附加聲明2)
[0312]根據附加聲明I的用於製造半導體器件的方法，
[0313]其中，執行步驟(f)，使得密封主體具有頂表面，與頂表面相對的底表面，在厚度方向上位於頂表面和底表面之間的第一側表面，以及與第一側表面相對的第二側表面，並且使得第一引線從密封主體的第一側表面突出，並且第二引線從密封主體的第二側表面突出。
[0314](附加聲明3)
[0315]根據附加聲明2的用於製造半導體器件的方法，
[0316]其中，在步驟(f)中，形成密封主體，使得暴露了晶片安裝部分的與第一表面相對的第二表面。
[0317](附加聲明4)
[0318]根據附加聲明I的用於製造半導體器件的方法，
[0319]其中，在步驟(b)中，第一半導體晶片和第二半導體晶片經由導電粘附劑而安裝在晶片安裝部分的第一表面之上，
[0320]其中在步驟(C)中，第一導電部件經由導電粘附劑而設置在第一半導體晶片的第一正表面、以及第二半導體晶片的第二正表面之上，以及
[0321]其中通過加熱導電粘附劑執行步驟(d)。
[0322](附加聲明5)
[0323]根據附加聲明4的用於製造半導體器件的方法，
[0324]其中，導電粘附劑是焊料。
[0325](附加聲明6)
[0326]根據附加聲明I的用於製造半導體器件的方法，
[0327]其中，在密封主體的截面圖中，晶片安裝部分的厚度要大於第一引線的厚度。
[0328](附加聲明7)
[0329]根據附加聲明6的用於製造半導體器件的方法，
[0330]其中，引線框架具有懸置引線，以及
[0331]晶片安裝部分和懸置引線彼此機械地緊固。
[0332](附加聲明8)
[0333]根據附加聲明I的用於製造半導體器件的方法，
[0334]其中，晶片安裝部分的平面面積大於第一半導體晶片和第二半導體晶片的總平面面積，
[0335]其中在平面圖中在晶片安裝部分的其中第一半導體晶片和第二半導體晶片並未彼此疊置的部分中形成從第一表面穿透第二表面的穿通孔，以及
[0336]其中執行步驟(f)，使得密封主體的一部分填充在穿通孔中。
[0337](附加聲明9)
[0338]根據附加聲明3的用於製造半導體器件的方法，
[0339]其中，密封主體具有與第一側表面和第二側表面交叉的第三側表面，以及與第一側表面和第二側表面交叉、並且與第三側表面相對的第四側表面，以及
[0340]其中，執行步驟(f)，使得晶片安裝部分的一些部分分別從密封主體的第三側表面和第四側表面突出。
[0341](附加聲明10)
[0342]根據附加聲明3的用於製造半導體器件的方法，包括如下步驟:
[0343](g)在步驟(f)之後，在從密封主體暴露的第一引線的部分處、在從密封主體暴露的第二引線的部分處、以及晶片安裝部分的第二表面處形成電鍍層，
[0344](h)在步驟(g)之後，切割第一引線的一部分以及第二引線的相應部分，並且由此將第一引線和第二引線從引線框架分離，以及
[0345]⑴在步驟(h)之後，形成了第一引線和第二引線中的每個。
【權利要求】
1.一種半導體器件,包括: 第一半導體晶片，包括第一絕緣柵雙極電晶體，並且具有第一正表面以及與所述第一正表面相對的第一背表面，所述第一正表面包括在其之上形成的發射極電極焊盤和柵極電極焊盤，以及所述第一背表面包括在其之上形成的集電極電極； 第二半導體晶片，包括二極體，並且具有第二正表面以及與所述第二正表面相對的第二背表面，所述第二正表面包括在其之上形成的陽極電極焊盤，以及所述第二背表面包括在其之上形成的陰極電極； 晶片安裝部分，具有第一表面以及與所述第一表面相對的第二表面，所述第一半導體晶片和所述第二半導體晶片安裝在所述第一表面之上； 第一引線； 第一導電部件，與所述第一引線電耦合； 多個第二引線； 第二導電部件，用於電耦合所述第二引線的一個引線和在所述第一半導體晶片的所述第一正表面之上形成的所述柵極電極焊盤；以及 密封主體，用於密封所述第一半導體晶片、所述第二半導體晶片、所述晶片安裝部分的一部分、所述第一引線的一部分、所述第二引線的相應部分、所述第一導電部件、以及所述第二導電部件， 其中，所述第一半導體晶片的所述發射極電極焊盤和所述第二半導體晶片的所述陽極電極焊盤經由所述第一導電部件與所述第一引線電耦合， 其中，所述第一半導體晶片的所述集電極電極和所述第二半導體晶片的所述陰極電極經由所述晶片安裝部分而彼此電耦合，以及 其中，在平面圖中，所述第二半導體晶片安裝在所述晶片安裝部分的所述第一表面之上以使其位於所述第一引線和所述第一半導體晶片之間，並且所述第一半導體晶片安裝在所述晶片安裝部分的第一表面之上以使其位於所述第二半導體晶片和所述第二引線之間。
2.根據權利要求1所述的半導體器件， 其中，所述第一半導體晶片安裝在所述晶片安裝部分的所述第一表面之上，使得所述柵極電極焊盤比所述發射極電極焊盤更靠近所述第二弓I線。
3.根據權利要求2所述的半導體器件， 其中，多個電極焊盤形成在所述第一半導體晶片的所述第一正表面之上， 其中，所述電極焊盤經由多個第三導電部件分別與除了與所述第二引線的所述柵極電極焊盤耦合的引線之外的其它引線電耦合，以及 其中，所述第一半導體晶片安裝在所述晶片安裝部分的所述第一表面之上，使得所述電極焊盤在平面圖中比所述發射極電極焊盤更靠近所述第二弓I線。
4.根據權利要求3所述的半導體器件， 其中，在平面圖中沿著所述第一半導體晶片的側邊中的最靠近所述第二引線的側邊設置所述柵極電極焊盤和所述第一半導體晶片的電極焊盤。
5.根據權利要求4所述的半導體器件， 其中，在平面圖中，所述第一導電部件不與所述柵極電極焊盤、所述電極焊盤、所述第二導電部件和所述第三導電部件中的任何一個疊置。
6.根據權利要求4所述的半導體器件， 其中，所述第一導電部件是包括銅作為主要組分的板狀部件，以及其中所述第二導電部件和所述第三導電部件均是包括金、銅或鋁作為主要組分的金屬接線。
7.根據權利要求1所述的半導體器件， 其中，所述密封主體具有頂表面、與所述頂表面相對的底表面、在厚度方向上位於所述頂表面和所述底表面之間的第一側表面、以及與所述第一側表面相對的第二側表面， 其中，所述第一引線從所述密封主體的所述第一側表面突出， 其中，所述第二引線均從所述密封主體的所述第二側表面突出，以及 其中，所述晶片安裝部分的所述第二表面從所述密封主體的所述底表面突出。
8.根據權利要求7所述的半導體器件， 其中，所述晶片安裝部分的平面面積要大於所述第一半導體晶片和所述第二半導體晶片的總平面面積， 其中，在平面圖中，在所述晶片安裝部分的其中所述第一半導體晶片和所述第二半導體晶片並未彼此疊置的部分中形成從所述第一表面穿透至所述第二表面的穿通孔，以及其中，所述密封主體的一部分填充在所述穿通孔中。
9.根據權利要求7所述的半導體器件， 其中，所述密封主體具有與所述第一側表面和所述第二側表面交叉的第三側表面，以及與所述第一側表面和所述第二側表面交叉、並且與所述第三側表面相對的第四側表面，以及 其中，所述晶片安裝部分的一些部分分別從所述密封主體的第三側表面和第四側表面突出。
10.根據權利要求1所述的半導體器件， 其中，所述第一引線的從所述密封主體突出的部分被劃分為多個部分，以及其中，在平面圖中，所述第一引線的所述多個部分的每個寬度大於所述第二引線的每個覽度。
11.根據權利要求3所述的半導體器件， 其中，所述第一半導體晶片的所述電極焊盤包括與用於檢測所述第一半導體晶片的溫度的溫度檢測二極體電耦合的焊盤、與用於檢測所述第一絕緣柵雙極電晶體的過量電流的第二絕緣柵雙極電晶體電耦合的焊盤、以及與所述第一絕緣柵雙極電晶體的發射極電極電耦合的焊盤。
12.根據權利要求7所述的半導體器件， 其中，所述晶片安裝部分的所述第二表面是當所述半導體器件安裝在所述接線板之上時能夠與在所述接線板之上形成的接線焊接的表面。
13.—種半導體器件,包括: 第一半導體晶片，包括絕緣柵雙極電晶體，並且具有第一正表面以及與所述第一正表面相對的第一背表面，所述第一正表面包括在其之上形成的發射極電極焊盤和柵極電極焊盤，所述第一背表面包括在其之上形成的集電極電極； 第二半導體晶片，包括二極體，並且具有第二正表面以及與所述第二正表面相對的第二背表面，所述第二正表面包括在其之上形成的陽極電極焊盤，所述第二背表面包括在其之上形成的陰極電極； 晶片安裝部分，具有第一表面以及與所述第一表面相對的第二表面，所述第一表面包括在其之上安裝的所述第一半導體晶片和所述第二半導體晶片； 第一引線； 第一導電部件，與所述第一引線電耦合； 多個第二引線； 第二導電部件，用於電耦合所述第二引線的一個引線和在所述第一半導體晶片的所述第一正表面之上形成的所述柵極電極焊盤；以及 密封主體，用於密封所述第一半導體晶片、所述第二半導體晶片、所述晶片安裝部分的一部分、所述第一引線的一部分、所述第二引線的相應部分、所述第一導電部件以及所述第二導電部件， 其中，所述第一半導體晶片的所述發射極電極焊盤和所述第二半導體晶片的所述陽極電極焊盤經由所述第一導電部件與所述第一引線電耦合， 其中，所述第一半導體晶片的所述集電極電極和所述第二半導體晶片的所述陰極電極經由所述晶片安裝部分而彼此電耦合， 其中，所述第一引線、所述第一半導體晶片、所述第二半導體晶片以及所述第二引線沿第一方向設置，以及 其中，在平面圖中，所述第二半導體晶片被安裝在所述晶片安裝部分的第一表面之上以便比所述第一半導體晶片更靠近所述第一引線，以及所述第一半導體晶片被安裝在所述晶片安裝部分的第一表面之上以便比所述第二半導體晶片更靠近所述第二引線。
14.一種半導體器件，包括: 第一外部電極； 第二外部電極； 第三外部電極； 第一半導體晶片，被設置成插入在所述第一外部電極與所述第二外部電極之間； 第二半導體晶片，被設置成插入在所述第一外部電極和所述第二外部電極之間；以及密封主體，用於密封所述第一半導體晶片、所述第二半導體晶片、所述第一外部電極的一部分、所述第二外部電極的一部分以及所述第三外部電極的一部分， 其中，所述第一半導體晶片包括絕緣柵雙極電晶體，並且具有第一正表面以及與所述第一正表面相對的第一背表面，所述第一正表面包括在其之上形成的發射極電極焊盤和柵極電極焊盤，所述第一背表面包括在其之上形成的集電極電極， 其中，所述第二半導體晶片包括二極體，並且具有第二正表面以及與所述第二正表面相對的第二背表面，所述第二正表面包括在其之上形成的陽極電極焊盤，所述第二背表面包括在其之上形成的陰極電極， 其中，所述第一半導體晶片的所述發射極電極焊盤和所述第二半導體晶片的所述陽極電極焊盤經由所述第一外部電極的第一部分彼此電耦合， 其中，所述第一半導體晶片的所述柵極電極焊盤與所述第二外部電極電耦合， 其中，所述第一半導體晶片的所述集電極電極和所述第二半導體晶片的所述陰極電極焊盤經由所述第三外部電極而彼此電耦合， 其中，所述第一外部電極的第二部分和所述第二外部電極從所述密封主體突出，以及其中，在平面圖中，所述第二半導體晶片位於所述第一半導體晶片與所述第一外部電極的所述第二部分之間，並且所述第一半導體晶片位於所述第二半導體晶片與所述第二外部電極之間。
15.根據權利要求14所述的半導體器件，其中，所述第一外部電極的所述第一部分和所述第二部分是分立的結構，並且所述第一部分和所述第二部分經由導電粘附劑而彼此電耦合。
16.一種電子器件，包括: 接線板，包括在其主表面之上形成的多個接線；以及 第一半導體器件，安裝在所述接線板的所述主表面之上，並且與所述接線的每個接線電率禹合， 所述第一半導體器件包括: 第一半導體晶片，包括絕緣柵雙極電晶體，並且具有第一正表面以及與所述第一正表面相對的第一背表面，所述第一正表面包括在其之上形成的發射極電極焊盤和柵極電極焊盤，所述第一背表面包括在其之上形成的集電極； 第二半導體晶片，包括二極體，並且具有第二正表面以及與所述第二正表面相對的第二背表面，所述第二正表面包括在其之上形成的陽極電極焊盤，所述第二背表面包括在其之上形成的陰極電極； 晶片安裝部分，具有第一表面以及與所述第一表面相對的第二表面，所述第一半導體晶片和所述第二半導體晶片安裝在所述第一表面之上； 第一引線； 第二引線； 第一導電部件，與所述第一引線電耦合； 第二導電部件，與所述第二引線電耦合；以及 密封主體，具有頂表面、與所述頂表面相對的底表面、在厚度方向上位於所述頂表面和所述底表面之間的第一側表面、以及與所述第一側表面相對的第二側表面，並且所述密封主體用於密封所述第一半導體晶片、所述第二半導體晶片、所述晶片安裝部分的一部分、所述第一引線的一部分、所述第二引線的一部分、所述第一導電部件、以及所述第二導電部件， 其中，所述第一半導體晶片的所述發射極電極焊盤和所述第二半導體晶片的所述陽極電極焊盤經由所述第一導電部件與所述第一引線電耦合， 其中，所述第一半導體晶片的所述柵極電極焊盤和所述第二引線經由所述第二導電部件彼此電耦合， 其中，所述第一半導體晶片的所述集電極電極和所述第二半導體晶片的所述陰極電極經由所述晶片安裝部分彼此電耦合， 其中，所述第一引線、第二引線、第一半導體晶片、和第二半導體晶片沿第一方向設置， 其中，所述第一半導體晶片和第二半導體晶片設置在所述第一引線和所述第二引線之間， 其中，所述第一半導體晶片和所述第二半導體晶片安裝在所述晶片安裝部分的所述第一表面之上，使得所述第一半導體晶片比所述第二半導體晶片更靠近所述第二引線，以及使得所述第二半導體晶片比所述第一半導體晶片更靠近所述第一引線， 其中，在所述第一方向上，所述第一引線從所述密封主體的所述第一側表面突出，並且與所述接線板的第一接線電耦合， 其中，在所述第一方向上，所述第二引線從所述密封主體的所述第二側表面突出，並且與所述接線板的第二接線電耦合，以及 其中，所述晶片安裝部分的所述第二表面與在正交於所述接線板的所述第一方向的第二方向上延伸的第三接線電耦合。
17.根據權利要求16所述的電子器件，包括， 第二半導體器件，與安裝在所述接線板的所述主表面之上的所述第一半導體器件類型相同， 其中，所述接線板的所述第一接線與所述第二半導體器件的所述晶片安裝部分的所述第二表面電f禹合。
18.根據權利要求17所述的電子器件，包括: 第三半導體器件，與安裝在所述接線板的所述主表面之上的所述第一半導體器件類型相同， 其中，所述接線板的所述第三接線與所述第三半導體器件的所述晶片安裝部分的所述第二表面電f禹合。
19.根據權利要求18所述的電子器件， 其中，在平面圖中，所述第一半導體器件和所述第二半導體器件沿所述第一方向設置，使得相應的所述第一引線彼此相對，以及 其中，在平面圖中，所述第一半導體器件和所述第三半導體器件沿著所述第二方向設置，使得相應的所述第一引線指向所述第一方向。
【文檔編號】H01L25/07GK104241259SQ201410265491
【公開日】2014年12月24日 申請日期:2014年6月13日 優先權日:2013年6月14日
【發明者】武藤晃, 小池信也, 小辻雅揮, 成田幸弘 申請人:瑞薩電子株式會社