晶體加速振蕩電路的製作方法
2023-05-13 01:21:56 3
專利名稱：晶體加速振蕩電路的製作方法
技術領域：
本發明是關於一種晶體振蕩電路，尤指一種可確保振蕩的晶體加速振蕩電路背景技術圖1顯示一傳統的晶體振蕩電路(Crystal Oscillator)，其包括一反相放大器11、一回授電阻12、一石英振蕩晶體13、一組電容對14、及一施密特觸發器16，其中，反相放大器11用於信號放大，以提供整體晶體振蕩迴路信號增益(Gain)，施密特觸發器16是由反相放大器11產生的放大信號所觸發而輸出時鐘信號CLK，回授電阻12用於建立反相放大器11的直流工作偏壓，石英振蕩晶體13用以產生具有一諧振(resonance)頻率的振蕩信號，電容對14用於使整體晶體振蕩迴路的並聯諧振(Parallelresonance)非常接近串聯諧振(Series resonance)，而晶體振蕩迴路的振蕩頻率介於兩者之間。
以前述的晶體振蕩電路，由於反相放大器11的信號頻寬、放大增益會隨著工作電壓、製程參數、負載電容對變化，而這種變動在許多實際應用常會造成晶體振蕩電路起振時間過長或甚至無法振蕩。
為解決前述的問題，現有提出如圖2所示的改良晶體振蕩電路，其是以並聯多個反相放大器11來達到使晶體振蕩器快速起振的目的，圖3顯示其反相放大器11的切換方式，其首先是在電源電壓起始時(步驟S301)，打開所有反相放大器11(此時稱為Strongmode)，由於此時的放大器11的放大增益非常高，故能達到使晶體振蕩器快速起振的目的。但此時的放大器耗電也非常大，為了達到省電的需求，所以將產生的時鐘CLK送入N-bit計數器17(步驟S302)，在經過2N個時鐘後，計數器17計時終了，只保留維持晶體振蕩電路繼續振蕩的一個基本反相放大器11(此時稱為Weak mode)，而將其餘的反相放大器11關閉(步驟S303)。
前述的改良晶體加速振蕩電路錐可通過由並聯多個反相放大器11來達到快速起振的目的，然而，當起振之後，由於只保留了一個基本反相放大器11，因此，起振後的晶體振蕩電路仍如同傳統的晶體振蕩電路一般，會因為工作電壓、製程參數、負載電容對之變化，而導致晶體振蕩電路不振蕩的問題。
發明內容
本發明的一目的是在提供一種晶體加速振蕩電路，其可確保一定會振蕩，不會因製程、負載電容和電源電壓的變動而停止振蕩。
本發明的另一目的是在提供一種晶體加速振蕩電路，其能有效地縮短起振時間。
本發明的再一目的是在提供一種晶體加速振蕩電路，其可將耗電流自動調整到最小。
本發明的又一目的是在提供一種晶體加速振蕩電路，其可更換不同頻率的電晶體振蕩器，而不會造成不振蕩的問題或是耗電流過大的問題。
為達成上述目的，本發明的晶體加速振蕩電路包括一石英振蕩晶體，用以產生一振蕩信號；一放大器組，用以將該振蕩信號放大，而在其輸出端產生一放大振蕩信號，其中，在電源開啟時，該放大器組具有最大放大強度；一回授電阻，其跨接於該放大器組，用以建立該放大器組的直流工作偏壓；一第一觸發器，其輸入端連接於該放大器組的輸出端，以便由該放大振蕩信號觸發該第一觸發器而產生一第一時鐘輸出；一第二觸發器，其輸入端連接於該放大器組的輸出端，以便由該放大振蕩信號觸發該第二觸發器而產生一第二時鐘輸出，其中，該第二觸發器具有一大於一預設值的遲滯電壓；以及，一放大器開關邏輯，其連接至該第二觸發器，以當檢測出該第二觸發器有產生第二時鐘輸出時，逐漸減低該放大器組的放大強度。
圖1是顯示一傳統晶體振蕩電路；圖2是顯示一改良的傳統晶體振蕩電路；圖3是顯示改良的傳統晶體振蕩電路的反相放大器的切換流程；圖4是本發明的晶體加速振蕩電路的一實施例；圖5是本發明的晶體加速振蕩電路的反相放大器的切換流程；圖6是本發明的晶體加速振蕩電路的另一實施例。
具體實施例方式
為能更了解本發明的技術內容，特舉0較佳具體實施例說明如下。
圖4為本發明的晶體加速振蕩電路的一實施例，其包括一放大器組41、一回授電阻42、一石英振蕩晶體43、一組電容對44、一第一觸發器46、一第二觸發器47、及一放大器開關邏輯48。其中，該放大器組41包括多數個並聯的放大器411，用於信號放大，以提供整體晶體振蕩迴路信號增益(Gain)，該等放大器411較佳為反相放大器；該回授電阻42跨接於該放大器組41，用以建立放大器組的直流工作偏壓(Direct current operationbias)；該石英振蕩晶體43跨接於該回授電阻42及該放大器組41，用以產生一具有一諧振(resonance)頻率的振蕩信號；該電容對44的電容441及442分別連接於該石英振蕩晶體43的兩端，以用於使整體晶體振蕩迴路的串聯諧振(Series resonance)非常接近並聯諧振(Parallel resonance)，而晶體振蕩迴路的振蕩頻率介於兩者之間。
前述的第一觸發器46是為一具有較小遲滯電壓的小振幅史密斯觸發器(Small-swing Schmitt-trigger)，其輸入端連接於該放大器組41的輸出，以便由該放大器組41所輸出的放大信號觸發而產生時鐘輸出CLK，此小振幅的史密斯觸發器亦可以一般的反相放大器替代。前述的第二觸發器47是為一具有較大遲滯電壓的大振幅史密斯觸發器(Large-swing Schmit-trigger)，其輸入端連接於該放大器組41的輸出，用以檢測該放大器組41的放大信號輸出振幅，當其大於該第二拖密特觸發器47的遲滯電壓時，則產生一增強時鐘輸出XCLK，以饋入該放大器開關邏輯48。
前述放大器開關邏輯48是用以調整開啟的反相放大器的數目，以節省耗電流，圖5顯示前述放大器開關邏輯48的切換方式，首先，在電源啟動時將該放大器組41此的所有反相放大器全部打開(步驟S501)，因此，晶體加速振蕩電路將很快地起振，而由於此時所有放大器411均打開而耗電流較大，且為避免一次關閉放大器411而導致晶體加速振蕩電路在起振後又無法振蕩的問題，因此，放大器開關邏輯48是在該第二觸發器47有產生增強時鐘輸出XCLK時(步驟S502)，逐一減低該放大器組41的放大強度(步驟S503)，亦即，逐一關閉該放大器組41的放大器411，直到該第二觸發器47未有產生增強時鐘輸出XCLK或該放大器組41隻剩一開啟的放大器411時(步驟S504)。
於前述的切換流程中，當開始沒有增強時鐘輸出XCLK時，表示該放大器組41的放大強度已被減弱無法使第二觸發器47產生增強時鐘輸出XCLK，但由於前述第二觸發器47是為一大振幅史密斯觸發器，其遲滯電壓遠大於該第一觸發器46，因此，放大器組41的放大強度仍足以使第一觸發器46產生時鐘輸出CLK，因而確保在關閉反相放大器以節省耗電流之後，晶體加速振蕩電路仍可振蕩。
前述的放大器開關邏輯48可為一N位元計數器，此計數器用以計數該增強時鐘輸出XCLK的時脈數，以當計數終了時，關閉該放大器組41的一反相放大器，再重置計數器並重新計數。
圖6顯示本發明的晶體加速振蕩電路的另一實施例，其於前一實施例的不同處在於放大器組61是由多數個並聯的電流源611及一由該等電流源所控制的放大器612所構成，此放大器612較佳為一電流控制反相放大器，而該放大器開關邏輯48是以逐一關閉該放大器組61的電流源611來達成逐一減低該放大器組61的放大強度的作用。
由以上的說明可知，本發明的晶體加速振蕩電路是通過由以多數放大器同時啟動、且在大振幅的史密斯觸發器產生時鐘信號時，逐一降低放大器的放大強度，直至大振幅的史密斯觸發器未有產生時鐘信號，而達成振蕩的目的，其具有下述的優點一、保證此振蕩電路一定會振蕩，不會因製程、負載電容和電源電壓的變動而停止振蕩；二、能有效地縮短振蕩電路的起振時間；三、振蕩電路的開啟的反相放大器數目會自動調整到最少，故耗電流也會自動調整到最小；及四、在某些應用需要更換不同頻率的石英振蕩晶體，此架構仍可適用。
上述實施例僅是為了方便說明而舉例而已，本發明所主張的權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
權利要求
1.一種晶體加速振蕩電路，其特徵在於，包括；一石英振蕩晶體，用以產生一振蕩信號；一放大器組，用以將該振蕩信號放大，而在其輸出端產生一放大振蕩信號，其中，在電源開啟時，該放大器組具有最大放大強度；一回授電阻，其跨接於該放大器組，用以建立該放大器組的直流工作偏壓；一第一觸發器，其輸入端連接於該放大器組的輸出端，以便由該放大振蕩信號觸發該第一觸發器而產生一第一時鐘輸出；一第二觸發器，其輸入端連接於該放大器組的輸出端，以便由該放大振蕩信號觸發該第二觸發器而產生一第二時鐘輸出，其中，該第二觸發器具有一大於一預設值的遲滯電壓；以及一放大器開關邏輯，其連接至該第二觸發器，以當檢測出該第二觸發器有產生第二時鐘輸出時，逐漸減低該放大器組的放大強度。
2.如權利要求1所述的晶體加速振蕩電路，其特徵在於，所述該第一觸發器為一第一施密特觸發器，該第二觸發器為一第二施密特觸發器，該第二施密特觸發器的遲滯電壓大於該第一施密特觸發器的遲滯電壓。
3.如權利要求1所述的晶體加速振蕩電路，其特徵在於，所述該第一觸發器為一反相放大器，該第二觸發器為一施密特觸發器。
4.如權利要求2所述的晶體加速振蕩電路，其特徵在於，其更包含分別連接於該石英振蕩晶體的兩端的一組電容對。
5.如權利要求2所述的晶體加速振蕩電路，其特徵在於，所述該放大器組包括多數個並聯的反相放大器。
6.如權利要求5所述的晶體加速振蕩電路，其特徵在於，所述該放大器開關邏輯是在檢測出該第二觸發器有產生第二時鐘輸出時，逐一關閉該放大器組的反相放大器，直到該第二觸發器未有產生第二時鐘輸出或該放大器組只剩一開啟的反相放大器時。
7.如權利要求6所述的晶體加速振蕩電路，其特徵在於，所述該放大器開關邏輯包括一計數器，該計數器用以計數該第二時鐘輸出時，以當計數終了時，關閉該放大器組的一反相放大器。
8.如權利要求2所述的晶體加速振蕩電路，其特徵在於，所述該放大器組包括多數個並聯的電流源及一電流控制反相放大器，該電流控制反相放大器是由該等並聯的電流源所控制。
9.如權利要求8所述的晶體加速振蕩電路，其特徵在於，所述該放大器開關邏輯是在檢測出該第二觸發器有產生第二時鐘輸出時，逐一關閉該放大器組的電流源，直到該第二觸發器未有產生第二時鐘輸出或該放大器組只剩一開啟的電流源時。
10.如權利要求9所述的晶體加速振蕩電路，其特徵在於，所述該放大器開關邏輯包括一計數器，該計數器用以計數該第二時鐘輸出時，以當計數終了時，關閉該放大器組的一電流源。
全文摘要
本發明是有關於一種晶體加速振蕩電路，其包括用以產生一振蕩信號的石英振蕩晶體、放大器組、回授電阻、第一及第二觸發器、以及放大器開關邏輯。放大器組用以將該振蕩信號放大；回授電阻用以建立該放大器組的直流工作偏壓；第一觸發器的輸入端連接於該放大器組的輸出端，以便由放大的振蕩信號觸發該第一觸發器而產生一第一時鐘輸出；第二觸發器的輸入端連接於該放大器組的輸出端，以便由該放大的振蕩信號觸發該第二觸發器而產生一第二時鐘輸出，其中，該第二觸發器具有一大於一預設值的遲滯電壓；放大器開關邏輯連接至該第二觸發器，以當檢測出該第二觸發器有產生第二時鐘輸出時，逐漸減低該放大器組的放大強度。
文檔編號H03B5/06GK1649253SQ200410002408
公開日2005年8月3日 申請日期2004年1月29日 優先權日2004年1月29日
發明者林盟智 申請人:凌陽科技股份有限公司