可編程構件、包括此構件的陣列及其形成方法

2023-05-09 17:23:11

專利名稱：可編程構件、包括此構件的陣列及其形成方法
技術領域：
本發明一般涉及可編程的微電子裝置。特別地，本發明涉及的可編程的微電子構件和裝置具有這樣的電氣性質通過操控在編程功能期間輸入給構件以及包括此構件的存儲器陣列的能量大小，該電氣性質能被可變地編程。
背景技術：
存儲器裝置經常在電子系統和計算機中用於存儲二進位的信息。這些存儲器可被分為不同的類型，每種類型具有其各自的優點和缺點。
例如，經常用在個人計算機中的隨機存儲器(「RAM」)一般是易失性半導體存儲器；換句話說，如果不接通或者斷開電源，存儲的數據就會丟失。動態RAM(「DRAM」)的獨特易失性在於為了保存存儲的數據，必須每隔幾百毫秒就更新(也就是重新裝入)。靜態RAM(「SRAM」)在一次寫入數據後只要接通電源就能保持數據；但是，一旦斷開電源，數據就丟失。這樣，在這些易失性存儲器構造中，只有在未切斷電源時，信息才能保留。一般，這些RAM裝置佔據相當大的晶片面積，因此製造非常昂貴並相對地要消耗大量能量用於數據存儲。因此，需要改進適用於個人計算機及其同類設備中的存儲器裝置。
諸如磁存儲裝置(例如，軟盤、硬碟和磁帶)和諸如光碟、CD-RM和DVD-RW的其它系統的其它非易失性存儲裝置，都具有非常大的容量，並且可以多次重寫。但是，這些存儲器裝置體積大、對衝擊/震動敏感、需要昂貴的機械裝置並且相對消耗大量電力。這些負面因素就使得這樣的存儲器裝置對於低功耗便攜設備來說不是理想的裝置，該可攜式設備例如是膝上型或掌上型計算機、個人數字助理(「PDA」)及其同類產品。
由於存儲的信息規律地改變的小型、小功率可攜式計算機系統和掌上設備數量的快速增長，至少其部分原因於此，所以低能量讀/寫半導體存儲器日益令人滿意，並且已經被廣泛接受。此外，由於這些可攜式系統在關斷電源時通常需要存儲數據，因此在這樣的系統中就需要使用非易失性存儲器裝置。
適用於此系統的可編程半導體非易失性存儲器裝置的一種類型是可編程只讀存儲器(「PROM」)裝置。一種PROM，即一次寫入多次讀取(「WORM」)裝置中的使用一種熔性連接(fusible link)陣列。一旦被編程，該WORM裝置就不能被重新編程。
其它形式的PROM裝置包括可擦除PROM(「EPROM」)和電子可擦除PROM(「EEPROM」)裝置，其在初始編程後是可改寫的。EPROM裝置通常在對該裝置編程之前需要一個暴露於紫外線的擦除步驟。因而，這樣的裝置通常不適合用在便攜電子裝置中。EEPROM裝置通常更容易編程，但是具有其它缺陷。特別地，EEPROM裝置相對複雜，製造相對困難，並且體積相對要大。此外，包括EEPROM的電路必須要經得起編程該裝置所需的高電壓。因此，與數據存儲的其它裝置相比，EEPROM每位存儲容量的造價就要高很多。EEPROM的另一個缺點就是儘管它們在沒有電源連接時也可以保存數據，但是其相對需要大量編程功率。在使用電池供電的小型便攜系統中，此耗電量是相當可觀的。
與其它電子系統一樣，諸如PDA、便攜電話及其同類產品的各種掌上設備通常包括存儲器裝置，其與在形成在單獨襯底上的存儲器裝置與微處理器和/或微控制器相連。例如，便攜計算系統包括與印刷電路板相連的一個或多個存儲器晶片以及微處理器。
在單獨的襯底上形成存儲器裝置和微處理器是不可取的，其原因有多個。例如，在單獨襯底上形成不同類型的存儲器相對昂貴，為了在存儲器件和任何相關電子裝置間通信需要相對長的傳輸路徑，並且系統內需要相對大的空間。因此，需要作為另一電子裝置在同一襯底上形成存儲器構件以及形成該構件的方法。此外，此存儲器技術需要在相對低的電壓下工作，同時提供具有高存儲密度和低製造成本的高速存儲器。

發明內容
本發明提供了改進的微電子可編程裝置、構件和系統，及其形成方法。更特別地，本發明提供的可編程構件其可以根據用於對該裝置編程的能量的大小被可變地編程。此構件可替代傳統的非易失性和易失性存儲器，並且可以與另一微電子裝置形成在同一個襯底上和/或疊置其上。
本發明如何克服現有公知的可編程裝置的缺陷的方式將在後面詳細描述。但是，一般來說，本發明提供一種製造相對容易並廉價的可編程裝置，其編程相對容易，並且可以被可變地編程。
根據本發明的一個示例性實施例，一可編程構件包括一離子導體以及至少兩個電極。該構件被配置為當在兩個電極間施加一偏壓時，就改變該構件的一個或多個電氣性質。根據本實施例的一個方面，當在電極間施加偏壓時，此構件的電阻就會改變。根據此實施例的另一方面，當在電極之間施加偏壓時，此構件的電容或其它電氣性質將會改變。根據本實施例的又一方面，通過改變(例如，利用熱或電)用於編程該構件的能量來操作該可編程特性改變的數量。可適當的檢測到一個或多個電氣性質的改變和/或改變的數量。這樣，存儲的信息就可以從包括該構件的電路中重取得。
根據本發明的另一個實施例，一種可編程的構件包括一離子導體、至少兩個電極以及置於一個電極的至少一部分和該離子導體之間的阻擋物。根據此實施例的一個方面，該阻擋物的材料包括一種可減少該離子導體和至少一個電極之間的離子擴散的材料。根據另一方面，該阻擋物的材料包括一種隔絕(insulating)或高電阻率的材料。根據此實施例的另一方面，該阻擋物包括可傳導離子但相對不傳導電子的材料。
根據本發明的另一示例性實施例，一種可編程微電子構件被形成在一襯底的一表面上，其通過在一襯底上形成一第一電極、在該第一電極上沉積一個離子導體材料層並且在該離子導體材料上沉積傳導材料而形成。根據此實施例的一個方面，通過將一部分傳導材料溶入(例如通過加熱或光溶解(photodissolution))離子導體中，形成一種包括該離子導體和剩餘傳導材料的固溶體。根據又一方面，僅僅溶解該傳導材料的一部分，這樣就在該離子導體的表面上保留一部分傳導材料，從而在該離子導體材料的一個表面上形成了一電極。根據本發明此實施例的另一個方面，形成一種包括一高電阻率區域的構件，其形成方法為溶解該電極的一部分，用以使一部分離子導體包括高濃度的電極材料，而該離子導體的另一部分包括一低濃度的電極材料，從而使具有低濃度電極材料的那部分離子導體在該構件中形成一高電阻率區域。
根據本發明的另一實施例，通過形成覆蓋在一襯底上的一個離子導體層並形成與該離子導體層相接觸的兩個或多個電極結構，來形成一種橫向可編程構件。根據此實施例的一個方面，該構件包括一與該離子導體鄰接的傳導層，用以促進位於該離子導體中或上的傳導區域的快速擴展。
根據本發明的另一實施例，一種可編程裝置可形成在一襯底的一個表面上。根據此實施例的一個方面，該襯底包括一微電子電路。根據此實施例的又一方面，形成存儲器裝置，該存儲器裝置覆蓋該微電子電路，並且該微電子電路和該存儲器之間的導線通過利用傳導布線圖(conductive wiringschemes)形成在該襯底和該存儲器裝置之中。此設置允許在每根總線上傳輸信息的多個位。
根據本發明又一示例性實施例，信息的多個位被存儲在單一的可編程構件中。根據此實施例的一個方面，一可編程構件包括被置於兩個附加電極之間的浮動電極。
仍然根據本發明另一實施例，利用一公共電極(例如一公共陽極或公共陰極)將多個可編程裝置耦連在一起。
根據本發明又一示例性實施例，通過轉移該構件中的一離子導體中的離子，改變一可編程構件的電容。
根據本發明的另一實施例，通過改變該存儲器的寫處理期間使用的能量，可控制根據本發明的存儲元件的易失性。根據本發明的此實施例，較高能量用於形成非易失性存儲器，而較低能量用於形成易失性存儲器。從而，形成在單一襯底上的單一存儲器裝置可包括非易失性和易失性部分。根據此實施例的又一方面，該存儲器的一個和多個部分的相對易失性，可在任何時刻，通過改變在寫處理期間提供給該存儲器的一部分的能量而轉換。
根據本發明的再一實施例，該構件包括一緊鄰一個或多個電極的附加傳導層，用以提高讀或寫處理的速度。
根據本發明的另一實施例，脈衝形式的編程用於讀和寫信息。在這種情況下，可利用破壞性讀或破壞性寫處理從該裝置中得到信息。
根據本發明的另一實施例，一種可編程構件包括一附加電極，用於檢測該可編程裝置的狀態(0或1)。


通過參考與附圖相結合的詳細說明和權利要求書，將對本發明有更完全的理解，其中，在附圖中，相同的附圖標記表示相似的元件。
圖1和2是表示根據本發明的形成在襯底的一個表面上的可編程構件的橫截面；圖3-5是表示根據本發明另一實施例的可編程構件的橫截面，其中示出了分相(phase-separated)離子導體；圖6、8和9是表示本發明的裝置的電流和電壓特性的電流-電壓圖；圖7、18、19和25-27表示根據本發明的可編程構件的陣列；圖10-14表示根據本發明示例性實施例中包括阻擋層的可編程構件；圖15是表示根據本發明另一實施例的可編程構件的橫截面；圖16和17是表示根據本發明一示例性實施例的存儲器裝置的一部分的示圖；圖20-24是表示具有檢測構件的狀態的附加電極的可編程構件的示圖；圖28-30是根據本發明其它實施例的可編程構件的示圖；圖31表示利用一個根據本發明的構件形成的可調諧振器(tunableresonator)。
本領域的技術人員應當注意到，圖中的元件是為了簡單、清楚的解釋，因此並不需要表示出比例。例如，為了有助於對本發明的實施例的理解，圖中一些元件的尺寸可能相對於其它元件是誇大的。
具體實施例方式
本發明一般涉及可編程的微電子裝置、包括該裝置的陣列以及形成該裝置和陣列的方法。
圖1和2是表示根據本發明一示例性實施例，形成在襯底110的一表面上的可編程微電子構件100和200。構件100和200包括電極120和130、離子導體140，並且可選擇地包括緩衝或阻擋層或區域155和/或255。
通常，構件100和200被配置為當在電極120和130之間施加大於一閾值電壓(VT)的偏壓時，構件100的電氣性質就會改變，下面將詳細討論。例如，根據本發明的一個實施例，當電極120和130間施加電壓V≥VT時，離子導體140中的傳導離子就開始轉移，並形成一區域160，與位於電極120和130中的更負的一個極(more negative)處或其附近的大塊離子導體(例如，電解沉積物)相比，該區域具有增加的傳導性。隨著區域160的形成，電極120和130之間的電阻減小，並且其它電氣性質也會改變。
下面詳細描述在不具有任何阻擋物的情況下，用以使區域160從一個電極向另一個電極生長從而顯著地減小裝置的電阻的閾值電壓大約是幾百毫伏。如果反向提供相同的電壓，區域160將消失返回為離子導體，並且該裝置返回高電阻狀態。類似的方式，在離子導體和電極之間形成的二極體的有效阻擋高度可以通過區域160的生長而減小；這樣，通過該構件的電流就會增加，甚至是該構件的阻抗大致相同。
構件100和200可用於存儲信息，因而就可以用於存儲器電路。例如構件100和其它根據本發明的可編程構件可用於存儲器裝置，代替DRAM，SRAM，PROM，EPROM，EEPROM裝置或這些存儲器的組合。另外，本發明的可編程構件可用於需要編程或改變一部分電路電氣性質的其它應用。
根據本發明的多個實施例，可通過改變在寫處理期間提供的能量數量(例如，改變時間、電流、電壓、熱量和/或等等)控制可編程存儲器(例如，元件100或200)的易失性。在寫處理期間形成區域160的情況下，在寫處理期間提供能量越大(其電壓大於寫處理時的閾值電壓)，區域160增長的越大，失去的存儲就越少。相反地，通過向元件提供相對小的能量，就可以形成相對易失、容易擦除的存儲器。因此，利用與形成非易失性存儲器相同或相似的構件，就可以形成相對易失的存儲器，並且可使用較少的能量形成易失/容易擦除存儲器。在依靠存儲能量進行操作的便攜電子裝置中，特別需要使用較少的能量。易失性和非易失性存儲器可以形成在同一個襯底上，並且彼此隔離或分開，這樣每部分就可以專用於易失性或非易失性存儲器，或者可利用編程技術將存儲單元陣列配置為易失性或非易失性存儲器，從而，通過改變對存儲器各個部分進行編程時提供的能量數量，就可以轉換存儲器的配置(例如，易失性或非易失性)。
再參考圖1和2，襯底110可包括任何適用的材料。例如，襯底110可包括半導體、導體、半絕緣、絕緣材料或者這些材料的任意組合。根據本發明的一個實施例，襯底110包括一絕緣材料112以及一個包括一微電子裝置的部分114，該微電子裝置利用一部分襯底形成。層112和部分114由附加層(未示出)隔開，該附加層例如是一般用於形成集成電路的層。由於可編程構件可在絕緣或其它材料上形成，本發明的可編程構件特別適用於襯底(例如，半導體材料)空間寶貴的應用。另外，在一微電子裝置上形成存儲單元的優點在於，利用例如形成在層112和150中的傳導插頭(conductiveplug)，此構造允許在存儲單元陣列和微電子裝置之間傳輸更大量的數據。
電極120和130可由任何合適的傳導材料製成。例如，電極120和130可由摻雜多晶矽或金屬製成。
根據本發明的一個示例性實施例，電極120和130之一由包括一金屬的材料製成，當在電極(易氧化電極)間施加一足夠的偏壓(V≥VT)、並且另一金屬相對中性並且在可編程裝置(一無關電極)操作中不溶解時，該金屬溶入離子導體140中。例如，電極120在寫處理時是陽極，並且由包括可溶入離子導體140的銀材料組成，而電極130在寫處理期間是陰極，並由中性材料組成，例如鎢、鎳、鉬、鉑、金屬矽化物等等。具有至少一個由可包括溶入離子導體140的材料製成的電極，有助於保持離子導體140中的所需的溶解金屬濃度，反過來也有助於在離子導體140快速穩定的形成區域160或者使用構件100和/或200時其它電氣性質的改變。而且另一電極(寫操作中的陰極)使用中性金屬，有助於已形成的任何區域160的電解溶解和/或在應用一足夠電壓後使可編程裝置恢復到被擦除狀態。
在擦除操作期間，優選地，已形成的任何區域160的溶解可在可氧化電極/區域160界面處或附近開始形成。通過形成構件100，有助於在可氧化電極/區域160界面處區域160的初始溶解，從而，在可氧化電極/區域160界面處的電阻要大於沿區域160的任何其它點處的電阻，特別是區域160和無關電極之間的界面的電阻。
在無關電極處獲得較低電阻的一種方法是，形成由相對中性、非氧化材料諸如鉑製成的電極。這種材料的使用既減少了在離子導體140和無關電極間界面處形成氧化物，又減少了電極材料和離子導體140材料的化合物或混合物的形成，其一般具有比離子導體140或電極材料高的電阻。
通過在可氧化電極(寫操作時的陽極)和離子導體之間形成阻擋層，也可以在無關電極處獲得較低的電阻，其中阻擋層由較高電阻的材料形成。示例性的高電阻材料將在下面詳細描述。
通過在電極/離子導體界面提供一粗糙的無關電極表面(例如，粗糙度的均方根大於大約1nm)，也有助於區域160的可靠生長和溶解。通過控制薄膜沉積參數和/或蝕刻電極或離子導體表面之一的一部分，形成粗糙表面。在寫操作期間，在粗糙表面的尖峰或頂點處形成相對較高的電場，這樣，更容易在尖峰或頂點處形成區域160。結果，通過在無關電極(寫操作時的陰極)和離子導體140之間提供一粗糙表面，可獲得電極120和130之間施加的電壓的電氣性質的可靠均勻的改變。
可氧化電極材料可易於熱溶解或擴散到離子導體140中，特別是在構件100的製作和/或工作期間。由於熱擴散會減少構件100的電阻，並且從而在構件100的操作期間，減少電氣性質的改變，因此這種熱擴散是不希望的。
為了減小不希望的可氧化電極材料擴散到離子導體140內，並且依據本發明的另一實施例，該可氧化電極包括一插入一過渡金屬硫化物或硒化物材料的金屬，該硫化物或硒化物例如是Ax(MB2)1-x，其中A是Ag或Cu，B是S或Se，M是一種過渡金屬，例如Ta、V和Ti，並且x的範圍是從大約0.1至大約0.7。插入的金屬緩和了不希望的金屬(Ag或Cu)向離子導體材料的熱擴散，而允許在電極120和130間施加足夠電壓時，該金屬參與區域160的生長。例如，當將銀插入一TaS2薄膜中時，該TaS2薄膜可包括高至大約百分之67的原子百分比的銀。為了防止不希望的金屬向材料的擴散，優選地，該Ax(MB2)1-x材料為無定形(amorphous)的。例如，該無定形材料可由一種包括Ax(MB2)1-x的目標材料的物理汽相澱積而形成。
α-AgI是另一種適用於可氧化電極的材料。與上述Ax(MB2)1-x相似，在操作構件100期間，例如應用一足夠偏壓時，α-AgI可作為Ag的來源，但是AgI材料中的銀並不易於熱溶解到離子導體140中。AgI具有較低的傳導激活能量，並且不需要摻雜來達到較高的傳導率。當由AgI製成可氧化電極時，構件100的操作期間，可升高AgI層中的銀消耗，除非電極中有過量的銀。提供過量的銀的一種方法是，形成一個緊鄰AgI層的銀層。當在一銀層和離子導體140之間插入AgI層時，該AgI層就減少了Ag向離子導體140的熱擴散，但並不顯著影響構件100操作期間Ag的傳導性。另外，由於AgI減輕了法拉第傳導(faradic conduction，不參與電化學反應的電子的傳導)，AgI的使用增加了構件100的操作效率。
依據本發明的一實施例，電極120和130之一由適用作互連金屬的材料製成。例如，電極130可以是半導體集成電路內的互連構件的一部分。依據此實施例的一方面，電極130由一種材料製成，而該材料大致不溶於包括離子導體140的材料。適用於互連和電極130的示例性材料包括金屬和化合物，諸如，鎢、鎳、鉬、鉑、金屬矽化物，等等。
如上所述，本發明的可編程構件可包括一個或多個阻擋物或緩衝層155、255，其介於至少離子導體140的一部分和電極120、130中的一個之間。層155、255可包括離子導體，例如，AgxO、AgxS2、AgxSe、AgxTe，其中x＞2，AgyI，其中x≥1，CuI2、CuO、CuS、CuSe、CuTe、GeO2、GezS1-z、GezSe1-z、GezTe1-z、AszS1-z、AszSe1-z、AszTe1-z，其中z大於或等於大約0.1，SiOx、以及這些材料的組合，其置於離子導體140和諸如銀的金屬層之間。
適用於緩衝層155和/或255的其他材料包括GeO2。無定形GeO2相對可滲透，在裝置100操作時容易「吸收」銀，但是，與不包括緩衝層的構件或裝置相比，其會延遲銀向離子導體140中熱擴散。當離子導體140包括鍺時，通過在大約300℃至大約800℃的溫度下將離子導體140暴露在一氧化環境中，或者通過將離子導體140在存在輻射時暴露在氧化環境中而形成GeO2，其中，該輻射的能量大於離子導體材料的能帶隙。也可以通過(從一GeO2目標)物理汽相澱積或(從GeH4和O2)化學蒸汽沉積而沉積GeO2。
通過在離子導體140和無關電極之間放置一高電阻緩衝層(例如GeO2、SiOx、空氣、真空等)，緩衝層也可用於增加關態電阻和「寫電壓」。在這種情況下，該高電阻材料允許諸如銀的金屬擴散或塗覆(plate)該緩衝，並參與電化學反應。
當無關電極和離子導體之間的阻擋層包含一高電阻材料時，該阻擋物可包括促使電沉積物的增長的離子，或者該阻擋物可不具有離子。在任一種情況下，該阻擋物必須可以通過傳導或隧道效應傳傳導子，這樣就發生氧化還原反應，而允許區域160增長。
在某些情況下，一種電沉積物可形成在高電阻阻擋物層中。示例性的支持電沉積物的增長的高電阻阻擋物層可包括其他高電阻玻璃所具有的充氣或真空間隙區域、可滲透氧化物薄膜以及半導體材料，只要該阻擋物薄得允許電子在一適度電壓(例如小於或等於大約1伏)下從陰極隧穿到達離子導體，其可支持電子傳送並允許在該阻擋物材料體積中減少離子。
層155和/或層255也可包括一種限制離子在導體140和電極之間遷移的材料。依據本發明示例性實施例，一阻擋物層包括傳導材料，諸如，氮化鈦、鈦鎢、其化合物等等。阻擋物可為電中性的，例如，其允許通過構件100或200傳導子，但是不允許其本身提供被傳導通過構件200的電子。中性阻擋物可在該可編程構件的操作期間減少不希望的電沉積物的增長，從而可在施加與用於增長區域160的偏壓相反的偏壓時，便於「擦除」或溶解區域160。另外，使用傳導阻擋物允許由可氧化材料形成「中性」電極，其原因是該阻擋物阻礙電極材料向離子導體擴散。
離子導體140由在施加足夠電壓時傳導離子的材料形成。適用於離子導體140的材料包括玻璃和半導體材料。通常，依據本發明的離子導體無需改變相(phase)就可以傳導離子，可以在相對低的溫度下(例如，低於125℃)傳導離子，可以在相對低的電流下傳導離子，並且具有相對高的遷移數，並且顯示了相對高的離子傳導率。在一個依據本發明的示例性實施例中，離子導體140由硫屬化物材料形成。但是，依據本發明的不同實施例，其他材料也可用作離子導體。
離子導體140也可適當的包括溶解的傳導材料。例如，離子導體140可包括一種固溶體，其包括溶解的金屬和/或金屬離子。依據本發明的一個示例性實施裡，導體140包括溶解在硫屬化物玻璃中的金屬離子和/或金屬。依據本發明，一示例性的具有溶解金屬的硫屬化物玻璃包括AsxS1-x-Ag、AsxSe1-x-Ag、AsxTe1-x-Ag、GexSe1-x-Ag、GexS1-x-Ag、GexTe1-x-Ag、AsxS1-x-Cu、AsxSe1-x-Cu、AsxTe1-x-Cu、GexSe1-x-Cu、GexS1-x-Cu、GexTe1-x-Cu的固溶體，其中x的範圍為從大約0.1至大約0.5，其他包括銀、銅或銀銅組合物等的硫屬化物。另外，導體140可包括網格改良劑(network modifier)，其影響通過導體140的離子的遷移率。例如，可在導體140中添加材料，例如，金屬(如銀)、滷素、滷化物或氫，用以提高離子遷移性，從而增加構件擦除/寫的速度。此外，如下面的詳細描述，離子導體140可包括多個具有不同電阻值的區域，例如，離子導體140可包括一第一區域，其位於可氧化電極附近並具有相對低的電阻，以及一第二區域，其位於無關電極附近並具有相對高的電阻。
為了增加離子導體的熱穩定性，用摻雜氧化物和/或摻雜氧化物的硫族化物作為離子導體140。用於硫族化物材料的摻雜氧化物例如包括氧、GeO2、As2O3、Ag2O、Cu(1，2)O以及SiO2，並且適用於摻雜的氧化物例如包括銀或銅摻雜的GeO2、As2O3、Ag2O、Cu(1，2)O、WOx以及其他過渡金屬氧化物和SiOx。在摻雜氧的情況下，優選地，離子導體140的厚度小於大約10nm。
離子導體140也可包括填充材料，該填充材料填充空隙或空間。適合的填充材料包括不可氧化和非銀基化的材料，例如，不傳導、不混溶的二氧化矽和/或氮化矽，其橫截面尺寸小於大約1nm，該填充材料對區域160的增長不起作用。在這種情況下，在裝置暴露於升高的溫度時，區域160將要自發地溶入支持三元材料(supporting ternary material)中，為了減小此可能性，此填充材料在離子導體中的體積百分比高達大約百分之五，而這導致不影響裝置的性能的更穩定的裝置操作。離子導體140也可包括用於減少離子導體的有效橫截面面積的填充材料。在這種情況下，填充材料可以與上述填充材料相同，但其具有高達大約5nm的橫截面尺寸，該填充材料在離子導體材料中的濃度在體積上高達大約50％。
依據本發明的一個示例性實施例，離子導體140包括硒化鍺玻璃，其中該玻璃中溶解了銀。硒化鍺材料一般來自可以以各種方式組合的硒和Ge(Se)4/2四面體。在硒豐富的區域，Ge是4配位(4-fold coordinated)而Se是2配位(2-fold coordinated)，其含義是Ge0.20Se0.80附近的玻璃成分具有一平均配位數2.4。具有此配位數的玻璃是經過約束計數理論(constraintcounting theory)最優約束得到，因此對於玻璃化作用(devitrification)是穩定的。公知的，此玻璃的網狀結構是自組織的，並且沒有應力(stress-free)，因此更容易地使例如銀的添加物更好地散布，並形成混合玻璃固溶體。因此，根據本發明的一個實施例，離子導體140包括一種具有Ge0.17Se0.83至Ge0.25Se0.75成分的玻璃。
當在一離子導體材料中添加例如金屬的傳導材料時，可形成摻雜金屬的離子導體的分相區域。在這種情況下，儘管小的分相區域形成了，但其摻雜離子導體宏觀表現為玻璃狀。
圖3-5表示依據本發明不同實施例的可編程構件的部分，該可編程構件包括分相離子導體材料。圖3描述了一分相離子導體區域302，其包括高電阻部分304和低電阻部分306。在特定示例中，當離子導體302包括銀摻雜的GexSe1-x時，其中，x小於大約0.33，並且其優選的範圍是大約0.17至大約0.3，更優選地值是從大約0.17至大約0.25，這時，離子導體就分離成Ge-Se(例如Ge2Se3)的第一相304，其具有大於103ohm-cm的較高的電阻，以及Ag2Se的第二相306，其比Ge-Se部分304更傳導，並具有大約0.3ohm-cm離子阻抗，以及大約10-4cm2/V.s的離子遷移率。在這種情況下，分相離子導體具有大約100ohm-cm的總體電阻係數，並且在室溫下是穩定的。
分相離子導體被認為有助於大的關態阻抗並且有助於高速切換諸如裝置100的可編程裝置。其原因是來自可溶電極的金屬離子可在區域304內遷移，而越過低電阻區域306。由於局部場在離子導體302的此區域中是最高的，所以金屬離子的減少優先發生在高電阻區域304中。由於低電阻區域之間通常間隙為大約1nm或者更小的大小，所以此過程相對地要快。
其它適用於分相離子導體材料的材料例如包括銀和/或銅摻雜的硫族化鍺(germanium)(例如，硫化物和碲化物)以及這些化合物的混合物、銀和/或銅摻雜的硫族化砷(例如，硒化物、硫化物和碲化物)以及這些化合物的混合物。分相離子導體的其它材料例如包括散布在AgI或一諸如(乙烯氧化物)離子傳導聚合物中的Ag2Se，並且適用於部分304的額外示例性低電阻材料包括SiOx，、GeO2和Ag2O。但是應當注意的是，任何包括散布在一低電阻相的低電阻相的離子導體材料將依據在此描述的本發明而起作用。
圖4表示包括相位分離離子導體402的構件400。離子導體402包括高電阻部分404和低電阻部分406。部分404和406可相應地由上述與部分304和306相關的高電阻和低電阻材料形成。構件400可通過連續沉積高電阻材料和低電阻材料而形成。儘管僅表示出兩個高電阻部分和兩個低電阻部分，依據本發明的構件可包括任何需要數量的低和高電阻部分。
與構件300的操作相似，相似地，構件400的操作速度受到高電阻部分404的電阻改變的限制。因此構件400的操作速度可由改變層404的厚度而操縱。
圖5表示了另一個構件，其包括相位分離離子導體材料502。除構件500包括粒子508外，構件500與構件300和400相似，構件500也包括高電阻部分504和低電阻部分506，該高電阻部分504和低電阻部分506由在此描述的低和高電阻材料形成。
再參照圖1和2，依據本發明一個示例性實施例，構件100的至少一個部分形成在一絕緣材料150的一個通道(via)中。需要在絕緣材料150的一個通道中形成一部分構件，其原因之一是，這樣的形成允許形成相對小的構件，例如，10毫微米大小。另外，絕緣材料150有利於將各種構件100與其他電子元件相隔離。
絕緣材料150適當的包括可阻止不希望的來自構件100的電子和/或離子的擴散的材料。依據本發明的一個實施例，材料150包括氮化矽、氧氮化矽、諸如聚醯亞胺或聚對二甲苯的聚合材料、或者它們的任意組合。
觸點165用於與一個或多個電極120、130相連以便於形成與各自電極相連的電觸點。觸點165可由任何傳導材料形成，並且優選地由金屬、合金或包括鋁、鎢或銅的化合物形成。
依據本發明的一個實施例，構件100通過在襯底110上形成電極130而形成。可利用任何適用的方法形成電極130，例如沉積電極130材料層，製作電極材料的電路圖案、蝕刻該材料來形成電極。通過在電極130和襯底110上沉積絕緣材料，並且利用任何恰當的製作布線圖案和蝕刻處理在絕緣材料中形成通道，從而可形成絕緣層150。通過在通道內沉積離子導體140材料和電極120的材料，離子導體140和電極120可形成在絕緣層150內。此離子導體和電極材料的沉積是可選擇的，也就是說，該材料大致上只在該通道內沉積，或者該沉積處理可相對是非選擇的。如果使用一個或多個非選擇的沉積方法，利用例如化學機械磨光和/或蝕刻技術可擦除在材料層150表面上殘餘的任何過量材料。可利用任何適用的沉積和/或蝕刻處理，相似地形成阻擋層155和/或255。
適合用作離子導體140的固溶物可以各種方法形成。例如，通過在硫族化物玻璃上沉積一個例如金屬的傳導材料層可形成該固溶物，而無需破壞真空並且無需將金屬和玻璃暴露於熱和/或光溶解(photo dissolution)處理。依據本發明的一個示例性實施例，通過在襯底上沉積As2S3-Ag，在As2S3-Ag上沉積一層薄膜，將該薄膜暴露在能量大於As2S3-Ag的光縫隙(optical gap)的光下-例如，波長小於大約500毫微米的光(例如，具有波長為大約436nm強度大約為6.5mW/cm2的光)，從而形成固溶體As2S3-Ag。經過此處理，硫族化物玻璃可混合超過百分之30的原子百分比的銀，同時保持在宏觀上保持玻璃狀以及微觀的分相。如果需要，可給導體140添加網格改良劑，這可在沉積導體140時(例如，在導體140材料沉積中，改良劑處於在沉積的材料中)或沉積導體材料140之後(例如，將導體140暴露在大氣中，其包括該改良劑)進行。
依據本發明的另一個實施例，可通過在一襯底或另一材料層上，沉積一種來自一原材料的組分的一種，並且使第一組分和第二組分進行反應，而形成一固溶物。例如，鍺(優選為無定形的)可沉積在一部分襯底上，並且，鍺可以與H2Se反應而形成Ge-Se玻璃。類似的，可沉積砷，並且使砷與H2Se氣體反應，或者可沉積砷或鍺並使其與H2S氣體反應。然後如上所述，可以將銀或其他金屬添加到該玻璃中。
當使用時，通過將一種氧化物添加到一種用於形成硫族化物離子導體源的溶料(melt)中，就可將氧化物添加到離子導體材料中。例如，可將GeO2、As2O3、Ag2O、Cu(1，2)O和SiO2添加到GexS1-x、AsxS1-x、GexSe1-x、AsxSe1-x、GexTe1-x、AsxTe1-x中，來形成氧化硫族化物玻璃，該玻璃包括佔高達百分之幾十的原子百分比的氧。然後，該三元或四元玻璃可用於通過物理汽相澱積或類似技術，在該構件襯底上沉積一層具有相似組分的薄膜。可選擇地，可利用反應沉積技術在原地形成該含氧薄膜，在該反應沉積技術中在一活性氧環境中沉積該硫族化物材料，來形成一離子導體，其中該離子導體包括高達百分之幾十的原子百分比的界限氧(bound oxygen)。例如銀或銅的傳導材料可結合到源玻璃溶料中，或者通過上述熱或光溶解(photo-dissolution)被引入一沉積薄膜中。
類似地，可從一個合成源(synthenized source)沉積金屬摻雜氧化物(metal doped oxides)，其中該合成源以恰當的比例包含所有必須的元素(例如，AgxO(x＞2)、CuxO(x＞2)、Ag/Cu-GeO2、Ag/Cu-As2O3或Ag/Cu-SiO2)，或者可通過熱或光溶解，從一個金屬薄表面層將銀或銅引入二元氧化物薄膜(Ag2O、Cu(1，2)O、GeO2、As2O3或SiO2)。可選擇地，可首先沉積Ag、Cu、Ge、As或Si的基本層，然後與氧反應而形成合適的氧化物，然後如上所述擴散Ag或Cu。氧化反應可純粹利用熱或者是利用等離子輔助，後者產生更多孔的氧化物。
在摻雜該離子導體140期間，可通過如下方式形成一個電極，即通過在一離子導體材料上沉積足夠的金屬並且向該層施加足夠的電壓或熱量，從而使一部分金屬溶入離子導體中並且一部分金屬保留在該離子導體的表面上，從而形成一電極(例如，電極120)。通過給構件施加一足夠大的能量，使接近該可溶電極的離子導體的第一部分的含有具有較大傳導率的材料，該傳導率大於接近無關電極(indifferent eletrode)的離子導體的第二部分的傳導率，利用此技術，可形成離子導體140內具有不同傳導率的區域。如果離子起始的導體層具有的厚度足以使一部分薄膜被浸透，而一部分薄膜沒有被浸透，那麼該處理就可以自我限制(self-limiting)。
依據本發明的可選擇實施例，包括已溶解金屬的固溶體可直接沉積在襯底110上，之後將電極覆蓋形成在離子導體上。例如，包括硫屬化物玻璃和傳導材料的源可用於利用物理汽相澱積或類似方法形成離子導體140。
溶解在離子傳導材料比如硫屬化物中諸如金屬的傳導材料的數量可依賴於幾個因素，例如可溶解的金屬的數量以及在溶解處理中施加的能量。但是，當有足夠的金屬和能量可利用光溶解溶入硫族化物材料中時，該溶解處理被認為是可自我限制的，當金屬陽離子已經被減少到其最低氧化狀態時，就大致停止了。在As2S3-Ag的情況下，在Ag4As2S3＝2Ag2S+As2S時發生這種情況，其中銀的濃度為大約47個原子百分比。如果另一方面，利用熱溶解將金屬溶解在硫屬化物材料中，在固溶體中就具有較高的原子百分比，為溶解提供了充分的金屬數量。
依據本發明的再一實施例，光溶解形成該固溶物，來形成一種宏觀均勻的三元混合物，並且利用熱溶解將其它金屬添加到溶液中(例如，在一溫度大約為85℃至大約150℃的中性環境中)，從而形成一固溶物，其中包含例如原子百分比佔大約百分之30至百分之50，並且優選為百分之34的銀。金屬濃度超過光溶解可溶水平的離子導體有助於形成區域160，該區域在裝置100和200的操作溫度(一般為大約85℃至大約150℃)下是熱穩定的。可選擇的，該固溶體可通過在上述溫度下將金屬熱溶解到離子導體中而形成，但是光溶解專門形成的固溶物被認為其均勻性(homogeneous)比薄膜小，該薄膜具有利用光溶解和熱溶解而形成的相似的金屬濃度。
通過操縱該構件的一個或多個電氣性質，就能利用本發明的可編程構件存儲信息。例如，在適當的寫操作中，構件的電阻可從「0」或關狀態改為「1」或開狀態。類似的，在擦除操作中，該裝置可從「1」狀態變為「0」狀態。另外，正如下面將詳細描述的，該構件可具有多個可編程狀態，這樣就可以在一個構件中存儲信息的多個位。
寫操作圖6示出了依據本發明的一個可編程構件(例如構件200)的電流-電壓特性。在示出的實施例中，通道直徑D大約是4微米，導體140大約是35毫微米厚並且由Ge3Se7-Ag(接近Ag8Ge3Se7)，電極130是中性的並且由鎳形成，電極120由銀形成，以及阻擋物255是天然氧化鎳。如圖6所示，當施加大於1伏的偏壓時，流過關狀態構件200的電流(曲線610)開始增加；但是，一旦寫步驟完成(即形成了一電沉積物)，導體140的電阻就顯著地降低(即至大約200ohms)，如圖6的曲線620所示。如上面所指出的，當電極130耦接到電源的負極端時，與電極120相比，傳導區域開始在電極130附近形成，並且向電極120增長。由於阻擋物255，足夠閾值電壓(即時傳導區域生長並突破阻擋物255、從而使電極120和130耦接在一起所需的電壓，)就要相對高一些。特別地，必須向構件200提供足夠的電壓V≥VT，從而使電極隧穿阻擋物255(當阻擋物255包括一絕緣層時)以形成傳導區域同時越過阻擋物(例如隧穿或滲漏(leakage))，並且通過導體140和阻擋物255的至少一部分傳導。
依據本發明一個可選則實施例，其中，不具有絕緣阻擋物，由於例如在離子導體140和電極120、130之一之間沒有絕緣阻擋物，所以初始「寫」閾值電壓就相對低一些。
如上所述，通過在寫處理期間給構件施加不同數量的能量，本發明的存儲器構件的相對易失性是可改變的。例如，為了形成一相對非易失性存儲單元，要給圖1和圖2中所示的構件施加一個相對高的電流脈衝，在幾百毫微秒內該電流脈衝大約為幾百微安。可選擇地，可在更少的時間，例如幾毫微秒向相同或相似存儲器構件施加同樣的電流，來形成一相對易失性存儲器構件。在任一情況下，可以相對高的速度編程本發明的存儲器，甚至是與傳統的DRAM相比，該「易失性」存儲器也是相對非易失的。例如，易失性存儲器可在與操作DRAM相當的速度下進行操作，並且只需要隔幾小時刷新一次。
讀操作例如通過施加一個用於電沉積的小於電壓閾值(圖6所示構件的大約1.4V)的正向或反向偏壓或者通過利用一小於或等於最小編程電流(該電流將產生開電阻的最大值)的電流限制(current limited)，就可以讀取存儲單元的一個狀態(例如1或0)，而無需顯著地幹擾該狀態。圖6中示出了電流限制(至大約1毫安)讀操作。在這種情況下，電壓從0到大約2V，並且電流上升到設置的限度(從0到0.2V)，該限度表示低電阻(歐姆/線性電流電壓)「開」狀態。執行無幹擾讀操作的另一種方式是施加一相對短持續的脈衝，該脈衝電壓高於電化學沉積閾值電壓，這樣就沒有明顯的法拉第電流流過，也就是說，幾乎所有的電流都用於極化/充電該裝置，而不用於電沉積處理。
根據本發明的不同實施例，包括可編程構件的電路包括溫度補償裝置，其用於減輕溫度變化對可編程構件的性能的影響。一個示例性溫度補償電路包括一已知為擦除狀態的可編程構件。在這種情況下，在一讀操作期間，向一具有未知的狀態的可編程構件以及向具有已知的擦除狀態的可編程構件施加一逐漸增加的電壓。如果該未知的構件已經被寫入，該構件在該公知的擦除裝置之前切換為開，並且如果該未知構件處於擦除狀態，這兩個裝置就幾乎同時轉換為開。可選擇地，溫度補償電路可用於產生一比較電壓或電流，該比較電壓或電流在讀處理期間與一電壓或電流向比較，該電壓或電流是由一個處於未知狀態的可編程構件產生的。
擦除操作通過在一寫操作處理期間施加一反向偏壓，一可編程構件(例如構件200)就被適當的擦除了，其中施加的偏壓的大小等於或大於在相反方向上的用於電沉積的閾值電壓。依據本發明的一個示例性實施例，對構件200施加一段時間的充足的擦除電壓(V≥VT)，其依賴於寫操作處理期間提供的能量，但是該時間一般都小於1毫秒，就使構件200返回到其「關」狀態，構件200的在「關」狀態下具有超過一百萬ohms。在該可編程構件在導體140和電極120之間沒有阻擋物的情況下，擦除該構件的閾值電壓遠小於用於寫該構件的閾值電壓，這是由於，與寫操作不同，擦除操作不需要電子通過阻擋物或阻擋突破(barrier breakdown)。
脈衝模式讀/寫依據本發明的一個可替換的實施例，脈衝模式編程用於對一可編程構件進行寫和讀。在這種情況下，與上述的處理相似，在寫處理期間形成區域160；但是，與上述處理不同的是，在寫處理期間，區域160的至少一部分被移去或溶解。在擦除/讀處理期間，要檢測電流脈衝的大小，用以確定該裝置的狀態(1或0)。如果該設備先前沒有被寫入或沒有被擦除，在該構件的還原/氧化電勢處或其上就檢測不到離子電流脈衝。但是，如果該裝置處於寫狀態，在破壞性讀/擦除步驟期間，就會檢測到一個升高的電流。由於這是一個破壞性讀操作，因此與DRAM讀/寫操作相似，在每次讀處理後，都要將信息寫入每個構件中。但是，與DRAM裝置不同的是，本發明的構件穩定得足以允許一定範圍的值被存儲(例如，區域160的各種數值)。因此，可以使用部分破壞性的讀，這種讀是減少但不完全消除區域160。依據本發明的一個可替換的方面，可以使用一破壞性寫處理，而不是破壞性擦除處理，來讀該裝置。在這種情況下，如果該元件處於「關」狀態，在形成區域160時寫脈衝將產生一離子電流尖峰，然而，如果該處理已經由於缺少氧化銀而受到限制，那麼已經包括一區域160的裝置將不產生該離子電流尖峰。
圖7說明了可編程構件702-708的陣列700，該陳列形成了可編程構件的行R1-R3和列C1-C3。當使用脈衝模式編程對陣列700讀和寫時，只要構件的區域160沒有增長到他們使構件短路的情況下，就需要使用額外的二極體和電晶體用於構件隔絕。獲得非橋接區域可通過如下方式獲得，通過使用有限的寫的次數，通過限制促成區域160的形成的可氧化電極處的可氧化材料的數量，以及/或者通過利用電極間的電阻區域，其中該電極允許足量的電子電流但是阻止或減小沿著離子導體140的電沉積。
在陣列700中，非橋接區域160在所選擇的構件中增長，其通過例如對所有其它保持在或接近零伏特的行和列施加偏壓C2＝+Vt/2，R2＝-Vt/2，其中Vt是還原/氧化電勢，從而陣列中的其他裝置就不存在完全正向寫電壓(fullforward write voltage)。由於電沉積(區域160)沒有橋接電極，所以寫之後仍保持高電阻。讀/擦除偏壓為C2＝-Vt/2，R2＝+Vt/2，同時其它的都保持為零伏特。如果該裝置處於關狀態，並且施加了擦除脈衝，非常小的電流就會流過高電阻電解液。但是，如果一部分電沉積物是由寫操作形成，那麼由於電沉積材料被氧化了並且重新覆在陰極電極上(寫處理中的可氧化陽極)，所以擦除脈衝會通過C2和R2產生一離子電流尖峰。此電流尖峰可被檢測，因此通過此處理可確定選擇的元件的狀態。注意，當非選擇的行和列被允許浮動(float)(通過使用三個狀態的驅動器(tri-state drivers))時，也可以使用全部而不是一半或部分電壓；例如，C2＝＝Vt並且R2-＝0用於寫，C2＝0並且R2＝+Vt用於讀/擦除。
可操作參數的控制通過對可編程裝置施加偏壓，可控制離子導體中傳導材料的濃度。例如，通過施加一個超過該傳導材料的還原電勢的負電壓，可以從溶體中分離出諸如銀的金屬。相反的，通過施加一個超過材料氧化電勢的偏壓，可以將傳導材料添加到離子導體中(從一個電極)。因此，舉例來說，如果傳導材料的濃度大於特定裝置應用的濃度，通過將該裝置反向偏壓以減小該濃度，就可減小傳導材料的濃度。相似的，通過施加一個足夠大的正向偏壓，金屬也可以從一個可氧化電極添加到溶體中。另外，通過施加一個延時(extended time)反向偏壓或者大於在正常操作狀況下擦除該裝置所需的偏壓的擴充偏壓(extended bias)，就可以擦除無關電極處堆積的金屬。利用適當的的微處理器可以實現傳導材料的自動控制。
特別參照圖3-5，不足時間和/或電流的正向或反向編程脈衝引起的使足量的銀大量減少高電阻區域的電阻的部分寫和部分擦除，使額外的銀從可溶電極向高電阻區域轉移。即使在該裝置表現為高電阻狀態，利用這些剩餘的銀也可以改變這些區域的傳導性和激活能量。激活能量的改變導致了較高的離子遷移率，因而部分編程導致了與完全寫或擦除狀態的裝置相比更快的轉換，反過來，其也允許適當規模的裝置以SRAM的速度操作(毫微米或更小的時間)。
另外，由於使電沉積材料從低電阻路徑離開的熱溶解，一個寫入裝置就「減弱」，在該寫入裝置中，本地剩餘的銀仍然會促進一個較低的激活能量，但是在這種情況下，也有足量的銀存在使得重新形成傳導連接(conductinglink)所需的電壓低於正常寫狀態下的電壓。由於關閉連接所需的銀已經在材料中並且也不必從可氧化電極中釋放出來，因此「再次接入」電壓要比系統的正常寫閾值電勢要低幾十mV。這就意味著，包含低於寫閾值電勢的短脈衝的簡單「讀」操作足以重新產生系統的已減弱的開狀態，但是其不足以幹擾已經被完全擦除的裝置(並且因此不具有過量的銀)。這將允許通過讀操作自動重新產生已減弱的輕微寫(lightly write)(低編程電流)狀態，因此擴展了該裝置的足夠保存能力。
此技術也可用於從在離子導體材料內的材料形成一個電極。例如，來自離子導體的銀可被析出，用以形成可氧化的電極。這也允許在完全形成裝置後形成可氧化電極，因此減輕了在製造裝置時傳導材料從可氧化電極擴散的問題。
依據本發明的各個實施例，可編程裝置的閾值電壓是可操縱的。閾值電壓的操縱允許為需要的讀和寫電壓配置該可編程裝置。一般，如上所述，閾值電壓的依賴因素之一是離子導體和/或任何阻擋物中的傳導材料的數量。
操縱電沉積閾值電壓的一種方法是操縱擴散在離子導體材料中的傳導材料。操縱該閾值電壓的另一技術是在無關電極處或其附近改變可氧化材料的數量。在這種情況下，通過在無關電極處或其附近首先形成以電沉積物，然後施加足以溶解一部分電沉積物的反向偏壓，就可以改變陰極處的可氧化金屬。一般，隨著陰極的可氧化金屬的量的增加，閾值電壓就會下降。例如，在離子導體是Ge0.3Se0.7並且可溶電極是銀的情況下，形成電沉積物的閾值電壓大約是310±10mV至大約90±10mV，其中30±10mV用於沒有預先沉積的銀，90±10mV用於銀滲透電極(silver saturated electrode)。可選擇地，一寫處理可用於在陰極處或其附近形成需要的電沉積物。此閾值電壓的電化學控制可用於修復或重新產生電沉積物，該沉積物已經被熱或電化學損壞或重新分配。作為如果起作用的一個示例，需要下列步驟1.利用一寫電壓在電解質中或之上形成一電沉積物，其中該寫電壓通過陰極附近的銀濃度確定，例如，0.32V用在銀耗盡陰極區域(silver depletedcathode region)。
2.低於寫電壓的讀電壓可用於確定該裝置的狀態，而不會干擾關狀態裝置(off device)。
3.通過熱溶解(例如在裝置外部額外加熱)連續「破壞」電沉積物，從而使電沉積物不再持續存在或停留在局部。
4.陰極附近的銀濃度將仍然高於在非寫或完全擦除的裝置情況下的銀濃度，其原因是銀不能違背擴散梯度而擴散。
5.增長的陰極銀導致了重寫電壓的減小，例如，低於讀電壓，而該讀電壓被選擇用於幹擾關狀態，但又高得足以「重新產生」失敗(failed)的電沉積物。
因此，讀操作可用於自動將銀重新電沉積，並通過電沉積的材料重新產生存儲在該裝置中的數據狀態。這將保證可編程構件足夠地連續長時間地保存數據。
另一種用於操縱閾值電壓的技術是在無關電極和離子導體層之間形成一個層，其中，該材料層能夠傳導離子並形成電沉積，並且具有比該離子導體低的可氧化材料濃度。適合此層的示例性材料包括不摻雜或輕微摻雜例如Ge-S或Ge-Se的硫族化物的材料，並且包括多種其它不摻雜或輕微摻雜離子導體的材料，該材料對可氧化材料具有較低的溶解度。在該可編程構件的處理或操作中，無關電極和該離子導體之間的材料層減少了在無關電極附近堆積的可氧化材料。
圖8(1μA編程電流的電流電壓關係)和圖9(1μA編程電流的電阻電壓關係)說明了一裝置上的寫操作的例子，其中該裝置包括一銀飽和富含硫Ge-S起始玻璃(silver saturated sulfurrich Ge-S starting glass)，以及一個具有相對低的銀含量的層，其厚度小於10nm，該層位於無關電極和飽和離子導體之間。在圖所示的情況下，寫電壓大約320mV。注意，此層可從富含銀的電解質中分離沉積，或者如上面所描述的那樣，在可氧化金屬滲透整個薄膜厚度之前停止金屬光擴散而形成。
為了減少不希望的在寫處理期間形成的電沉積，需要使離子導體在寫處理期間充滿傳導材料，這樣該構件的電阻就不會由於傳導材料的擴散而大致地改變。在離子導體包括摻雜銀的鍺硒化物並且由銀形成電沉積物的情況下，對於10nm厚的摻雜銀的鍺硒化物固態電解質，下面給出了適當的最小「飽和」編程電流，其用以保持電沉積直到電解質具有作為電解質區域的功能的均勻的銀濃度以及相應的電阻。
面積(nm/nm2)飽和電流(μA)電阻(kΩ)10.3 1,00010 3100100 30 101000 300 110,000 3,0000.1圖10和11表示了橫向構件，依據本發明的進一步示例性實施例，該構件被配置成阻止不希望的傳導材料在離子導體中的擴散。通常，圖10和11中所示的構件包括一個相對狹窄的離子導體(與該離子導體的高度相比)，該離子導體周圍是一種材料，該材料與該離子導體相比具有較低的離子傳導性。
構件900包括一第一電極902、一絕緣層904、一擴散阻擋物906、一離子導體908以及一第二電極910。電極902和910、絕緣層904以及離子導體908可利用與圖1和2所述相同的技術由相應的材料形成。阻擋物可如此配置僅僅一「列」離子導體材料橫跨在電極之間，或者，構件可包括多個橫跨電極的離子導體列。在後一種情況下，如果適當的限制電流，僅僅在一列中出現電沉積物。在另一種情況下，由於條的直徑相對小(例如小於大約50nm)，使區域飽和所需的電流也要相應的小(例如，大約30μA)。
擴散阻擋物906可下列步驟形成如上述結合層155和255所述內容以及圖11中所示，一致地沉積一阻擋物材料1002以及移除一部分阻擋物材料(使用各向異性蝕刻)來形成圖10所示的阻擋物906，其中，該阻擋物材料1002例如是氮化矽或任一阻擋物材料。
圖12和13中示出了另一種形成擴散阻擋物的技術。在此情況下，就在襯底1104的表面上形成可滲透阻擋物材料1102，並且在阻擋物材料1102的可滲透區域中形成離子導體材料。可選地，可滲透材料1102可被用作蝕刻掩膜，來蝕刻(利用各向異性蝕刻)離子導體材料而形成離子導體材料條。然後用適當的阻擋物材料例如氮化矽填充條之間的空間。如在此所述的，在一條或多條離子導體材料周圍形成電極，從而形成本發明的可編程裝置。
圖14說明了仍然是適用於形成擴散電阻可編程構件的構件1300。構件1300包括一第一電極1302、一第二電極1304、一離子導體1306以及一材料層1308，該材料層支持大致在一個方向上的電沉積物的生長。電極1302和1304以及離子導體可用在此所述的任何相應的電極和離子導體形成。材料層1308的適合材料例如包括薄(例如幾nm)的無定形薄膜和多晶薄膜，無定形薄膜的材料可以是氧化物和氮化物(例如SiO2，GeO2，Si3N4)、半導體(Si、Ge)，而多晶薄膜的材料可以是氧化物、氮化物和半導體。依據本發明此實施例的一個方面，在離子導體1306和無關電極之間形成層1308。
正如上面所指出的，依據本發明的另一個實施例，通過控制在寫處理期間形成的區域160的大小，數據的多位可存儲在一個可編程構件中。在寫處理期間形成的區域160的大小依賴於在寫處理中施加給構件的庫侖或電荷的量，並且可以利用限制電流的電源來控制。在這種情況下，可編程構件的電阻可由方程式1決定，其中Ron是「開」狀態電阻，VT是電沉積的閾值電壓，而ILIM是寫操作期間允許流過的最大電流。
Ron=VTILIM]]>方程式1實際中，每個元件中存儲信息的數量的限制依賴於每個電阻狀態隨時間的穩定性。例如，如果一個構件具有範圍大約是3.5kΩ的已編程電阻，並且在每個狀態的特定時間內電阻漂移(resistance drift)是大約±250Ω，那麼就可形成具有7個相等尺寸的電阻段(7個狀態)，該構件允許在一個構件內存儲3位數據。在此限制中，對於在每個特定時間限制內電阻漂移接近為0的情況，信息可存儲為一個連續統一的狀態，也就是模擬形式。
圖15表示了一集成電路1402的一部分，其包括一可編程構件1400，並被配置為提供與電子部件相絕緣的附加絕緣。構件1400包括電極1420和130、一離子導體1440、一觸點1460以及一形成在觸點1460和電極1420之間的無定形矽二極體1470，例如，肖特基(Schottky)二極體或p-n結二極體。可編程構件1400的行和列被構造成一高密度配置，用以提供適用於存儲電路的超大存儲器密度。一般，存儲器裝置的最大存儲密度由行和列解碼電路的尺寸和複雜性限制。但是，由於構件1400不需要使用佔有任何實際襯底，所以一個可編程構件存儲堆棧被構造為覆蓋一個集成電路，而該集成電路的整個半導體晶片區域用於行/列編碼、傳感放大器以及數據管理電路(未示出)。在此方式中，利用本發明的可編程構件，可獲得每平方釐米幾千兆位的存儲器密度。使用此方式，可編程構件基本上是一種附加技術，其為現有的半導體集成電路技術添加了能力和功能。
圖16示意性地表示了一部分存儲器裝置，該存儲器裝置包括位於存儲器電路的位線1510和字線1520的交叉點的絕緣p-n結1470。圖17表示了一個可選擇的絕緣配置，在該配置中使用了位於一可編程構件的一個電極和一個觸點之間的電晶體1610，而該可編程構件位於一存儲器裝置的位線1610和字線1620的交叉點。
圖18表示另一個依據本發明的陣列1800，該陣列包括可編程構件1802-1808和也齊納(Zener)二極體1810-1816(優選的具有低反轉開電壓(reverse turn on voltage))。例如，通過使C2＝+VW/2，R2＝-VW/2(其中，VW大於和等於該裝置的寫閾值)，而所有其它行和列都保持為零伏特，從而其它的裝置就不能經歷全部正向的寫電壓(full forward writevoltage)，這樣就可寫一個選擇的元件。為了擦除所選擇的元件，C2被設置為-VE/2，而R2＝+VE/2(其中VE大於或等於齊納二極體的反轉開電壓和該裝置的擦除域值的和)，其它所有的行和列再次保持為零伏特。利用基本上相同的方式讀取所選擇的裝置，即，通過使C2＝+VR/2，R2＝-VR/2(其中VR低於寫閾值)，而其它行和列保持為零伏特。當沒有選擇行和列允許浮動(float)(通過使用三態驅動器)時，利用滿電壓而不是半電壓也是可能的；例如，C2＝+VW、R2＝0用於寫，C2＝0、R2＝+VE用於擦除，並且C2＝+VR、R2＝0用於讀。
圖19表示了使用構件1902-1908的另一個陣列1900，該陣列存儲了電容改變而不是電阻改變形式的信息。這就允許通過非短路電沉積(non-shorting electrodeposit)的生長而完成，即，一種不是全部沿陽極向陰極的路徑擴展的方式。非短路電沉積是減少電荷寫脈衝的結果，其中該電荷寫脈衝產生了僅僅從陰極擴展一小段距離的沉積物。電介質/通道阻擋物(dielectric/tunnel barrier)允許足量的電子流流入電解液，但阻止橫跨該構件的電沉積，因此該電解質/通道阻擋物可用於阻止形成短路電沉積。可選擇地，通過在用於區域160生長的陽極處提供的適量的可氧化的銀，限制了橫跨電解液的電沉積的增長。
電容存儲器結構1902-1908可位於不具有二極體或其它隔絕裝置的陣列中，其原因是這些二極體或裝置不創建從一行或一列到另一行或列的短路路徑。構件1902-1908與上述二極體陣列相同的方式編程，但是此時擦除電壓恰好是用於溶解電沉積物的閾值電壓。
圖20-23示例性地表示另一種用於在橫向(lateral)可編程構件陣列中的存儲信息的技術，其中該橫向可編程構件包括附加檢測電極。每個構件包括一陽極2002、一陰極2004、一檢測電極2006以及一連接件2008。信息存儲為電沉積物和檢測電極2006的幾何交疊處的電容，該電沉積物和檢測電極通過一適當的電解質彼此分離。在這種情況下，每個裝置中的陽極2002和陰極2004通過陣列中的一行和列供電(fed)。由於電極在橫向的PMC裝置中是共面的，所以一個電極(例如陽極)必須利用一連接觸點或連接件2008通過中間金屬電介質連接到陣列。每個圖20-23都表示了單個裝置的配置圖表，每個圖表中陽極連接到一3級列(檢測為1級)(圖20)或者1級列(檢測為3級)(圖22)。圖21和23所示的配置具有檢測線作為1級或3級偏置行(level 1 or level 3 offset line)(在電解質上或下)，其它電極都同前面配置。在所有情況下，陰極都是2級行(電介質沒有示出並且該裝置不是按比例畫出的)。
圖24和25表示利用圖20或圖22所示任一的配置形成的另一陣列2400。如圖25所示，如上所述，通過R2和C2寫入和擦除選擇的單元2502，但是通過檢測R2和C2*之間的電容而被讀取。
另一種形成無源(passive)可編程陣列的方法是形成一個不完整的或者另外的高電阻沉積物，來產生一個「開」狀態，其電阻足夠高以防止潛通路(sneak paths)。利用一個圖19所示的兩終端構件或圖20-23所示的三終端構件，可實現上述方法。
圖26表示一個兩終端構件陣列2600，其中通過和上述的相同方法生長部分電沉積物，例如，在限制的寫時間、限制的氧化金屬或者在電極(例如在陰極)之間具有電阻阻擋物時，使C2＝+VW/2，R2＝-VW/2。電沉積物還沒有橋接電極，寫入後電阻保持為高。由於流過裝置的電流因電沉積物的存在而改變，因此該相對高的電阻狀態與完全關的狀態是不同的。一種檢測部分電沉積物的存在的方法是如上所述，利用擦除脈衝，破壞性地讀該設備。可選擇地，寫操作可相似地用於破壞性地讀狀態。
圖27表示語句本發明另一實施例的三終端構件2700。構件2700包括一電阻材料，例如位於電沉積物和檢測電極之間的電流路徑。在這種情況下，如上所述，生長了部分電沉澱，並且由於電沉積物和檢測電極的幾何交疊，信息存儲為電阻的改變。如圖27所示，正如前面所述的那樣，通過R2和C2寫選擇的元件2702，並且通過R2和C2*檢測該元件的狀態(電阻)。電沉積物和檢測電極之間的材料的電阻必須保持足夠高使得可阻止在檢測線(sense lines)之間形成低電阻路徑。
圖28表示橫向可編程構件2800，該包括第一電極2802、第二電極2804、一離子導體2806以及一傳導層2808，其疊加在襯底2810上形成。
例如，通過光溶解銀到富含Ch的Ge-Ch玻璃中，其中Ch是S或Se，直到最終三元物金屬「飽和」，可形成離子導體2806。在這種情況下，銀很大地改變了傳輸特性，並且可移動通過電解質的銀的可利用率很高。當一離子流動時，銀的運動被視為離子的協調運動---其本質上是類似於電子學上的移位寄存器的「連鎖反應」(ripple effect)。為了被減少，離子銀必須與來自陰極的電子流合併，這就意味著首先減少最接近陰極的離子，並且在隨後的減少中，如此形成的傳導沉積物將成為陰極電子的來源。在這種方式中，隨著電沉積物從陰極處的增長，生長的電沉積物從電解質中「獲得」離子，為其邊界處的本地銀的減少而提供電子，並且因此進一步擴展橫過電解質的電沉積物。除非可氧化銀的來源耗盡，或者除非電極之間的電阻降至一點，其中在該點處電壓降(voltage drop)低於還原/氧化電勢，該處理都將繼續進行。為了連接該增長的電沉積，單個離子僅僅需要在電解質中移動最多幾nm。通過從陽極的協同離子移動在電解質中替換了移動和減少的離子，從而使電解質中的金屬總量為原始量加上由於離子流動而添加的量。因此電沉積率的限制因素包括離子活動性、離子移動距離以及向減少區域提供的電子。由於離子傳輸中的短距離以及相當的離子在高區(high area)的活動性，電子流是影響電沉積率的主要因素，特別是在長橫向裝置(long lateral device)中。在此裝置中，由於電解質一般形成為薄的膜並具有相對高的電阻，因此串連電阻將非常大。例如一個10nm厚100Ω.cm的薄膜具有大約108Ω/平方(square)的薄膜電阻，因此1V的偏壓在一方形幾何裝置元件(squaregeometry device element)中初始僅僅施加了10nA，其相應於每秒大約6.25×1010個電子。如果假設這是在這種情況下離子可以減少的最大速率，並且假設在電沉積期間其保持不變，具有10×10μm2和1nm厚的有效面積的電沉積將在93msec內形成。如果需要在一個如上所述面積上形成均勻的電沉積物，這是不可能實現的，原因是易於發生的伸長或分支的生長——因為生長的電沉積是電子的主要來源，一旦生長開始，所有的沉積都發生在其邊界，特別是在其尖端，進一步延伸該構件。
因此，依據本發明的一個實施例，為提高速度和電沉積覆蓋面積，提供了一個重要的連接件2808來分布電流，甚至是圖28所示的橫向電場(lateralfield)。
在此示例中，電解質及其共面陽極和陰極形成在薄的高電阻層，該層將電解質與平行導體相分離。此電阻層的參數是被選擇的，來防止電極被傳導層連接在一起而短路，並且也允許一些電流流過該導體，這樣就可以在電解質中重新分配電流。與電解質平面垂直的附加電流源意味著電流不再由電解質的橫向電阻限制，所以電沉積物可以使成數量級(orders of magnitude)的加快發生。此外，由於生長的電沉積物不再是電子的唯一源，所以電沉積的影響可多於兩維(two dimentional)，其允許更好地覆蓋表面。
注意，此方法也可用於垂直裝置，諸如圖29中所示的構件2900。在這種情況下，電子通過圖中箭頭所示的平行高傳導區域，流過離子導體2902，該離子導體2902位於第一電極2904和第二電極2906之間。
圖30表示一個構件3000，其包括電極3002、3004、離子導體3006以及一平行傳導層3008。電極3008配置為方便僅在離子導體之中或之上形成的部分電沉積。這可以通過平行導體3008實現，如圖所示該平行導體3008僅僅一部分從陰極延伸出來。如果此電極於陰極連接(或者與單獨電子源連接)，這有助於快速的以及朝向在電解質上的一點的二維生長，在此處生長結束。在此點之外，大多數是由電子將生長從表面電沉積(現在的陰極)返回，因此生長就被減緩。這樣，我們就可以僅僅生長部分2-維金屬構件。通過使用最低可寫電壓，即高於還原/氧化電勢幾mV，來保持寫區域低(low)，可在具有厚電解質的橫向裝置或垂直裝置中獲得非橋接電沉積。
依據本發明的可編程構件可用於許多另外可用例如，EEPROM、FLASH或者DRAM的傳統的技術的應用。與現有的存儲器技術相比，本發明所提供了優點，其中之一包括更低的生產成本、可使用柔性製造技術，這容易適用各種應用。本發明的可編程構件的特別適用於首要關注成本的應用，例如智慧卡和電子存儲標籤(electronic inventory tags)。另外，這些應用中的重要優點是可直接在塑料卡上形成存儲器的能力，這對其他半導體存儲器方式通常是不可能的。
此外，依據本發明的可編程構件，存儲單元的尺寸可小於幾平方微米，此裝置的有效部分小於一平方微米。與傳統半導體技術相比，這點具有重要的優點每個裝置及其相互連接僅僅佔幾十平方微米。
由於此可編程構件需要相對較小的內電壓來執行寫和擦除功能，需要相對較小的電流執行寫和擦除功能，(寫和讀操作)相對更快，幾乎不需要刷新(甚至對於「易失性」存儲器)，可在高密度陣列中形成，製造相對廉價，堅固而且抗振動，並且不需要單晶體起始材料(monocrystalline startingmaterial)並因此而可添加到其他電子電路，所以包括在此描述的可編程構件的可編程構件及其裝置和系統是有利的。
通過溶解陽極以及析出傳導材料(例如銀)來重新分配構件質量(mass)，這裡描述的可編程構件也可用於製造微構件，其中質量分配的數量依賴於施加給電極的法拉第電流。此構件可用於形成非易失性光開關、MEMS繼電器觸點等等。圖31表示利用本發明的可編程構件形成的可調諧振器。諧振器3100包括一質量貯藏器或陽極3102、沉積電極或陰極3104、懸臂3106、輸入3108和輸出3110。
儘管在此已經在聯繫附圖的上下文中描述了本發明，但是應當理解是的，本發明並不局限於所示的這些形式。例如，在上文中，聯繫可編程存儲器裝置描述可編程構件，但是本發明並不局限於此；另外或者可選擇地，本發明的構件可用作微電子電路中的可編程有源或無源(active or passsive)裝置。此外，儘管一些示出的裝置包括緩存、阻擋物或電晶體部件，但是本發明的裝置可任意添加這些部件。不在背離如附加的權利要求所示的本發明的精神和範圍下，可以在此對本方法和裝置在設計和排列上所作出的各種修改、改變和提高。
權利要求
1.一種微電子可編程構件，包括一離子導體，其包括一電解質和傳導材料；一可氧化電極，其接近所述離子導體；一無關電極，其接近所述離子導體；一傳導材料層，其形成在所述離子導體附近，所述傳導材料層被配置為有助於一電沉積物的生長，所述電沉積物包括所述傳導材料。
2.如權利要求1所述的微電子可編程構件，其特徵在於，所述離子導體包括一種材料，所述材料從由硫、硒、碲和氧組成的組中選擇。
3.如權利要求1所述的微電子可編程構件，其特徵在於，所述傳導材料層形成在所述無關電極下面。
4.如權利要求1所述的微電子可編程構件，其特徵在於，所述離子導體包括從由GeO2、As2O3、Ag2O、Cu(1，2)O、SiO2、GexS1-x、AsxS1-x、GexSe1-x、AsxSe1-x、GexTe1-x、AsxTe1-x和WOX組成的組中選擇的一種材料。
5.如權利要求1所述的微電子可編程構件，其特徵在於，所述傳導材料包括由銀和銅組成的組中選擇的一種材料。
6.如權利要求1所述的微電子可編程構件，其中進一步包括一阻擋物層，其位於所述可氧化電極和所述無關電極之間。
7.如權利要求1所述的微電子可編程構件，其特徵在於，所述可氧化電極和所述無關電極大致上是共面的。
8.如權利要求1所述的微電子可編程構件，其特徵在於，所述離子導體位於所述無關電極和所述可氧化電極之間。
9.一種對一微電子可編程構件編程的方法，該方法包括步驟提供一可編程構件，所述可編程構件包括一第一電極、一第二電極以及一離子導體，所述離子導體與所述第一電極和所述第二電極耦接；以及在所述第一和第二電極之間施加一偏壓，用以在所述第一和第二電極中的更負的一個極附近形成一傳導區域，從而所述傳導區域不在所述第一和第二電極之間形成短路。
10.如權利要求9所述的方法，其中進一步包括步驟通過在所述第一和第二電極之間施加一反向偏壓，並且測量一結果電流脈衝，而對所述微電子可編程構件進行讀取。
11.如權利要求10所述的方法，其特徵在於，所述讀取的步驟包括測量多個電流等級，從而可在一個可編程構件中存儲多個位。
12.如權利要求9所述的方法，其中進一步包括步驟在所述施加步驟期間，對所述微電子可編程構件進行讀取。
13.一種對一存儲器構件陣列編程的方法，所述方法包括步驟提供一陣列，所述陣列包括構件行和構件列；通過從所述陣列中選擇一行和一列選擇一構件；對所選擇的列施加一偏壓，所述偏壓小於或大約等於Vt；以及對所選擇的行施加一偏壓，所述偏壓小於或大約等於Vt，其中所述Vt是所述構件的有效閾值電壓。
14.如權利要求13所述的方法，其中進一步包括步驟讀取所選構件的一個狀態，所述讀取步驟包括以下步驟對所選列施加一偏壓，所述偏壓小於或大約等於Vt；對所選行施加一偏壓，所述偏壓小於或大約等於Vt。
15.一種陣列，其由可編程構件的行和列組成，所述陣列包括一可編程構件，其包括一第一電極、一第二電極以及一離子導體；以及一齊納二極體，其與所述可編程構件電耦接。
16.一種對權利要求15所述的陣列編程的方法，其中所述方法包括步驟選擇一要編程的可編程構件；向所選構件的列施加一第一電壓；以及向所選構件的行施加一第二電壓，其中所述第一電壓大於所述第二電壓。
17.如權利要求16所述的方法，其中進一步包括步驟擦除所選單元，其中所述第二電壓大於所述第一電壓。
18.一種陣列，其由可編程構件的行和列組成，其中所述陣列包括多個可編程構件，每個構件包括一第一電極、一第二電極以及一離子導體；其中，在所述第一和第二電極之間施加一偏壓時，每個構件改變一電容。
19.對如權利要求18所述的陣列編程的方法，其中所述方法包括步驟選擇一個要編程的可編程構件；對所選的構件的列施加一第一電壓；對所選的構件的行施加一第二電壓，其中所述第一電壓大於所述第二電壓。
20.如權利要求19所述的方法，其中進一步包括步驟擦除所選單元，其中所述第二電壓大於所述第一電壓。
21.一種微電子可編程構件，其中包括一離子導體，其包括一電解質和一傳導材料；一可氧化電極，其位於所述離子導體附近；一無關電極，其位於所述離子導體附近；以及一檢測電極，其用於確定所述可編程構件的狀態。
22.如權利要求21所述的微電子可編程構件，其特徵在於，所述檢測電極平行於所述可氧化電極形成。
23.如權利要求21所述的微電子可編程構件，其特徵在於，所述檢測電極垂直於所述可氧化電極形成。
24.如權利要求21所述的微電子可編程構件，其特徵在於，利用所述可編程構件，通過改變所述構件的電容，來存儲信息。
25.如權利要求21所述的微電子可編程構件，其特徵在於，利用所述可編程構件，通過改變所述構件的電阻，來存儲信息。
26.一種包括權利要求21所述的可編程構件的陣列。
27.一種微電子可編程構件，其中包括一離子導體，其包括一電解質以及一傳導材料；一可氧化電極，其位於所述離子導體附近；一無關電極，其位於所述離子導體附近；其中所述離子導體包括從由GeO2、As2O3、Ag2O、Cu(1，2)O、SiO2、GexS1-x、AsxS1-x、GexSe1-x、AsxSe1-x、GexTe1-x、AsxTe1-x和WOX組成的組中選擇的一種材料。
全文摘要
公開一種用於存儲信息的微電子可編程構件(100)、包括該構件的陣列以及形成和對該構件編程的方法。可編程構件通常包括離子導體(140)和多個電極(120，130)。該構件的電氣性質可通過向該構件施加能量而改變，並因此可使用該構件存儲信息。
文檔編號G11C13/02GK1650444SQ03810021
公開日2005年8月3日 申請日期2003年3月17日 優先權日2002年3月15日
發明者麥可·N·科齊基 申請人:阿克松技術公司