背照式半導體裝置與製造方法

2023-05-03 07:15:11 2

專利名稱：背照式半導體裝置與製造方法
技術領域：
本發明涉及半導體技術，且特別涉及一種背照式半導體裝置與其製造方法。
背景技術：
在半導體技術中，背照式傳感器可用來感應投射至襯底背面的光量。背 照式傳感器可形成於襯底的正面上，而投射至襯底背面的光線可抵達上述傳感器。然而，朝向傳感器像素(sensor pixel)的光線也能有一部份被引導至 其他像素，因此在多個傳感器像素間產生了幹擾。因此業界亟需針對背照式 傳感器和/或相對應襯底進行改良。發明內容本發明提供一種背照式半導體裝置，包括襯底，其具有正面與背面；多個傳感器元件，形成於該襯底中，所述多個傳感器元件用來接收經引導朝向該背面的光線；以及傳感器隔離結構，形成於該襯底中，水平配置於兩個相鄰的所述傳感器元件間，且垂直配置於該背面與正面間。上述背照式半導體裝置中，該傳感器隔離結構可用來減低所述兩個相鄰的傳感器元件間的光學幹擾與電幹擾至少其一。上述背照式半導體裝置中，該傳感器隔離結構可包括摻雜區。 上述背照式半導體裝置中，該摻雜區的摻雜濃度可約為1014-1021原子/cm30上述背照式半導體裝置中，該傳感器隔離結構可使用約-lV至10 V的操作偏壓。上述背照式半導體裝置中，在操作中該傳感器隔離結構可為電性浮接。 上述背照式半導體裝置中，該傳感器隔離結構可包括插塞。 上述背照式半導體裝置中，該插塞可用材料填滿，該材料選自以下物質所組成的群組空氣、介電材料、不透光材料、金屬材料與上述的組合。上述背照式半導體裝置中，該傳感器隔離結構的寬度可為約0.1-10pm， 且其深度為該襯底厚度與介電常數材料的約10-90%上述背照式半導體裝置中，該傳感器元件可選自以下器件所組成的群組:CMOS圖像傳感器、電荷耦合器件傳感器、有源像素感測器、無源像素感測 器與上述的組合。上述背照式半導體裝置中，該傳感器元件可位於該正面，且內連線結構 位於該正面上並位於該傳感器元件上。上述半導體裝置還可包括微透鏡，其位於該背面上以接收朝向該背面的 射線且引導該射線至該傳感器元件。本發明提供另一種半導體裝置，包括半導體襯底，其具有正面與背面; 傳感器元件，位於該正面上；內連線結構，位於該正面上並位於該傳感器元 件上；以及傳感器隔離結構，形成於該半導體襯底中，水平地圍繞該傳感器 元件且垂直地設於該背面與該內連線結構間。本發明還提供一種製造半導體裝置的方法，包括提供半導體襯底，其 具有正面與背面；在該正面上形成傳感器元件；在該正面上形成內連線，且 該內連線設於該傳感器元件上；以及在該半導體襯底中形成傳感器隔離結構， 該傳感器隔離結構水平地圍繞該傳感器元件且垂直地設於該背面與該內連線 結構間。上述製造半導體裝置的方法中，形成該傳感器隔離結構可包括形成由材 料填滿的插塞，該材料選自以下物質所組成的群組空氣、介電材料、不透 光材料、金屬材料與上述的結合。上述製造半導體裝置的方法中，形成該傳感器隔離結構可包括形成摻雜區。本發明能夠減少或排除多個傳感器像素之間的幹擾。 為了讓本發明的上述和其他目的、特徵、和優點能更明顯易懂，下文特 舉優選實施例，並配合附圖，進行詳細說明。


圖1顯示本發明實施例的半導體裝置的剖面圖，其具有多個背照式傳感器與傳感器隔離結構。圖2顯示本發明實施例的半導體裝置的俯視圖，其具有多個背照式傳感 器與傳感器隔離結構。其中，附圖標記說明如下100 半導體裝置110 半導體襯底120 傳感器元件130 多層內連線140 層間介電層150 光線(射線)160 傳感器隔離結構170 保護層W 傳感器隔離結構160的寬度 D 傳感器隔離結構160的深度具體實施方式
圖1顯示本發明實施例的半導體裝置100的剖面圖，半導體裝置100具 有多個背照式(或背受光)傳感器與傳感器隔離結構。圖2顯示實施例半導 體裝置100的俯視圖，半導體裝置100具有在半導體裝置的背面中形成的多 個背照式(或背受光)傳感器與傳感器隔離結構。為了簡化說明，圖1的部 分結構並未顯示於圖2中。以下將依照圖1與圖2來說明半導體裝置100。半導體裝置100包括半導體襯底110。上述襯底110包括矽。襯底110 可替換地或額外地包括其他元素的半導體，例如鍺與鑽石。襯底110也包括 化合物半導體，例如碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、 砷化銦(indium arsenic)、磷化銦(indium phosphide)。襯底110也包括合 金半導體，例如矽鍺(silicon germanium)、碳化矽鍺(silicon germanium carbide)、磷石申1七鎵(gallium arsenic phosphide)與磷^七鍺銦(gallium indium phosphide)。襯底110可包括多種p型摻雜區和/或n型摻雜區，其可使用例 如離子注入(ion implantation)或擴散工藝形成。襯底110可包括此技術領 域中熟知的隔離結構，用來隔離形成在襯底110中的不同元件。襯底110可包括其他結構，例如外延層(epi layer)、絕緣層上半導體(semiconductor on insulator, SOI)結構或上述的組合。半導體裝置100包括形成於半導體襯底110正面"上"的傳感器元件120 (或傳感器像素)。在一實施例中，可將傳感器元件配置於襯底iio的正面 上且延伸進入襯底110中。在另一實施例中，可將傳感器元件配置於襯底正 面之上。每個傳感器元件120可包括光感應區，光感應區可為具有N型和/ 或P型摻雜物的摻雜區，可通過擴散或離子注入形成於半導體襯底110中。 光感應區的摻雜濃度為約10"-10"原子/cm3。光感應區的表面積為相關傳感 器元件面積的10-80%且用以接收照射於光感應區上的光線(或從被顯像的 物體來的射線)。傳感器120可包括以擴散或其他方式形成於襯底110上的 光電二極體(photodiod) 、 CMOS圖像傳感器(image sensor)、電荷耦合器 件(charge coupling device, CCD)傳感器、有源傳感器(active sensor)、無 源傳感器(passive sensor)和/或其他傳感器。傳感器120可包括傳統和/或未 來發展出的圖像感測裝置。傳感器元件120可包括多個像素，其配置成傳感 器陣列或配置在其他合適的結構中。多個傳感器像素中，傳感器可為不同種 類。例如， 一組傳感器像素為CMOS圖像傳感器而另一組傳感器像素則為無 源傳感器。此外，傳感器元件120可包括彩色圖像傳感器(color image sensor) 和/或單色圖像傳感器(monochromatic image sensor)。裝置100用來接收引 導至半導體襯底110背面的光線(或射線)150，以免光徑被其他物體(例如 柵極結構或金屬導線)阻礙，並將照射光線對光感應區的曝光最大化。可薄 化襯底110以引導穿過其背面的光線有效地抵達傳感器元件120。半導體裝置IIO還包括連接至傳感器元件120的多層內連線(multilayer interconnect, MLI)130，以使傳感器元件120可對照射光線(成像射線(imaging radiation))正確地反應。可在半導體襯底110上形成多層內連線130，且將 多層內連線130配置於該半導體襯底的正面並位於傳感器元件120上。多層 內連線可包括導電材料，例如鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、多晶矽、 金屬矽化物或上述的組合，優選為鋁內連線。形成鋁內連線的工藝可包括物 理氣相沉積(或濺鍍)、化學氣相沉積或上述的組合。其他形成鋁內連線的 製造技術可包括光刻(photolithography)處理與蝕刻，以將導電材料圖案化 作垂直(介層孔(via)與接觸窗(contact))與水平(導線)的連接。此外，例如熱退火(thermal annealing)可使用來形成金屬矽化物。或者，可使用銅 多層內連線，其包括銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、 金屬矽化物或上述的組合。銅多層內連線可通過包括化學氣相沉積、濺鍍、 電鍍或其他適合的工藝來形成。使用於多層內連線的金屬矽化物可包括矽化 鎳、矽化鈷、矽化鎢、矽化鉭、矽化鈦、矽化鉑、矽化鉺、矽化鈀或上述的 組合。半導體裝置100還包括層間介電層(interlayer dielectric, inter-level dielectric, ILD) 140來隔離位於其中的多層內連線130。層間介電層結構140 可包括二氧化矽、氮化矽、氮氧化矽、聚亞醯胺(polyimide)、旋塗玻璃(spin-on glass, SOG)、氟摻雜矽玻璃(fluoride-doped silicate glass, FSG)、碳摻雜氧 化矽(carbon doped silicon oxide) 、 Black Diamond (菜國加l將畐尼亞州Santa Clam隨Applied Materials公司製造)、幹凝膠(Xerogel)、氣凝膠(Aerogel)、 非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylene)、 雙 苯並環丁烯(bis-benzocyclobutenes， BCB) 、 SiLK (美國密西根州Midland 的Dow Chemical公司製造)和/或其他適合的材料。層間介電層140可通過 包括旋塗、化學氣相沉積、濺鍍或其他適合的工藝來形成。多層內連線130 與層間介電層140可在包括鑲嵌工藝的整合工藝中形成，例如雙鑲嵌工藝或 單鑲嵌工藝。半導體裝置100還包括形成於襯底110中的傳感器隔離結構160 (射線 隔離結構或傳感器防護環)，且其用來隔離每個傳感器元件的目標光線(射 線或信號)以及將分散至其他傳感器元件的光線最小化。因此減少或排除了 多個傳感器像素間的幹擾。此外，傳感器隔離結構160可用來減少在多個傳 感器像素之間的電性幹擾，其中的電子信號可從成像射線信號(imaging radiation signal)轉換而成。從朝向襯底背面的方向俯視，傳感器隔離結構160水平配置於兩個相鄰 的該傳感器元件間。傳感器隔離結構160垂直配置於層間介電層與襯底110 的背面間。在圖2所示實施例中，傳感器隔離結構160是設置成多個方形， 且每個方形包圍傳感器元件。傳感器隔離結構160在尺寸上可薄而且深，以 佔據較小的襯底110面積並提供有效的隔離功能。如圖1與圖2所示，'傳感 器隔離結構160位於兩個相鄰的傳感器元件之間，且其寬度W約為0.1-10pm。可實質上在襯底背面與層間介電層140之間將傳感器隔離結構160垂直 延伸。在一實施例中，傳感器隔離結構160的深度D為襯底110厚度的約10-90 % 。從照明與成像效率(imaging efficiency)方面考慮，襯底的厚度約為0.5-500 )Lim。傳感器隔離結構160可包括連接或不連接的多個部分，其排列的形式實 質上排除了兩個相鄰傳感器元件間的幹擾。例如，傳感器隔離結構160可包 括柵欄結構，柵欄結構具有多個柱狀部分，所述多個柱狀部分夾設在相鄰的 傳感器元件間且圍繞著各個傳感器元件。傳感器隔離結構160可包括插塞結構，其中的插塞以適合的材料填滿， 所填材料包括空氣、介電材料、不透光材料、金屬材料或上述的組合。介電 材料可包括氧化矽、氮化矽、氮氧化矽、低介電常數材料或上述的組合。不 透光材料可為任何適合的材料，其具有吸收任何越過傳感器隔離結構160的 成像射線的能力，例如黑色遮蔽材料。金屬材料可包括鋁、銅、鎢、鈦、氮 化鈦、鉭、氮化鉭、金屬矽化物或上述的組合。插塞傳感器隔離結構具有在 光學上與電性上隔離各個傳感器元件的功能。插塞結構可通過系列的工藝步驟來形成。在一實施例中，使用本技術領 域熟知的工藝或未來發展的新技術將襯底圖案化，以從襯底背面形成多個溝 槽。例如，可在襯底110的背面形成光阻層，並使用光刻工藝(lithography process)將光阻層圖案化。可提供各向異性蝕刻技術(例如等離子體蝕刻工 藝)以穿過圖案化的光阻層中的開口蝕刻襯底，並形成多個溝槽。之後以適 合的材料填滿溝槽，適合的材料包括介電層、金屬、不透光材料或上述的組 合。或者，溝槽也可以是空的。傳感器隔離結構160可包括摻雜區，其具有適合的摻雜物。摻雜的傳感 器隔離結構至少具有在電性上隔離每個傳感器元件的功能。傳感器隔離結構 160的摻雜區的摻雜濃度為約1014-1021原子/cm3。上述摻雜區使用約-lV至 10V的操作偏壓。或者，在操作中摻雜區為電性浮接(electrically floating)。 可通過本技術領域中熟知的方法，例如離子注入，來形成傳感器隔離結構的 摻雜區。在實施例中，可用硼作為摻雜物來形成傳感器隔離結構160中的摻 雜區。如果必要的話，為了功能，可使用摻雜區與插塞其中一個，或者是兩 者共同使用。裝置100可進一步包括保護層(passivation layer) 170，此保護層fe於多層內連線與層間介電層上。裝置100可進一步包括穿透層(transparent layer)， 此穿透層附加於半導體襯底110的背面並給該背面以機械性支持，並且在光 學性上允許背照光通過。裝置100可包括彩色濾光片(color filter)，彩色 濾光片夾設在傳感器元件120與半導體襯底110的背面之間，用於彩色成像。 裝置100可包括多個微透鏡(micro-lens)，微透鏡夾設在傳感器元件120 與半導體襯底110的背面之間；或假如使用彩色濾光片的話，將微透鏡夾設 在彩色濾光片與襯底背面之間，以使背照光聚焦於光感應區。傳感器隔離結 構160可通過多種工藝來形成，而這些工藝與傳統工藝技術是相容且可整合 在一起的。在本發明的結構與製作其的方法中，照射光線在應用時不限於可見光束， 而是可擴大為其他光學上的光線，例如紅外線(infrared, IR)與紫外線 (ultraviolet, UV)以及其他適合的射線。因此，可適當地選擇與設計傳感器 隔離結構160，以有效地反射和/或吸收對應射線。因此本發明提供背照式半導體裝置。在一實施例中，上述裝置包括襯底， 其具有正面與背面；且上述裝置具有多個傳感器元件，其形成於襯底中。各 個傳感器元件用來接收經引導朝向襯底背面的光線。上述裝置也包括傳感器 隔離結構，其形成於襯底中，且其水平配置於兩個相鄰的該傳感器元件間， 並垂直配置於襯底背面與正面間。在一些實施例中，傳感器隔離結構用來減低兩個位置相鄰的傳感器元件 間的光學幹擾與電幹擾至少其一。傳感器隔離結構可包括摻雜區。上述摻雜 區的摻雜濃度約為10"-10"原子/cmS。前述傳感器隔離結構使用約-lV至10V的操作偏壓。或者，可用其他方式設計前述傳感器隔離結構以使其在操作中 為電性浮接。在一些實施例中，傳感器隔離結構包括插塞。上述插塞可用材料填滿， 該材料選自以下物質所組成的群組空氣、介電材料、不透光材料、金屬材 料與上述的組合。上述金屬材料可選自以下物質所組成的群組鋁、銅、鎢、 鈦、氮化鈦、鉭、氮化鉭、金屬矽化物與上述的組合。上述介電材料可選自 以下物質所組成的群組氧化矽、氮化矽、氮氧化矽、低介電常數材料與上述的組合。在一些實施例中，傳感器隔離結構的寬度可為約0.1-10 pm。傳感器隔離結構的深度可為上述襯底厚度與介電常數材料的約10-90%。上述襯底的厚 度可為約0.5-500 pm。襯底包括一部分選自以下結構所組成的群組外延層、 絕緣層上半導體結構與上述的組合。傳感器元件可選自以下器件所組成的群 組CMOS圖像傳感器、電荷耦合器件傳感器、有源像素感測器、無源像素 感測器與上述的組合。在另一實施例中，上述裝置包括半導體襯底，其具有正面與背面；傳 感器元件，位於襯底正面；內連線結構，位於襯底正面上並位於傳感器元件 上；以及傳感器隔離結構，形成於半導體襯底中，其水平地圍繞傳感器元件 且垂直地設於襯底背面與內連線結構間。在一實施例中，傳感器隔離結構可包括材料，此材料選自以下物質所組 成的群組空氣、介電材料、不透光材料、金屬材料、摻雜材料與上述的組 合。以垂直於半導體裝置的方向俯視，傳感器隔離結構可實質上包圍傳感器 元件。上述半導體裝置可進一步包括微透鏡於襯底背面上以接收朝向襯底背 面的射線且引導射線至傳感器元件。本發明也提供一種製造半導體裝置的方法。在一實施例中，上述方法包 括提供半導體襯底，其具有正面與背面；在襯底正面形成傳感器元件；在 襯底正面上形成內連線，並將內連線設於傳感器元件上；以及在半導體襯底 中形成傳感器隔離結構，此傳感器隔離結構水平地圍繞傳感器元件且垂直地 設於襯底背面與該內連線結構間。在上述方法的一實施例中，形成傳感器隔離結構可包括形成由材料填滿 的插塞，該材料選自以下物質所組成的群組空氣、介電材料、不透光材料、 金屬材料與上述的結合。此外形成傳感器隔離結構可包括形成摻雜區。雖然本發明己通過優選實施例公開如上，然而其並非用以限定本發明， 任何本領域技術人員在不脫離本發明的精神和範圍內，應可作一定的改動與 修改，因此本發明的保護範圍應以所附權利要求為準。
權利要求
1. 一種背照式半導體裝置，包括襯底，其具有正面與背面；多個傳感器元件，形成於該襯底中，所述多個傳感器元件用來接收經引導朝向該背面的光線；以及傳感器隔離結構，形成於該襯底中，該傳感器隔離結構水平配置於兩個相鄰的該傳感器元件間，且垂直配置於該背面與正面間。
2. 如權利要求1所述的背照式半導體裝置，其中該傳感器隔離結構用來 減低所述兩個相鄰的傳感器元件間的光學幹擾與電幹擾至少其一。
3. 如權利要求1所述的背照式半導體裝置，其中該傳感器隔離結構包括 摻雜區。
4. 如權利要求3所述的背照式半導體裝置，其中該摻雜區的摻雜濃度約 為10"-10"原子/cm3。
5. 如權利要求3所述的背照式半導體裝置，其中該傳感器隔離結構使用 約-lV至10V的操作偏壓。
6. 如權利要求3所述的背照式半導體裝置，其中在操作中該傳感器隔離 結構為電性浮接。
7. 如權利要求1所述的背照式半導體裝置，其中該傳感器隔離結構包括 插塞。
8. 如權利要求7所述的背照式半導體裝置，其中該插塞以材料填滿，該 材料選自以下物質所組成的群組空氣、介電材料、不透光材料、金屬材料 與上述的組合。
9. 如權利要求1所述的背照式半導體裝置，其中該傳感器隔離結構的寬 度為約0.1-10pm，且其深度為該襯底厚度與介電常數材料的約10-90%。
10. 如權利要求1所述的背照式半導體裝置，其中該傳感器元件選自以下 器件所組成的群組CMOS圖像傳感器、電荷耦合器件傳感器、有源像素感 測器、無源像素感測器與上述的組合。
11. 如權利要求1所述的背照式半導體裝置，其中該傳感器元件在該正 面，且內連線結構位於該正面上並位於該傳感器元件上。
12. 如權利要求11所述的半導體裝置，還包括微透鏡，位於該背面上 以接收朝向該背面的射線且引導該射線至該傳感器元件。
13. —種製造半導體裝置的方法，包括 提供半導體襯底，其具有正面與背面； 形成傳感器元件於該正面；形成內連線於該正面上，並設於該傳感器元件上；以及 形成傳感器隔離結構於該半導體襯底中，其水平地圍繞該傳感器元件且 垂直地設於該背面與該內連線結構間。
14. 如權利要求13所述的製造半導體裝置的方法，其中形成該傳感器隔 離結構包括形成由材料填滿的插塞，該材料選自以下物質所組成的群組空 氣、介電材料、不透光材料、金屬材料與上述的結合。
15. 如權利要求13所述的製造半導體裝置的方法，其中形成該傳感器隔 離結構包括形成摻雜區。
全文摘要
本發明提供一種背照式半導體裝置與製造方法。上述裝置包括襯底，其具有正面與背面；多個傳感器元件，形成於該襯底中，所述多個傳感器元件用來接收經引導朝向該背面的光線；以及傳感器隔離結構，形成於該襯底中，水平配置於兩個相鄰的所述傳感器元件間，且垂直配置於該背面與正面間。本發明能夠減少或排除多個傳感器像素之間的幹擾。
文檔編號H01L27/144GK101232031SQ20071013673
公開日2008年7月30日 申請日期2007年7月25日 優先權日2007年1月24日
發明者伍壽國, 楊敦年, 許慈軒 申請人:臺灣積體電路製造股份有限公司