具有頻率控制的合成脈動調節器的製作方法

2023-05-02 19:59:46 3

專利名稱：具有頻率控制的合成脈動調節器的製作方法
具有頻率控制的合成脈動調節器關聯申請的交叉引用本申請要求2010年11月8日提交的美國臨時申請S/N 61/411，036的權益，該申請的全部內容出於所有意圖和目的通過引用結合於此。附圖簡述參考以下描述以及附圖將能更好地理解本發明的益處、特徵以及優點，在附圖中

圖1是包括根據本發明示例性實施例的通過頻率控制實現的DC-DC開關電壓調節器(也稱轉換器或電源等)的電子器件的方框圖。圖2是根據一個實施例的具有頻率控制的圖1的合成脈動調節器的示意性框圖；圖3是根據可被用來形成頻率補償信號FCOMP的一個實施例的相位比較器的示意性框圖；圖4是根據可被用來實現圖9所示的組合器中的任一個或兩者的一個示例性實施例的組合器的示例性實施例的示意圖；圖5是繪出根據一個實施例的RCLK、PWM、FCOMP、VUP、VR、VDOWN和VOUT相對於時間的一系列時序圖；圖6是可被用來控制根據本發明通過頻率控制實現的多相合成脈動電壓調節器的控制器的示意性時鐘圖；圖7是示出在穩態操作下具有頻率控制的圖6的控制器的操作的簡化時序圖；圖8是根據一示例性實施例使用圖6的控制器所實現的多相合成脈動電壓調節器的簡化示意性方框圖，該多相合成脈動電壓調節器具有「N」個相；以及圖9是圖2的跨導網絡和組合器網絡的更詳細配置的簡化示意性方框圖。詳細描述給出以下描述以使本領域技術人員能在特定應用及其需求的背景下作出和利用所提供的本發明。然而，優選實施例的多種修改對本領域技術人員將會是明顯的，而且可將本文所限定的一般原理應用於其它實施例。因此，本發明不旨在局限於本文中示出和描述的特定實施例，而應給予與本文中披露的原理和新穎特徵一致的最寬範圍。採用合成脈動調製的DC/DC開關調節器取得響應負載瞬變的更優性能。合成脈動調製在許多出版物中有記載和描述，包括美國專利No. 6，791，306、美國專利 No. 7，132，820、美國專利No. 7，145，317、美國公布No. 2009/0140711，這裡的每一篇文獻均援引包含於此。一般來說，形成輔助電壓波形，輔助電壓波形有效地複製了通過輸出電感器的波形脈動電流。輔助電壓波形被用來控制例如磁滯比較器等的比較器的往復切換。在一個非限制性實現中，例如，跨導放大器監測輸出電感器兩側的電壓，並將電感器電壓表徵電流提供給脈動波形電容器，其中電容器電壓是輔助電壓波形。人造或合成脈動波形控制調節器的切換操作、減小了輸出脈動、簡化了補償、並提高了 DC精確性。合成脈動調節器的工作頻率響應於負載瞬變而改變，以取得所期望的性能。然而， 合成脈動調節器的穩態工作頻率已變得更難控制。要求獲得固定或已知的穩態工作頻率以最大化性能並最小化例如電磁幹擾(EMI)等的噪聲。挑戰在於，當尤其是輸入電壓VIN、輸出電流(例如負載電流)、輸出電壓VOUT或輸出電容的等效串聯電阻(ESR)中的任意一個或多個存在變化時，合成斜坡的斜率也改變，因此切換頻率改變，如此給予一固定的磁滯窗大小。採用專用電路來固定跨溫度、輸入/輸出電壓和輸出濾波器的頻率。本公開描述一種新架構，該新架構使轉換器(調節器)運行在固定頻率或與外部時鐘同步。鎖相環(PLL) 被插入到調節器中以控制合成調製斜坡的斜率，從而控制頻率。因此，通過將鎖相環集成在合成脈動調節器中，調節器在保持其負載瞬變響應的更優質量的同時運行在固定頻率下或與外部時鐘同步。這使合成脈動調節器適應一般用途場合。圖1是包括根據本發明一示例性實施例的通過頻率控制實現的DC-DC開關電壓調節器107(也另稱為轉換器或電源等)的電子器件100的方框圖。電子器件100圖示為包括電池101，該電池101向電壓選擇(VSEL)電路105的一個輸入提供電池電壓VBAT，電壓選擇(VSEL)電路105的另一輸入接收來自適配器103的DC電壓(VDC)。適配器103從外部電源(例如交流(AC)電源(未示出))接收AC或DC電壓，並將接收的電壓轉換成VDC 電壓。如果電池101是可充電的，則適配器103可包括用於對電池101進行充電的電池充電器，或者可包括單獨的電池充電器(未示出)。VSEL電路105將輸入電壓VIN提供給電壓調節器107的輸入。電壓調節器107具有接收基準時鐘信號RCLK的輸入並具有將輸出電壓VOUT提供至電源總線109等之上的輸出，以將電源電壓提供給圖示為器件電路111的負載。器件電路111 一般包括電子器件100的電路。如圖所示，器件電路111可包括耦合於存儲器115的處理器113，所述存儲器115和處理器113均耦合於電源總線109以從調節器107接收電源電壓(例如V0UT)。還可構想到不具有處理器或存儲器的其它類型的電子器件。電子器件100可以是任何類型的電子器件，包括移動、便攜或手持設備，諸如任何類型的個人數字助理(PDA)、個人計算機(PC)、便攜計算機、膝上型計算機等、蜂窩電話、個人媒體設備等。在一替代實施例中，電子器件100不是由電池供電的，而是通過AC電源或其它電源來供電的。一般而言，電壓調節器107被配置為用於計算機、工業、消費者等應用和/或電池供電應用的功率調節器。電子器件100的主要功能是由所示配置中的器件電路111來實現的。在一個實施例中，儘管構思的是不可充電的電池，然而電池101是任何適合類型的可充電電池(包括汽車電池)。在各實施例中，對於升壓配置，VIN電壓低於V0UT，對於降壓配置，VIN高於V0UT， 或者對於諸如單端、初級電感器轉換器(SEPIC)或降壓-升壓轉換器等各種其它配置，VIN 相對於VOUT可在任何範圍之間變化。調節器107在本文中被示出為降壓式合成脈動調節器，儘管也可構思其它類型的調節器。圖2是根據一個實施例的具有頻率控制的合成脈動調節器107的示意性框圖；輸入電壓VIN被提供給輸入節點202。第一電子開關Sl具有耦合在節點202和相位節點206 之間的電流端子，該電流端子形成相位信號LX。第二電子開關S2 108具有耦合在相位節點 206和基準節點(例如，接地點)之間的電流端子。輸出電感器210耦合在相位節點206和提供輸出電壓VOUT的輸出電壓節點212之間。輸出電容器214耦合在輸出節點212和接地點之間。響應於從驅動器塊216提供至開關電晶體204、208的相應控制端子的控制信號而驅動電子開關204、208中的每一個。在一個實施例中，電子開關Ql和Q2被圖示為本領域內技術人員已知的一對金屬氧化物半導體場效應電晶體(MOSFET)。開關Sl被圖示為P 溝道電晶體，其源極耦合於輸入節點202且其漏極耦合於相位節點206，而開關S2是N溝道電晶體，其源極耦合於接地點且其漏極耦合於相位節點206。開關Si、S2的柵極從驅動器塊216接收柵極驅動控制信號。可使用其它類型的電子開關器件，包括其它類型的FET等或其它類型的電晶體，例如雙極結型電晶體(BJT)或絕緣柵雙極電晶體(IGBT)等。驅動器塊216從PWM比較器218接收脈寬調製(PWM)控制信號。PWM比較器218 的非反相輸入耦合於節點236且其反相輸入耦合於脈動節點M4。節點236接收由誤差放大器220和窗限網絡提供的選定控制信號。誤差放大器220的反相輸入耦合以從輸出節點 212接收VOUT或接收作為VOUT的檢出版本的反饋電壓VFB。例如，儘管未示出，可將VOUT提供給例如電阻分壓器等的輸出電壓檢出網絡，該輸出電壓檢出網絡形成VFB作為指示VOUT 的比例電壓。誤差放大器220的非反相輸入接收基準電壓VREF，該基準電壓VREF具有指示將VOUT或VFB中的哪一個提供給誤差放大器220的要求電平的電壓電平。誤差放大器 220的輸出提供補償信號VC0MP，該補償信號VCOMP被提供給窗限網絡的中央節點222。窗限網絡包括窗限電阻器2 和234、窗限電流源2 和230、受控的單刀單擲 (SPST)開關238J42以及反相器Mo。電流源2M耦合以將窗限電流IW從源極電壓VDD 提供給第一窗限節點226，在第一窗限節點2 形成上窗限電壓VUP。第一窗限電阻器228 耦合在節點2 和222之間，並且第二窗限電阻器234耦合在節點222和節點232之間，在節點232形成下窗限電壓VD0WN。電流源230耦合以使窗限電流IW從節點232沉降至接地點。窗限電阻器2觀、234均具有大約RW的窗限電阻，它們在VUP、VD0WN和接收VCOMP的中央節點222之間形成平衡的配置。具體地說，流入每個電阻RW的電流IW形成窗限電壓 Vff,因此 VUP = VC0MP+VW 且 VDOWN = VC0MP-VW。開關238耦合在VUP和節點236 (在比較器218的非反相輸入端)之間而開關M2 耦合在VDOWN和節點236之間。在比較器218的輸出側的PWM信號被提供給開關238的控制輸入並被提供給反相器240的輸入。反相器240的輸出耦合於開關242的控制輸入。如此，當PWM被斷言為高時，開關238閉合而開關242斷開，以使VUP被提供給節點236並因此被提供給比較器218的非反相輸入。同樣，當PWM被斷言為低時，開關238斷開而開關M2 閉合，以使VDOWN替代地被提供給節點236並因此被提供給比較器218的非反相輸入。耦合於比較器218的反相輸入的脈動節點244是形成脈動電壓VR的脈動節點。 具有脈動電容CR的脈動電容器246耦合在脈動節點244和接地點之間。具有電阻RR的脈動電阻器248耦合在脈動節點244和公共電壓節點250之間，該公共電壓節點250接收公共電壓VC0MM。脈動節點244從組合器網絡252接收經調節的斜坡電流IR，該組合器網絡 252將斜坡電流IRAMP和頻率補償電壓FCOMP組合以形成斜坡電流頂。如本文中進一步描述的那樣，斜坡電流頂對脈動電容器246充電和放電(在正電流電平和負電流電平之間交替，如本文中進一步描述的)以形成脈動電壓VR，該脈動電壓VR具有鋸齒波形。公共電壓 VCOMM在穩態操作中被設定為合成脈動電壓的中點的目標電平。相位節點106形成相位電壓LX，該相位電壓LX被提供給跨導網絡254的非反相輸入，跨導網絡邪4在其非反相輸入接收V0UT。跨導網絡邪4在其輸出形成IRAMP，該IRAMP 具有與LX和VOUT之間的差成比例的電流電平。跨導網絡254的增益GMR確定LX和VOUT 之差與IRAMP之間的比例。在一傳統合成斜坡調節器中，將IRAMP作為斜坡電流提供給脈動節點M4以對脈動電容器246充電/放電。對於調節器107，IRAMP相反地是通過組合器網絡252受FCOMP調整的，從而如本文進一步描述的那樣取得頻率控制。在操作中，誤差放大器220形成VCOMP，該VCOMP具有指示VOUT誤差電平的電平。 窗限網絡形成VUP和VDOWN以遵循VCOMP，VUP和VDOWN分別如前所述地由窗限電壓VW所間隔開。假設PWM為高，開關238將VUP耦合於比較器118，並且驅動器導通上端開關S1204 並截止下端開關S2208。相位節點206耦合於輸入節點202，該輸入節點將LX驅動至VIN 的電壓電平。在降壓變換器中，VIN大於V0UT，誘使電流流過輸出電感器210以對輸出電容器214充電，這往往增大了 VOUT的電壓電平。由於LX被向上驅動至VIN，跨導網絡邪4產生IRAMP作為與VIN和VOUT之間的差成比例的正電流。忽略FCOMP和組合器網絡252，斜坡電流頂對脈動電容器246充電以使脈動電壓VR朝向VUP向上斜變。當VR到達或是超出VUP時，比較器218切換並拉低PWM。開關238斷開且開關M2 閉合，以使VDOWN根據磁滯函數性而被耦合於比較器218。另外，驅動器塊216截止開關Sl 並導通開關S2，以使相位節點206有效地耦合於接地點，從而將LX拉低至地電位。這容易減慢和/或逆轉通過輸出電感器210的電流流動，如此容易降低VOUT的電壓電平。由於 LX被驅動至低，跨導網絡2M產生IRAMP作為與VIN和VOUT之差成比例的負電流，由此斜坡電流頂對脈動電容器246放電。因此，脈動電壓VR朝向VDOWN向下斜變。當VR到達或是低於VDOWN時，比較器218切換並將PWM重新拉高。開關238閉合且開關242斷開，以使 VUP根據磁滯函數性而被再次耦合於比較器118。同樣，驅動器塊216截止S2開關並使開關Sl回到導通，以使相位節點206被有效地拉回到VIN。操作在連續PWM周期內以這種方式重複。跨輸出電感器210的電壓LX-VOUT被施加於跨導網絡邪4的輸入。由於LX在VIN 和地電位之間來回往復，通過輸出電感器210形成脈動電流。跨導網絡2M形成IRAMP， IRAMP被作為斜坡電流忽略組合器網絡25 而提供以對脈動電容器246充電和放電，從而形成脈動電壓VR。因此，VR是輔助電壓波形，它有效地複製流過輸出電感器210的波形脈動電流，被用來控制比較器218的來回往復。窗限網絡提供以補償電壓VCOMP為中心的磁滯函數。響應於負載增大瞬變，VOUT往往減小，致使VCOMP增大，這暫時地增大切換頻率以快速地響應負載增大瞬變，從而保持調節。同樣地，響應於負載減小瞬變，VOUT往往增大， 致使VCOMP減小，這暫時地降低切換頻率以快速地響應負載減小瞬變，從而保持調節。如前所述，包括調節器107的合成脈動調節器的穩態工作頻率已變得更難以控制。期望獲得固定或已知的穩態工作頻率以最大化性能並最小化例如EMI等的噪聲。VIN、V0UT、穩態負載 (例如輸出電流)或輸出電容器214的ESR這些中的變化改變了在固定磁滯窗限大小內的合成斜坡電壓VR的斜率，這也改變了穩態切換頻率。相位比較器300將基準時鐘RCLK與PWM進行比較並形成頻率補償信號FC0MP， FCOMP被提供給比較器252。RCLK可從外部提供或由時鐘發生器等(未示出)產生。設計者可基於VIN和VOUT的電壓電平或電壓範圍、輸出電容器的ESR以及其它電路變量來選擇 RCLK的頻率。組合器網絡252將FCOMP與IRAMP組合以提供因變於IRAMP和FCOMP的經調節的斜坡電流頂。FCOMP可從內部或從外部提供。如本文所述，通過調節頂以將穩態切換頻率保持在期望水平來控制合成脈動電壓VR的斜率。CN 102545604 A
圖3是根據可被用來形成FCOMP信號的一個實施例的相位比較器300的示意性框圖。RCLK被施加於D觸發器(DFF) 301的時鐘輸入，該D觸發器301的D輸入被拉高至VDD。 DFF 301的Q輸出提供信號UP，該信號UP被提供給節點303。PWM信號被提供給另一 DFF 305的時鐘輸入，該DFF 305的D輸入被拉高至VDD。DFF 305的Q輸出將信號DOWN提供給節點307。2-輸入AND門309的各個輸入耦合於節點303、307，以邏輯地組合UP和DOWN信號。AND門309的輸出耦合於DFF 301,305的清零輸入。節點303耦合以將UP信號提供給 SPST開關311的控制輸入。節點307耦合以將DOWN信號提供給另一 SPST開關313的控制輸入。電流源315耦合以將電流從VDD提供至節點317，並且開關311的切換端子耦合在節點317和節點319之間。開關313的切換端子耦合在節點319和節點321之間，而另一電流源323耦合以使電流從節點321沉降至接地點。電流源315供給從VDD至節點317的電流IF，並且電流源323將電流IF從節點321沉降至接地點。當相應控制信號UP和DOWN 各自為低時，開關311、313中的每一個均斷開，而當相應控制信號UP和DOWN各自為高時， 開關311、313中的每一個均閉合。電阻-電容(RC)網絡包括串聯在節點319和接地點之間的電阻器Rl和電容器Cl，以及耦合在節點319和接地點之間的另一電容器C2。節點319 形成FCOMP信號。包含電阻器Rl和電容器C1、C2的RC網絡集合地形成頻率補償網絡以對FCOMP濾波。建立調節器107的實際切換頻率的PWM信號被DFF 301、305用於與RCLK信號進行比較，該RCLK信號被設定至調節器107的期望切換頻率。如果RCLK的上升沿早於PWM的下一上升沿，這意味著調節器切換頻率比RCLK所建立的目標頻率更慢，則UP信號被鎖存為高且開關311閉合而開關313保持斷開。電流源315供給IF電流以向頻率補償網絡(R1、C1、 C2)充電，從而增加頻率補償電壓FC0MP。最後，PWM信號變高，致使DOWN信號被鎖存為高以閉合開關313。當開關311和313均閉合時，由電流源315供給的電流IF由電流源323重新引導離開頻率補償網絡。此外，AND門309變高並對DFF 301,305清零，以使UP和DOWN 信號再次被拉回低。因此，RCLK和PWM的上升沿之間的時延確定IF電流被提供給頻率補償網絡達多長時間以使FCOMP增大。如果PWM的上升沿是在RCLK的下一上升沿之間出現，這意味著調節器切換頻率比目標頻率更快，則將DOWN信號觸發為高並使下端開關313導通而使上端開關311保持斷開。在這種情形下，電流源323沉降IF電流以對頻率補償網絡(R1、C1、C2)放電，從而減小頻率補償電壓FC0MP。最後，RCLK信號變高，致使UP信號被鎖存為高以閉合開關311。當開關311、313均閉合時，由電流源315供給的電流IF被提供給電流源323，而AND門309變高並對DFF 301,305清零以使UP和DOWN信號再次被拉低。因此，PWM和RCLK的上升沿之間的時延確定從頻率補償網絡抽離IF電流達多少時間以使FCOMP降低。基準時鐘RCLK可從外部或從內部提供。在穩態條件下，FCOMP保持穩定並且由PWM 確定的調節器107的切換頻率基本等於RCLK的頻率，而不管電路或值的變化(包括VIN 和VOUT的電壓電平和輸出電容器214的ESR)如何。在瞬變條件下，調節器107的切換頻率適當地改變以快速作出回應，從而保持所期望的調節電平。在瞬態條件之後，切換頻率再次受到控制以使其基本等於RCLK的頻率。圖9是跨導網絡2M和組合器網絡252的更詳細配置的簡化示意性框圖。跨導網絡邪4包括兩個跨導放大器903、915以及採樣和保持(SH)網絡901。跨導放大器903、915各自具有跨導GM。相位信號LX被提供給SH網絡901的輸入，SH網絡901當PWM為高時採樣LX並提供經採樣和保持的輸出VIN』。如前面描述的，當PWM為高時，LX變高至大約 VIN (在切換穩定後)，由此VIN』通常具有與VIN大致相同的電壓電平。儘管VIN可被直接用於其它實施例，然而SH網絡901提供間接採樣VIN的方法。VIN』被提供給跨導放大器 903的非反相(+)輸入，該跨導放大器903的反相輸入耦合於GND (接地點)。如此，跨導放大器903在其輸出端形成電流IRAMPl = GM · VIN』或與VIN成比例的電流。VOUT被提供給跨導放大器915的非反相(+)輸入，該跨導放大器915的反相輸入耦合於GND。如此，跨導放大器915在其輸出端形成電流IRAMP2 = GM · VOUT或與VOUT成比例的電流。組合器網絡252包括兩個組合器905 (組合器1)、917 (組合器2、，一對P型MOS電晶體907、909以及開關911。IRAMPl被提供給第一組合器905的輸入，該第一組合器905 在另一輸入接收FCOMP並在其輸出形成第一經調節的斜坡電流頂1。P型MOS電晶體907、 909耦合作為電流鏡以通過開關911將電流IRl鏡像至脈動節點M4。電晶體907、909的源極耦合於VDD，並且這兩個電晶體的柵極以及電晶體907的漏極在組合器905的輸出側耦合在一起，以汲取輸出電流頂1。IRAMP2被提供給第二組合器917的輸入，第二組合器917 在其另一輸入接收FCOMP並在其輸出形成第二經調節的斜坡電流頂2。直接提供頂2以從節點244汲取電流。PWM被提供給開關911的控制輸入，當PWM為低時開關911斷開，而當 PWM為高時開關911閉合。在操作中，跨導放大器903形成與VIN成比例的斜坡電流IRAMP1，IRAMPl經由組合器905通過FCOMP調節並作為經調節的斜坡電流IRl來提供。當PWM為高時，IRl被鏡像以向脈動節點244提供與VIN成比例的電流。跨導放大器915形成與VOUT成比例的斜坡電流IRAMP2，IRAMP2經由組合器917通過FCOMP調節並作為經調節的斜坡電流IR2來提供。如此，當PWM為高時，脈動電容器246通過IR2連續放電並通過IR1-IR2充電。圖4是根據可被用來實現組合器905、917中的任何一個或兩者的示例性實施例的組合器400的示例性實施例的示意圖。FCOMP被提供給運算放大器401的非反相輸入，運算放大器401的輸出耦合於兩個N型MOS電晶體403、405的柵極。電晶體403的源極耦合於放大器401的反相輸入，並耦合於具有電阻R的電阻器409的一端。電晶體403的源極耦合於同樣具有電阻R的另一電阻器411的一端。電阻器409、411的另一端耦合於接地點。 P型MOS電晶體407是二極體耦合的，其源極耦合於源電壓VDD並且其柵極和漏極耦合於電晶體403的漏極。電晶體405的漏極耦合於節點412。放大器401、電晶體403、405和407以及電阻器409、411集合地形成緩衝或電壓-電流轉換電路，用於將FCOMP電壓轉換成相應的電流IFC0MP。放大器401工作以控制電晶體403，從而使電晶體403源極側的放大器401反相輸入處的電壓維持在與FCOMP相同的電壓電平下。如此，電流IFCOMP = FC0MP/R通過電阻器409而形成。電晶體405可與電晶體403基本匹配，由此電流IFCOMP從節點412流過電晶體405和電阻器411。配置或以其它方式選擇電阻器409和411的電阻R以確定電壓FCOMP和電流IFCOMP之間的增益。 儘管緩衝轉換電路被圖示為組合器400的一部分，然而這只是設計喜好問題。緩衝轉換電路可替代地被單獨提供或包括作為相位比較器300的輸出的一部分，以將IFCOMP電流直接提供給組合器400。
一對P型MOS電晶體413、415被耦合作為電流鏡，以通過節點412將電流IFCOMP 鏡像至電流組合器網絡419輸入處的節點417。電晶體413、415的源極耦合於VDD，並且這兩個電晶體的柵極和電晶體413的漏極在節點412耦合在一起。在一個實施例中，電流組合器網絡419可被實現為Gilbert單元或類似單元。電流組合器網絡419包括雙極結型電晶體(BJT)421、423、425、427和431以及形成基準電流IREF的電流源429。電晶體421、427 的集電極耦合於VDD而它們的基極在接收IFCOMP的節點417處耦合在一起。電晶體421的發射極耦合於另一輸入節點423，該輸入節點423進一步耦合於電晶體425的基極。電晶體 425的集電極耦合於節點417而其基極耦合至接地點。電晶體427的發射極耦合於電流源 429的輸入並耦合於電晶體431的基極。電流源429的輸出耦合至接地點。電晶體431的發射極耦合至接地點，且其集電極耦合於脈動節點244並形成經調節的斜坡電流IRX。IRX 代表IRl或IR2中的任何一個。IREF是被配置成選擇電流組合器網絡419的增益的恆電流電平。一對N型MOS電晶體433、436作為電流鏡耦合，以將輸入電流IRAMPX鏡像至電流組合器網絡419的輸入處的節點423。IRAMPX代表IRAMPl或IRAMP2中的任意一個。電晶體433、435的源極耦合至接地點，並且這兩個電晶體的柵極和電晶體433的漏極在接收 IRAMPX的輸入節點處耦合在一起。電流組合器網絡419工作以使電流IFCOMP乘以電流IRAMPX並除以基準電流IREF 以形成IRX,或者表示為IRX = IFCOMP · IRAMPX/IREF。由於IFCOMP = FC0MP/R,因此輸出
斜坡電流IRX遵循下面等式⑴
Γ …，FCOMP · IRAMPX …IRX =-(1)
R-IREF其中選擇R和IRFF以確定組合器400的增益。電流^(IRl和IR2的組合)在接下來的PWM周期內基於LX和VOUT之間的電壓差而變為正和負，從而對脈動電容器246充電/放電，並由此形成輔助脈動電壓VR。相位比較器300比較RCLK和PWM的相位以形成 FCOMP, FCOMP分別與IRAMPl和IRAMP2相乘以調整調節器107的穩態工作頻率。圖5是繪出根據一個實施例的RCLK、PWM、FCOMP、VUP、VR、VDOWN和VOUT相對於時間的一系列時序圖；RCLK和PWM—起被繪製在最上面的時序圖中，FCOMP繪製在第二時序圖上，VUP、VR和VDOWN —起被繪製在第三時序圖上，而VOUT被繪製在最下面的圖上。這些時序圖共同示出調節器107如何對RCLK的頻率變化作出響應。RCLK開始在較低頻率並隨後跳至較高頻率。在RCLK增大後，PWM的頻率滯後，同時FCOMP在接下來的PWM周期響應於RCLK頻率增大而增大。VR的斜率隨著FCOMP增大而增大，這使得PWM的頻率增大。VUP 和VDOWN均以VR為基準向上和向下往復，而VUP和VDOWN之間的差保持恆定，因為窗限網絡保持總磁滯窗限電壓恆定。隨著PWM的頻率變得基本相等於RCLK的頻率，FCOMP最終固定在較高的電壓電平。圖6是可被用來控制根據本發明的通過頻率控制實現的多相合成脈動電壓調節器800(圖8)的控制器600的示意性時鐘圖。儘管僅示出兩個相位，然而從下面的描述中容易理解，本發明的架構和功能根據需要可容易地擴展至附加的相位。為了降低附圖及其伴隨說明的複雜性，作為複雜度降低的多相位示例，示出二相位配置。控制器600包括由上門限比較器和下門限比較器610、620構成的主磁滯比較器，這兩個比較器的輸出分別耦合於置位(RESET)/復位(SET)觸發器630的復位輸入和置位輸入。觸發器630的Q輸出提供主時鐘信號MCLK，主時鐘信號MCLK在控制器600的實際工作頻率下往復。比較器610的第一反相(_)輸入611耦合以接收上門限電壓VUPPER，而比較器620的第一非反相⑴輸入621耦合以接收下門限電壓VL0WER，下門限電壓VLOWER 比上門限電壓VUPPER低某一規定偏移AV/2。儘管未示出，然而與調節器107的誤差放大器220類似的誤差放大器形成補償或誤差信號等，該補償或誤差信號以與VUP和VDOWN相類似的方式來調節VUPPER和VL0WER，其中VUPPER和VLOWER之間的電壓窗限差仍然固定在 AV/2。比較器610的第二非反相輸入612和比較器620的第二反相(-)輸入622中的每一個均耦合於節點699，該節點699耦合於組合器網絡691的輸出並也耦合於以接地點為基準的脈動電容器645。組合器網絡691以與組合器網絡252類似的方式來配置，具有接收雙向IRAMP電流的單個輸入。節點699形成脈動電壓VR。組合器網絡691的輸入耦合於受控制開關640的公共端子641，該受控制開關640通過倒相觸發器630的Q (即，巧)輸出而受到控制。引入相位比較器300，該相位比較器300接收外部基準時鐘信號RCLK和主時鐘信號MCLK，並將頻率補償電壓FCOMP提供給組合器網絡691的輸入。開關640的第一輸入端子642耦合於跨導放大器650的輸出，而開關640的第二輸入端子643耦合於跨導放大器660的輸出。跨導放大器650具有第一非反相(+)輸入651， 該第一非反相(+)輸入651耦合以接收至控制器600的輸入電壓VIN，而跨導放大器650的第二反相(_)輸入652耦合以接收控制器600的輸出電壓V0UT。跨導放大器650產生與其輸入之間的差成比例(即與VIN-VOUT成比例)的輸出電流。跨導放大器660具有耦合於接地點的第一非反相(+)輸入661，而其第二輸入662耦合以接收輸出電壓V0UT。跨導放大器650產生與其輸入之間的差成比例(即與0(接地點電壓)-V0UT成比例)的輸出電流。觸發器630形成MCLK信號的Q輸出耦合於序列邏輯電路670的輸入。可實現為計數器的序列邏輯電路670具有與所產生的相位數對應的N個輸出。在當前的二相位示例中，序列邏輯電路670具有耦合於置位/復位觸發器680的置位輸入的第一輸出671以及耦合於置位/復位觸發器690的置位輸入的第二輸出672。為此，對於二相位應用序列邏輯670可實現為觸發器，或在多於二相位的應用下實現為移位寄存器。觸發器680的復位輸入耦合於比較器601的輸出，而觸發器690的復位輸入耦合於比較器613的輸出。比較器601和613分別具有反相(-)輸入602、614，它們耦合以接收上門限電壓 VUPPER0比較器601的非反相(+)輸入603耦合以接收由相位1跨導放大器607提供給電容器605的電流所產生的跨電容器605形成的相位1脈動(PHASE 1RIPPLE)電壓波形。比較器613的非反相(+)輸入615耦合以接收由相位2跨導放大器608提供給電容器606的電流所產生的跨電容器606形成的相位2脈動(PHASE 2 RIPPLE)電壓。相位1跨導放大器607具有耦合以接收相位1電壓VPHASE1的第一非反相⑴輸入616以及耦合以接收輸出電壓VOUT的第二反相(-)輸入617。除了與第一相位輸出電壓關聯，相位1電壓VPHASE1對應於單相位調節器107的節點206處的相位電壓LX，並根據在輸出觸發器680的Q輸出處提供的第一相位PWMl波形可控制地選通。因此，跨導放大器 607產生與VPHASE1-V0UT成比例的相位1脈動電壓。同樣，相位2跨導放大器608具有耦合以接收相位2電壓VPHASE2的第一非反相(+)輸入618，以及耦合以接收輸出電壓VOUT的第二反相(_)輸入619。除了與第二相位輸出電壓關聯，相位2電壓VPHASE2對應於單相位調節器107的節點206處的相位電壓LX，並根據在輸出觸發器690的Q輸出處提供的第二相位PWM2波形可控制地選通。因此，跨導放大器608產生與VPHASE2-V0UT成比例的相位2脈動電壓。在傳統多相合成脈動電壓調節器中，節點641直接耦合於699而沒有組合器640。 控制器600介入了組合器網絡691，該組合器網絡691以與前述基本相同的方式工作。跨導放大器650、660和開關640 —同以與跨導放大器2M基本相同的方式工作。當MCLK為高時，開關640選擇跨導放大器650的輸出處的節點642，該跨導放大器650供給與VIN-VOUT 成比例的電流，類似於當LX被拉至VIN時LX-V0UT。當MCLK為低時，開關640選擇在跨導放大器660輸出處的節點643，該跨導放大器660沉降與O-VOUT成比例的電流，類似於當 LX被拉低至地時LX-V0UT。因此，電流IRAMP經由節點641被提供在組合器網絡691的輸入處。相位比較器300以基本相同的方式工作，除了是將主時鐘MCLK與RCLK比較而不是與PWM比較，並以基本相同方式提供FC0MP。如本文中進一步描述的那樣，MCLK控制控制器600的多個PWM信號PWMl和PWM2中的每一個的操作。組合器網絡691如前所述地組合 IRAMP和FCOMP (與IREF組合)，並在其輸出處產生經調節的斜坡電流，該斜坡電流被提供為對脈動電容器645充電和放電，從而形成脈動電壓VR。圖7是示出在穩態操作下具有頻率控制的控制器600的操作的簡化時序圖。脈動電壓VR與VUPPER和VLOWER重疊地繪出，相位1脈動和相位2脈動與VUPPER重疊地繪出， 而MCLK、PWM1和P麗2信號是相對於時間繪出的。VUPPER和VLOWER是以固定電平示出的， 要理解，它們均隨著如前所述的補償或誤差電壓而改變。在穩態下的操作基本類似於傳統配置，其中暫時忽略相位比較器300和組合器網絡691的操作。在時間t0，按照比較器620 所檢測到的，VR落在VLOWER之下，這置位觸發器630以將MCLK拉高。當MCLK變高時，開關 640選擇跨導放大器650的輸出以注入正電流，從而對電容器645充電以使VR開始向上斜變。另外，序列邏輯670置位觸發器680以將PWMl拉高，這將相應相位節點(未示出)耦合至VIN以拉高VPHASE1。跨導放大器607注入正電流以對電容器605充電，從而使相位1 脈動開始向上斜變。在接下來的時間tl，按照比較器610所檢測的，VR到達或者超出VUPPER，這重置觸發器630以將MCLK拉回至低。開關640切換以選擇跨導放大器660的輸出，這沉降來自脈動電容器645的電流，以使VR再次向下斜變。相位1脈動仍然向上斜變，因為它尚未達到VUPPER。在接下來的時間t2，相位1脈動到達或者超出VUPPER，以使比較器601重置觸發器680以將PWMl拉回至低。VR、相位1脈動和相位2脈動在時間t2後向下斜變，直到下一周期為止。在接下來的時間t3，按照比較器620所檢測到的，VR再次落在VLOWER之下，這置位觸發器630以將MCLK再次拉回至高。當MCLK變高時，開關640選擇跨導放大器650的輸出以注入正電流，從而對電容器645充電以使VR開始向上斜變。在這種情形下，序列邏輯670置位觸發器690以將PWM2拉高，這將相應相位節點(未示出)耦合至VIN以拉高 VPHASE2。跨導放大器608注入正電流以對電容器606充電，從而使相位2脈動逆轉並開始向上斜變。要注意，由於序列邏輯670現在選擇相位2而非相位1，相位1脈動繼續向下斜變。
在接下來的時間t4，按照比較器610所檢測的，VR再次到達或者超出VUPPER，這重置觸發器630以將MCLK拉回至低。開關640切換以選擇跨導放大器660的輸出，這沉降來自脈動電容器645的電流以使VR再次向下斜變。相位2脈動仍然向上斜變，因為它尚未達到VUPPER。在接下來的時間t5，相位2脈動到達或者超出VUPPER，以使比較器613重置觸發器690以將PWM2拉回至低。VR、相位1脈動和相位2脈動在時間t5後再次向下斜變， 直到下一周期為止。下一周期開始在接下來的時間t6，在這種情形下MCLK和PWMl再次變尚ο操作以這種方式重複其中序列邏輯670以循環方式一次選擇多個相位。VUPPER 和VLOWER電壓以與窗限電壓VUP和VDOWN的相類似的方式工作，並且儘管未具體示出，這些電壓以相類似的方式響應誤差或補償信號的變化而向上或向下變化。如此，響應於輸出瞬變，MCLK的頻率、且因此PWMl和PWM2的頻率相應地改變以抵消瞬變並維持調節。此外， MCLK、PWM1和PWM2的頻率要不然就響應於尤其VIN、V0UT、穩態負載電流以及輸出電容器的 ESR的改變。相位比較器300和組合器網絡691以前述相類似的方式工作以將MCLK的穩態頻率維持為基本等於RCLK的頻率。當MCLK的頻率由於任何原因(例如VIN、V0UT、穩態負載或輸出電容器的ESR的改變)而不同於RCLK時，相位比較器300調整FCOMP並且組合器網絡691調節其輸出以使MCLK重新回到RCLK的頻率。比MCLK的頻率更低(例如其一半) 的PWMl和PWM2的頻率也相應地調整以落到穩態條件下由RCLK指示的預定目標頻率中。圖8是根據一示例性實施例的使用控制器600實現的多相合成脈動電壓調節器 800的簡化示意性方框圖，該多相合成脈動電壓調節器800具有「N」個相。多相調節器800 可被用作圖1所示的調節器107。控制器600接收RCLK、VIN和VOUT (或VFB)以及N個
相位電壓VPHASE1-VPHASEN並，將N路PWM信號PWMl、PWM2、......PWMN提供給相應的N個
門驅動器⑶1、⑶2、……、⑶N，這些門驅動器為多相調節器800形成N個通道。數目N是大於1的正整數，包括對於二相情形的N = 2。對於第一通道，PWMl信號被提供給第一門驅動器GD1，該GDl控制一對電子功率切換器件(即開關Qll和Q12)的導通和截止。具體地說，門驅動器GDl產生被提供給上端(或高側)開關Qll的控制端子(例如門)的上端門切換信號UG1，並產生被提供給下端(或低側)開關Q12的控制端子的下端門切換信號 LGl0在圖示的具體配置中，開關Qll和Q12被圖示為N溝道金屬氧化物半導體場效應電晶體(MOSFET)，其漏極-源極電流路徑串聯地耦合在一對輸入電源端子之間。在所示配置中，輸入電源端子形成以接地點(GND)為基準的輸入電壓vmi。也考慮其它類型的電子開關器件。開關Q12的漏極在形成電壓VPHASE1的相位節點VPHASE1處被耦合於開關Qll的源極，該相位節點耦合於輸出電感器Ll的一端。電感器Ll的另一端耦合於公共輸出節點 801，該公共輸出節點801形成輸出信號V0UT。多相調節器800剩下的通道2-N以與第一通道基本相同的方式來配置。PWM2 (或 PWMN)信號被提供給柵極驅動器GD2 (或GDN)，該柵極驅動器GD2 (或GDN)提供信號UG2和 LG2 (或IGN和LGN)以驅動開關Q21、Q22 (或QNl和QN2)，這些開關在輸入電壓VIN和接地點基準之間的相位節點VPHASE2 (或VPHASEN)處被耦合在一起。相位節點VPHASE2 (或 VPHASEN)通過輸出電感器L2 (或LN)而被耦合於形成VOUT的輸出節點801。輸出節點801 耦合於以接地點為基準的輸出電容器803。負載可被耦合於輸出節點801和接地點以接收V0UT，例如電子器件100的器件電路111。VIN和VOUT信號被回饋給控制器600。多相調節器800的多個相位或通道並行地耦合以調節V0UT。對於多相調節器800，每個通道包括單獨的相位節點和輸出電感器。相位節點VPHASE1-VPHASEN(形成每個通道的相位電壓 VPHASE1-VPHASEN)中的每一個均表現出大而且快的瞬變，有效地在VIN和地電位(即0V) 之間切換，相反形成VOUT信號的輸出接點801保持相對穩定。因此，每個電感器Ll-LN在操作中形成相對大的、三角形的脈動電流信號。相應的脈動電壓PHASEl RIPPLE(相位1脈動)、PHASE2 RIPPLE(相位2脈動)等是基於輸出電感器脈動電流而形成的，用來如前所述地控制每個相位的切換。本文描述的具有頻率控制的合成脈動調節器引入了使工作頻率與外部時鐘同步的新架構，以使該調節器適於通用的應用場合。對主調節器控制環引入鎖相環控制以將切換頻率鎖定在所施加的時鐘信號。反饋環路被用來響應時鐘和切換頻率之差而調整合成電流脈動的斜率。相位比較器可以本領域內普通技術人員所能理解的任何替代方式實現。由於磁滯窗限大小是固定的，因此本文描述的當前架構可應用於輸入電壓急劇改變的場合。本文披露了一種合成脈動調節器，該合成脈動調節器將輸入電壓轉換成經調節的輸出電壓並包括基於基準時鐘的頻率控制。調節器包括誤差網絡、脈動檢測器、組合器、脈動發生器、比較器網絡和相位比較器。誤差網絡提供指示輸出電壓相對誤差的誤差信號。脈動檢測器基於輸入和輸出電壓以及脈衝控制信號而提供斜坡控制信號。組合器基於頻率補償信號而調整斜坡控制信號以提供經調整的斜坡控制信號。脈動發生器基於經調整的斜坡控制信號來形成脈動控制信號。比較器網絡基於誤差信號和脈動控制信號來形成脈衝控制信號以控制切換。相位比較器將脈衝控制信號與基準時鐘進行比較並提供作為其指示的頻率補償信號。在一個實施例中，相位比較器將基準時鐘與由脈衝控制信號指示的實際工作頻率作比較，並用來調整斜坡控制信號。脈衝控制信號的頻率可隨電路狀態或例如輸入電壓、輸出電壓、輸出電容等的變量而變化。在一種合成脈動調節器中，脈衝控制信號的頻率可改變以允許快速響應輸出負載瞬變。由相位比較器提供的頻率補償對工作頻率變化作出補償， 由此穩態工作頻率是基於基準時鐘的並因此保持穩定。合成脈動調節器可被實現為多相調節器。合成脈動調節器可被實現在一電子器件上。電子器件例如可包括對許多類型計算機設備所常見的處理器和存儲器。根據一個實施例基於基準時鐘來控制合成脈動調節器的穩態切換頻率的方法包括確定輸出電壓的誤差並提供作為其指示的補償信號；使用補償信號形成具有上限和下限的窗限信號，當脈衝控制信號被斷言為高時基於輸入電壓和輸出電壓之間的差形成斜坡信號，當脈衝控制信號被斷言為低時基於輸出電壓形成斜坡信號；基於脈衝控制信號和基準時鐘的比較而提供頻率補償值；基於頻率補償值調整斜坡信號並提供經調整的斜坡信號；將經調整的斜坡信號轉換成脈動信號；並比較斜坡信號和窗限信號以及提供作為其指示的脈衝控制信號。雖然已參考本發明的某些優選版本相當詳細地描述了本發明，但可構想其它可能的版本和變型。本領域普通技術人員應當理解的是，他們能容易地利用所公開的概念和特定實施例作為基礎以設計或修改其它結構以提供本發明的相同目的，而不背離由所附權利要求限定的本發明的精神和範圍。
權利要求
1.一種合成脈動調節器，所述合成脈動調節器將輸入電壓轉換成經調節的輸出電壓並包括基於基準時鐘的頻率控制，所述合成脈動調節器包括誤差網絡，所述誤差網絡提供指示輸出電壓的相對誤差的誤差信號； 脈動檢測器，所述脈動檢測器基於輸入和輸出電壓以及脈衝控制信號而提供斜坡控制信號；組合器，所述組合器基於頻率補償信號而調整所述斜坡控制信號以提供經調節的斜坡控制信號；脈動發生器，所述脈動發生器基於所述經調節的斜坡控制信號來形成脈動控制信號； 比較器網絡，所述比較器網絡基於所述誤差信號和所述脈動控制信號來形成所述脈衝控制信號以控制切換；以及相位比較器，所述相位比較器將所述脈衝控制信號與所述基準時鐘進行比較並提供作為其指示的所述頻率補償信號。
2.如權利要求1所述的合成脈動調節器，其特徵在於所述脈動檢測器包括至少一個跨導器件，所述跨導器件基於所述輸入和輸出電壓以及脈衝控制信號提供斜坡控制電流；其中所述相位比較器將所述脈衝控制信號與所述基準時鐘比較以形成所述頻率補償信號；以及所述組合器使用所述頻率補償信號來調節所述斜坡控制電流，以提供經調節的斜坡控制電流。
3.如權利要求2所述的合成脈動調節器，其特徵在於，所述脈動發生器包括由所述經調節的斜坡控制電流來充電和放電的脈動電容。
4.如權利要求2所述的合成脈動調節器，其特徵在於，所述頻率補償信號包括頻率補償電流，並且所述組合器包括將所述斜坡控制電流與所述頻率補償電流除以基準電流得到的值相乘的乘法器。
5.如權利要求1所述的合成脈動調節器，其特徵在於，所述相位比較器包括 第一鎖存器，用於檢測所述基準時鐘的邊沿；第二鎖存器，用於檢測所述脈衝控制信號的邊沿； 電阻器-電容器網絡，用於形成頻率補償電壓；以及切換電流網絡，所述切換電流網絡由所述第一和第二鎖存器控制以基於所述基準時鐘的邊沿和所述脈衝控制信號的邊沿之間的時長而對所述電阻器-電容器網絡進行充電和放電。
6.如權利要求1所述的合成脈動調節器，其特徵在於，所述比較器網絡包括 窗限網絡，所述窗限網絡將所述誤差信號轉換成具有上限和下限的窗限信號；以及磁滯比較器，所述磁滯比較器將所述脈動控制信號與所述窗限信號進行比較以形成所述脈衝控制信號。
7.如權利要求1所述的合成脈動調節器，其特徵在於，還包括多個相位網絡，每個所述相位網絡基於所述輸入和輸出電壓以及多個脈寬調製信號中的相應的一個來形成多個脈動控制信號中相應的一個；並且所述脈衝控制信號包括主時鐘信號，所述主時鐘信號控制所述多個脈寬調製信號中的每一個的切換頻率。
8.一種電子器件，包括合成脈動調節器，所述合成脈動調節器將輸入電壓轉換成經調節的輸出電壓並包括基於基準時鐘的頻率控制，所述合成脈動調節器包括誤差網絡，所述誤差網絡提供指示輸出電壓的相對誤差的誤差信號； 脈動檢測器，所述脈動檢測器基於輸入和輸出電壓以及脈衝控制信號而提供斜坡控制信號；組合器，所述組合器基於頻率補償信號來調整所述斜坡控制信號以提供經調節的斜坡控制信號；脈動發生器，所述脈動發生器基於所述經調節的斜坡控制信號來形成脈動控制信號； 比較器網絡，所述比較器網絡基於所述誤差信號和所述脈動控制信號來形成所述脈衝控制信號以控制切換；以及相位比較器，所述相位比較器將所述脈衝控制信號與所述基準時鐘進行比較並提供作為其指示的所述頻率補償信號。
9.如權利要求8所述的電子器件，其特徵在於，所述合成脈動調節器包括多相調節器， 並且所述脈衝控制信號包括主時鐘信號。
10.如權利要求8所述的電子器件，其特徵在於，還包括 處理器，所述處理器接收所述輸出電壓作為源電壓；以及存儲器，所述存儲器耦合於所述處理器並接收所述輸出電壓作為源電壓。
11.如權利要求8所述的電子器件，其特徵在於，所述相位比較器包括 第一觸發器，所述第一觸發器接收所述基準時鐘並提供向上(up)信號；第二觸發器，所述第二觸發器接收所述脈衝控制信號並提供向下(down)信號； 控制門，所述控制門具有接收所述向上和向下信號的輸入以及耦合於所述第一和第二觸發器的清零輸入的輸出；電阻器-電容器網絡，所述電阻器-電容器網絡形成頻率補償電壓作為所述頻率補償信號；切換電流源，所述切換電流源當所述向上信號被斷言時對所述電阻器-電容器網絡充電；以及切換電流宿，所述切換電流宿當所述向下信號被斷言時對所述電阻器-電容器網絡放H1^ ο
12.如權利要求8所述的電子器件，其特徵在於，所述組合器使所述斜坡控制信號乘以所述頻率補償信號以提供所述經調節的斜坡控制信號。
13.如權利要求8所述的電子器件，其特徵在於所述相位比較器提供所述頻率補償信號作為頻率補償電壓；其中所述脈動檢測器包括跨導放大器，所述跨導放大器基於跨輸出電感施加的電壓而提供所述斜坡控制信號作為斜坡控制電流；並且所述組合器包括乘法器，所述乘法器將所述頻率補償電壓乘以所述斜坡控制電流。
14.如權利要求13所述的電子器件，其特徵在於，所述組合器包括轉換器，所述轉換器將所述頻率補償電壓轉換成頻率補償電流，並且所述乘法器包括電流乘法器，所述電流乘法器使所述頻率補償電流與所述斜坡控制電流除以基準電流得到的值相乘。
15.一種基於基準時鐘來控制合成脈動調節器的穩態切換頻率的方法，其中所述合成脈動調節器將輸入電壓轉換成經調節的輸出電壓，所述方法包括確定所述輸出電壓的誤差並提供作為其指示的補償信號； 使用所述補償信號形成具有上限和下限的窗限信號；當脈衝控制信號被斷言為高時基於所述輸入和輸出電壓之間的差產生斜坡信號，並當所述脈衝控制信號被斷言為低時基於所述輸出電壓產生斜坡信號； 基於所述脈衝控制信號和所述基準時鐘的比較而提供頻率補償值； 基於所述頻率補償值來調整所述斜坡信號並提供經調整的斜坡信號； 將所述經調整的斜坡信號轉換成脈動信號；以及比較所述脈動信號和所述窗限信號並提供作為其指示的脈衝控制信號。
16.如權利要求15所述的方法，其特徵在於，所述提供頻率補償值包括當所述基準時鐘具有比所述脈衝控制信號更高的頻率時，增大所述頻率補償值的電平；以及當所述基準時鐘具有比所述脈衝控制信號更低的頻率時，減小所述頻率補償值的電平。
17.如權利要求15所述的方法，其特徵在於，所述基於頻率補償值調整斜坡信號包括將所述斜坡信號乘以所述頻率補償值。
18.如權利要求15所述的方法，其特徵在於 所述產生斜坡信號包括產生斜坡電流；其中所述產生頻率補償值包括產生頻率補償電流；以及所述調整斜坡信號包括將所述斜坡電流乘以所述頻率補償電流並除以基準電流。
19.如權利要求15所述的方法，其特徵在於，所述轉換經調節的斜坡信號包括用經調節的斜坡電流對脈動電容器充電以提供脈動電壓。
20.如權利要求19所述的方法，其特徵在於所述確定輸出電壓的誤差包括放大所述輸出電壓和基準電壓之間的差以提供補償電壓；其中所述形成窗限信號包括通過將偏移電壓加上所述補償電壓而提供上限電壓，並通過從所述補償電壓減去偏移電壓而提供下限電壓；並且所述比較經調整的脈動信號和窗限信號包括將所述脈動電壓與所述上限電壓和下限電壓進行比較。
全文摘要
一種合成脈動調節器，包括基於基準時鐘的頻率控制。該調節器包括誤差網絡、脈動檢測器、組合器、脈動發生器、比較器網絡和相位比較器。誤差網絡提供指示輸出電壓的相對誤差的誤差信號。脈動檢測器基於輸入和輸出電壓以及脈衝控制信號而提供斜坡控制信號。組合器基於頻率補償信號來調整斜坡控制信號以提供經調整的斜坡控制信號。脈動發生器基於經調整的斜坡控制信號來形成脈動控制信號。比較器網絡基於誤差信號和脈動控制信號來形成脈衝控制信號以控制切換。相位比較器將脈衝控制信號與基準時鐘進行比較並提供頻率補償信號。
文檔編號H02M3/155GK102545604SQ201110365070
公開日2012年7月4日 申請日期2011年11月7日 優先權日2010年11月8日
發明者J-S·陳, S·沈, X·楊, 吳雪林 申請人:英特賽爾美國股份有限公司