信號傳送裝置的製作方法

2023-05-03 02:15:31

專利名稱：信號傳送裝置的製作方法
技術領域：
本實用新型涉及一種信號傳送裝置，尤其涉及一種具有噪音消除功能的信號傳送
>J-U ρ α裝直。
背景技術：
以往，在混合動力汽車、電動汽車、家電設備、工業設備及醫療設備的領域中，使用有使輸入輸出端間直流性地絕緣、且為了進行信號的傳送而使用隔離器的信號傳送裝置。作為使用隔離器、即絕緣變壓器傳送脈衝狀信號的裝置，提出有例如專利文獻I (日本專利特願2010-104192號)、專利文獻2 (日本專利特願2010-283929號)、專利文獻3(日本專利特願2011-129825號)及專利文獻4(日本專利特開2010-10762號公報)等。專利文獻I (日本專利特願2010-104192號)、專利文獻2 (日本專利特願2010-283929號)、專利文獻3 (日本專利特願2011-129825號)與本申請人相關，提供即便在連續施加噪音的情況下，也可降低疊加在輸入信號的噪音的影響、並且可一面將低壓側與高壓側電性絕緣一面進行信號的授受的噪音除去電路、使用有絕緣變壓器的信號傳送電路及電力轉換裝置。專利文獻4(日本專利特開2010-10762號公報)與本申請人有關，其中揭示了具有自我診斷功能的功率半導體的驅動電路裝置及使用其的信號傳送裝置。圖9表示以往的信號傳送裝置900。信號傳送裝置包含電子控制裝置110、輸入側電路120、變壓器電路130、比較器CM1、CM2、噪音消除電路140、正反器FF及輸出端子150。在信號傳送裝置900中，電子控制裝置110例如在與混合動力汽車的控制機構之間進行信號的交換，其是用以進行車整體的控制的電子控制單元(Ε⑶，ElectronicControl Unit)。輸入側電路120包含第I脈衝轉換電路121、第2脈衝轉換電路123及反相器125。變壓器電路130包含第I變壓器Tl、第2變壓器T2。變壓器電路130如專利文獻I及專利文獻2所揭示般,可形成在IC(Integrated Circuit,集成電路)晶片上或IC晶片內，這些變壓器有時稱為微變壓器或者隔離器。第I變壓器Tl包含一次繞組Tll及二次繞組T12。一次繞組Tll及二次繞組T12的各一端均連接在接地電位，但在一次繞組Tll的一端連接在第I接地電位GND1、二次繞組T12的一端連接在第2接地電位GND2的情況下，各自連接在不同的接地電位。即，一次繞組Tll與二次繞組T12直流性地分離。在第I變壓器Tl的二次繞組T12側連接有比較器CMl。從二次繞組T12側輸出的信號經由比較器CMl輸入至噪音消除電路140。第2變壓器T2包含一次繞組T21及二次繞組T22。一次繞組T21及二次繞組T22的各一端均連接在接地電位，但在一次繞組T21的一端連接在第I接地電位GND1、二次繞組T22的一端連接在第2接地電位GND2的情況下，各自連接在不同的接地電位。即，在變壓器T2中，一次繞組T21與二次繞組T22也直流性地分離。[0014]在第2變壓器T2的二次繞組T22側連接有比較器CM2。從二次繞組T22側輸出的信號經由比較器CM2輸入至噪音消除電路140。從噪音消除電路140取出兩個信號。一個為與第I變壓器Tl側同步的設置信號Ps,另一個為與第2變壓器T2側同步的重置信號Pr。噪音消除電路140包含第I延遲 信號生成電路141a、第2延遲信號生成電路141b、第I屏蔽信號生成電路143a、第2屏蔽信號生成電路143b、第I邏輯運算電路部145a、及第2邏輯運算電路部145b。具有所述構成的信號傳送裝置900以分別由不同的變壓器即變壓器Tl及T2傳送從低到高切換輸出的信號與從高到低切換輸出的信號的方式動作。另外，在同時對變壓器Tl與變壓器T2輸出有不標準的信號即噪音的情況下，藉助比較器CM1、CM2及噪音消除電路140的作用，具有使比較器CMl、CM2的參照電位以上的噪音不輸出至正反器FF的功能。[先前技術文獻][專利文獻][專利文獻I]日本專利特願2010-104192號[專利文獻2]日本專利特願2010-283929號[專利文獻3]日本專利特願2011-129825號[專利文獻4]日本專利特開2010-10762號公報

實用新型內容[實用新型所要解決的問題]然而，所述以往例的信號傳送裝置中，在輸入至變壓器Tl、T2的噪音電平互不相同的情況下，噪音消除無法正常地工作而引起錯誤動作。[解決問題的技術手段]本實用新型的信號傳送裝置包含變壓器，使一次繞組與二次繞組直流性地分離，且一次繞組與二次繞組相互連接在不同的接地電位；第I比較器及第2比較器，被輸入來自所述變壓器的二次繞組的輸出；延遲信號生成部，被輸入所述第I比較器的輸出；及屏蔽信號生成部，被輸入所述第2比較器的輸出。所述第I比較器與所述第2比較器也可包含遲滯比較器或窗比較器。對所述第I比較器及所述第2比較器的第I輸入端輸入來自所述變壓器的二次繞組的輸出，對所述第I比較器的第2輸入端被賦予第I參照電位，對所述第2比較器的第2輸入端被賦予第2參照電位，所述第I參照電位大於所述第2參照電位的絕對值。進而優選所述變壓器包含第I變壓器與第2變壓器，且信號傳送裝置包含第3比較器及第4比較器，被輸入來自所述第2變壓器的二次繞組的輸出；延遲信號生成電路，被輸入所述第3比較器的輸出；及屏蔽信號生成電路，被輸入所述第4比較器的輸出。信號傳送裝置包含第I延遲信號，使來自第I比較器的輸出延遲且設定為第I脈衝寬度；第I屏蔽信號，使來自第2比較器的輸出延遲且設定為較所述第I脈衝寬度大的脈衝寬度；第2延遲信號，使來自第3比較器的輸出延遲且設定為第2脈衝寬度；第2屏蔽信號，使來自第4比較器的輸出延遲且設定為較所述第2脈衝寬度大的脈衝寬度；第1邏輯運算電路部，對所述第I延遲信號與所述第2屏蔽信號進行邏輯運算處理；及第2邏輯運算電路，對所述第2延遲信號與所述第I屏蔽信號進行邏輯運算處理；且疊加在所述第I延遲信號及所述第2延遲信號的噪音分別通過所述第2噪音屏蔽信號及所述第I噪音屏蔽信號屏蔽。第I屏蔽信號的脈衝寬度大於第2延遲信號的脈衝寬度,第2屏蔽信號的脈衝寬度大於第I延遲信號的脈衝寬度。根據技術內容7或8中任一項所述的信號傳送裝置，其中第I邏輯運算電路部及第2邏輯運算電路部分別包含或門電路、或非門電路、與門電路及與非門電路中的至少一個。從第I邏輯運算電路部及所述第2邏輯運算電路部輸出的信號各自分別用作正反 器的設置信號及重置信號。另外，本實用新型的信號傳送裝置為脈衝轉換電路，該脈衝轉換電路包含 第I脈衝生成部，檢測傳送信號的上升邊沿而生成小於所述傳送信號的脈衝寬度的第I轉換脈衝；及第2脈衝生成部，檢測所述脈衝狀的傳送信號的下降邊沿而生成小於所述傳送信號的脈衝寬度的第2轉換脈衝；且所述脈衝轉換電路中，所述第I轉換脈衝被輸入至所述第I變壓器的一次繞組側，並向其二次繞組側傳送所述轉換脈衝，且所述第2轉換脈衝被輸入至所述第2變壓器的一次繞組側，並向其二次繞組側傳送所述轉換脈衝。[實用新型的效果]本實用新型的信號傳送裝置即便噪音電平不同的噪音疊加也不會產生錯誤動作，因此能提供可靠性較高的信號傳送電路。

圖I是表示本實用新型的實施形態I的信號傳送裝置的電路圖。圖2A是表示本實用新型的實施形態I的第I延遲生成電路及其周邊部的框圖。圖2B是表示本實用新型的實施形態I的第2延遲生成電路及其周邊部的框圖。圖3是示意性地表示本實用新型的實施形態I的噪音消除電路中所生成的信號的時序圖。圖4表不本實用新型的傳送信號Sin與第I輸入信號IN11、第2輸入信號IN22的時序圖。圖5是表示本實用新型的信號傳送裝置中的標準信號的時序圖。圖6A是為了說明在本實用新型的信號傳送裝置中通過噪音消除電路消除噪音的狀態而準備的第I時序圖。圖6B是為了說明在本實用新型的信號傳送裝置中通過噪音消除電路消除噪音的狀態而準備的第2時序圖。圖7是為了說明在本實用新型的信號傳送裝置中通過噪音消除電路消除噪音的狀態而準備的第3時序圖。圖8是表示本實用新型的實施形態2的信號傳送裝置的電路圖。圖9是表示以往的信號傳送裝置的電路圖。[符號的說明]100 信號傳送裝置[0052]110電子控制裝置120輸入側電路121第I脈衝轉換電路123第2脈衝轉換電路130變壓器電路·140噪音消除電路140A第I屏蔽電路部140B第2屏蔽電路部141a第I延遲信號生成電路141b第2延遲信號生成電路143a第I屏蔽信號生成電路143b第2屏蔽信號生成電路145a第I邏輯運算電路部145b第2邏輯運算電路部149a、149b與門電路147a、147b信號延遲電路150輸出端子FF正反器CMl、CM2、CM_M1、CM_M2比較器CM1_H、CM2_H遲滯比較器INll第I輸入信號IN21第2輸入信號IN12第I屏蔽輸入信號IN22第2屏蔽輸入信號IN1D、INIS、IN2D、IN2S 延遲信號INIM第I屏蔽信號IN2M第2屏蔽信號Pr重置信號Ps設置信號Sin傳送信號Sal、Sa2信號Tl 第I變壓器T2 第2變壓器
具體實施方式
(實施形態I)圖I是示意性地表示本實用新型的實施形態I的信號傳送裝置的電路圖。信號傳送裝置100包含電子控制裝置110、輸入側電路120、變壓器電路130、比較器CMl、CM2、CM_M1、CM_M2、噪音消除電路140、正反器FF、及輸出端子150。[0087]在信號傳送裝置100中，電子控制裝置110例如在與混合動力汽車的控制機構之間進行信號的交換而進行車整體的控制。在電子控制裝置110中例如生成脈衝狀的傳送信號 Sin。輸入側電路120包含第I脈衝轉換電路121、第2脈衝轉換電路123及反相器125。由電子控制裝置110生成的傳 送信號Sin在構成輸入側電路120的第I脈衝轉換電路121及第2脈衝轉換電路123中，分別被轉換為小於傳送信號Sin的脈衝寬度的特定的脈衝寬度。第I脈衝轉換電路121檢測傳送信號Sin的上升邊沿而生成未圖示的第I轉換脈衝。第2脈衝轉換電路123檢測傳送信號Sin的下降邊沿而生成未圖示的第2轉換脈衝。如前述般，第I轉換脈衝及第2轉換脈衝的脈衝寬度設定為小於傳送信號Sin的脈衝寬度，但其大小在例如傳送信號Sin的脈衝寬度為25 μ S時，第I及第2轉換脈衝Sal、Sa2設定為例如5nS左右。由此實現輸入側電路120及變壓器電路130的消耗電力的降低化。反相器125是用以檢測傳送信號Sin的下降邊沿而準備的。如果準備反相器125，則第I脈衝轉換電路121與第2脈衝轉換電路123能夠以相同的電路構成。當然，也可不單獨設置反相器125而使其內置在第2脈衝轉換電路123側。此外，也可為第I脈衝轉換電路121檢測傳送信號Sin的下降邊沿，且由第2脈衝轉換電路123檢測上升邊沿。變壓器電路130包含第I變壓器Tl、第2變壓器T2。變壓器電路130能夠形成在IC晶片上或IC晶片內，這些變壓器有時稱作微變壓器或者隔離器。第I變壓器Tl包含一次繞組Tll及二次繞組T12。一次繞組Tll及二次繞組T12的各一端均連接在接地電位，但在一次繞組Tll的一端連接在第I接地電位GNDl、二次繞組T12的一端連接在第2接地電位GND2的情況下各自連接在不同的接地電位。接地電位GNDl與接地電位GND2相互直流性地絕緣。由此，連接在第I變壓器Tl的一次繞組Tll側的輸入側電路120與連接在第I變壓器Tl的二次繞組T12側的後述的噪音消除電路140、正反器FF等直流性地絕緣。此外，所謂直流性地絕緣是指兩者的接地電位不是以導體連接。因第I變壓器Tl、第2變壓器T2的一次繞組側與二次繞組側直流性地絕緣而被稱為隔離器。將從第I變壓器Tl的一次繞組側Tll向二次繞組T12側的信號傳送率設為I，如果無視兩者的信號延遲，則能夠在二次繞組T12側取出與輸出至一次繞組Tll側的信號等效的信號。此處「等效」是指振幅及相位大致相等。此外，對於第2變壓器T2也可說與第I變壓器Tl相同。S卩，二次繞組T12、T22中所產生的信號即信號Sal、Sa2各自與上述第I轉換脈衝及第2轉換脈衝等效。在第I變壓器Tl的二次繞組T12側連接有比較器CMl及CM_M1。比較器CMl及CM_M1具有使其前段部與後段部耦合的作用。即，為了緩衝在將變壓器電路130與噪音消除電路140直接電性連接時產生的不良情形，例如進行阻抗匹配。另外，如果對比較器CMl及CM_M1的第2輸入端賦予特定的參照電位，則能夠以參照電位為基準進行波形整形。此外，也可使比較器CMl及CM_M1具有放大機構或衰減機構。另外，在二次繞組T12側取出的信號Sal也能夠以大致原本的大小傳送至噪音消除電路140，但信號的振幅既可放大，另外也可縮小。從第2脈衝轉換電路123輸出的未圖示的第2轉換脈衝如上所述輸出至第2變壓器T2的一次繞組T21，從二次繞組T22側輸出信號Sa2。從二次繞組T22側輸出的信號Sa2輸入至比較器CM2及比較器CM_M2的第I輸入端。來自比較器CM2及CM_M2的輸出分別輸入至噪音消除電路140。比較器CM2及CM_M2具有使其前段部與後段部耦合的作用。S卩，為了緩衝在將變壓器電路130與噪音消除電路140直接電性連接時所產生的不良情形例如進行阻抗匹配。另外，如果對比較器CM2及CM_M2的第2輸入端賦予特定的參照電位，則可參照其進行波形整形。此外，也可使比較器CM2及CM_M2具有放大機構或衰減機構。另外，在二次繞組T22側取出的信號Sa2也能夠以大致原本的大小傳送至噪音消除電路140，但信號的振幅既可放大，另外也可縮小。對比較器CMl及CM2的第2輸入端賦予用以傳送標準信號的特定的參照電位Vth_
A。另外，對比較器CM_M1及CM_M2的第2輸入端賦予用以除去噪音的特定的參照電位Vth_
B。本實用新型的一大特徵在於設置具有不同參照電位Vth_A、Vth_B的比較器。比較器的構成及詳細的電路構成在後述中加以明確。 此外，也可在比較器011、01_11、012、01_112的前段或後段中的至少一側設置放大機構、移相機構，以移相至特定振幅的大小及特定的大小。從噪音消除電路140取出兩個信號。一個為與第I變壓器Tl側同步的設置信號Ps,另一個為與第2變壓器T2側同步的重置信號Pr。噪音消除電路140是用以去除疊加在輸入至比較器CM1、CM2、CM_M1及CM_M2的信號中的噪音而準備的。本實用新型的另一個特徵在於設置噪音消除電路140。噪音消除電路140的詳細的電路構成在後述中得以明確。噪音消除電路140包含第I延遲信號生成電路141a、第2延遲信號生成電路141b、第I屏蔽信號生成電路143a、第2屏蔽信號生成電路143b、第I邏輯運算電路部145a、第2邏輯運算電路部145b。本實用新型的一實施形態中使用第I邏輯運算電路部145a、第2邏輯運算電路部145b，但並不限定於此。除了或非門電路(NOR)以外，還可使用與門電路(AND)、與非門電路(NAND)及或門電路(OR)中的至少一個。另外，也可組合這些所謂的邏輯電路。這樣各種邏輯電路的至少一個在本說明書中能夠構成邏輯運算電路部。本說明書使用「噪音屏蔽」的語句與「噪音消除」的語句。已知有如下的「噪音屏蔽」及「噪音消除」的方法，即產生例如偽噪音，由原本的噪音加上或者減去該偽噪音而使原本的噪音被除去或衰減。然而，本說明書中所使用的「噪音屏蔽」是指不產生偽噪音而使用邏輯運算電路部以不輸出原本的噪音的方式進行邏輯運算。另外，「噪音消除」作為是指由幾個噪音屏蔽電路構成的電路整體者而使用。第I延遲信號生成電路141a是用以使從比較器CMl輸出的第I輸入信號INll延遲而生成第I延遲信號INlS而準備的。此外，本說明書中所使用的「延遲」是指以信號的上升邊沿及下降邊沿的至少一方側在時間上較遲地產生的方式進行信號處理。因而，在「延遲」之前的信號與「延遲」之後的信號的兩者間，脈衝寬度可相同，或者變小(變窄)。或者會造成變大(變寬)。另外，使第I輸入信號INll延遲的目的，直接來說在於由第I邏輯運算電路部145a正常進行與後述的第2屏蔽信號IN2M的邏輯運算。詳情在後述中得以明確。第I屏蔽信號生成電路143a是用以屏蔽疊加在從第2延遲信號生成電路141b取出的延遲信號IN2S的噪音而準備的。即，由第I屏蔽信號生成電路143a生成的第I屏蔽輸出信號INlM以從比較器CM1_M1取出的第I屏蔽輸入信號IN12為基礎而生成，但所生成的信號是用以屏蔽疊加在從比較器CM2取出的信號的噪音而準備的。第2延遲信號生成電路141b是為了使第2輸入信號IN21延遲而生成延遲信號IN2S而準備的。使第2輸入信號IN21延遲的目的與之前所述的生成延遲信號INlS的情況相同。即，用以由第2邏輯運算電路145b在與第I屏蔽輸出信號INlM之間進行特定的邏
輯運算。第2屏蔽信號生成電路143b是用以屏蔽疊加在從信號生成電路141a取出的延遲信號INlS的噪音而準備的。即，由第2屏蔽信號生成電路143b生成的第2屏蔽信號IN2M以從比較器CM_M2取出的第I屏蔽輸入信號IN12為基礎而生成，但所生成的信號是用以屏蔽疊加在從比較器CMl取出的信號的噪音而準備的。正反器FF是為了恢復到與從電子控制裝置110輸出的傳送信號Sin相同的狀態而準備的。此處「恢復」是指大致恢復到原信號的形態、位置。即，傳送信號Sin為了使在輸入側電路120及變壓器電路130的消耗電力降低而減小脈衝寬度實施信號處理，但作為用以最終恢復到原本狀態的信號的恢復電路而準備有正反器FF。設置信號Ps輸入至正反器FF的設置端子S。由此，正反器FF設置為設置狀態。重置信號Pr輸入至正反器FF的重置端子R。由此，正反器FF設置為重置狀態。從正反器FF輸出的輸出信號Sout取出至輸出端子150。取出至輸出端子150的輸出信號Sout例如用以控制未圖示的IGBT(Insulated Gate Bipolar Transistor,絕緣柵雙極型電晶體)的接通·斷開而使用。圖2A表示圖I所示的第I延遲信號生成電路141a的內部電路，並且是將其周邊的電路部去除而得者。即，第I屏蔽電路部140A包含第I延遲信號生成電路141a、第2屏蔽信號生成電路143b、及第I邏輯運算電路部145a。從比較器CMl取出的第I輸入信號INll輸入至構成第I延遲信號生成電路141a的一部分的與非門電路149a的第I輸入端xl，並且輸入至信號延遲電路147a。作為延遲信號INlD從信號延遲電路147a取出，所取出的延遲信號INlD輸入至與非門電路149a的第2輸入端x2。對與非門電路149a的輸出端x3輸出對第I輸入信號INll與延遲信號INlD進行了否定邏輯積運算的延遲信號IN1S。在第I邏輯運算電路部145a準備有兩個輸入端，對第I輸入端yl輸入延遲信號IN1S，對第2輸入端y2輸入第2屏蔽信號IN2M。第2屏蔽信號IN2M由第2屏蔽信號生成電路143b生成。在第I輸入信號INll與第I屏蔽輸入信號IN21以相同時序輸入的情況下，就第2屏蔽信號IN2M而言，延遲信號INlS與第2屏蔽信號IN2M具有特定的相位差。第I邏輯運算電路部145a進行延遲信號INlS與第2屏蔽信號IN2M的否定邏輯和運算，僅在兩者的信號均為低電平時，在其輸出端y3表現高電平。因而，從第I脈衝轉換電路121取出的第I轉換脈衝Sal經由第I變壓器Tl、比較器CMl及CM_M1、第I延遲信號生成電路141a、及第I邏輯運算電路部145a而取出，但延遲信號INlS受到經由第2脈衝轉換電路123、第2變壓器T2、比較器CM_M2、及第2屏蔽信號生成電路143b而生成的第2屏蔽信號IN2M的制約。即，在第2屏蔽信號IN2M為高電平的期間，疊加在延遲信號INlS的噪音成分通過第I邏輯運算電路部145a而被屏蔽。從第I邏輯運算電路部145a輸出的設置信號Ps輸入至正反器FF的設置端子S，設置後段的正反器FF。圖2B所示的第2噪音屏蔽電路部140B與圖2A所示的第I屏蔽電路部140A協作而構成噪音消除電路140。圖2B表示第2延遲信號生成電路141b的內部與其周邊的電路部。S卩，第2屏蔽電路部140B包含第2延遲信號生成電路141b、第I屏蔽信號生成電路143a、及第2邏輯運算電路部145b。從比較器CM2取出的第2輸入信號IN22輸入至與非門電路149b的第I輸入端xl，並且輸入至信號延遲電路147b的從信號延遲電路147b取出的延遲信號IN2D輸入至與門電路149b的第2輸入端x2。對與門電路149b的輸出端x3輸出對第2輸入信號IN22與延遲信號IN2D進行了否定邏輯積運算的延遲信號IN2S。 在第2邏輯運算電路部145b準備有兩個輸入端，對第I輸入端yl輸入延遲信號IN2S，對第2輸入端y2輸入第I屏蔽信號IN1M。第I屏蔽信號INlM由第I屏蔽信號生成電路143a生成。在第I輸入信號IN12與第2屏蔽輸入信號IN22以相同時序輸入的情況下，就第I屏蔽信號INlM而言，延遲信號IN2S與第I屏蔽信號INlM具有特定的相位差。第2邏輯運算電路部145b進行延遲信號IN2S與第I屏蔽信號INlM的否定邏輯和運算，且僅在兩者信號均為低電平時，在輸出中表現高電平。因而，從第2脈衝轉換電路123取出的第2轉換脈衝Sa2經由第2變壓器T2、比較器CM2及CM_M2、第2延遲信號生成電路141b、及第2邏輯運算電路部145b而取出，但延遲信號IN2S受到經由第I脈衝轉換電路121、第I變壓器Tl、比較器CM_M2、及第I屏蔽信號生成電路143a而生成的第I屏蔽信號INlM的制約。S卩，在第I屏蔽信號INlM為高電平期間，疊加在延遲信號IN2S的噪音不輸出至第2邏輯運算電路部145b。因此將其稱作噪音消除電路。從第2邏輯運算電路部145b的輸出端y3輸出的重置信號Pr輸入至正反器FF的重置端子R，使正反器FF重置。如以上所述般，噪音消除電路140包含第I屏蔽電路部140A與第2屏蔽電路部140B。圖3示意性地表示圖2A、圖2B所示的在第I及第2屏蔽電路部140A、140B生成的各種信號。第I輸入信號INlI、第2輸入信號IN22分別輸入至與門電路149a、149b的第I輸入端xl。第I屏蔽輸入信號IN12、第I屏蔽輸入信號IN21為分別輸入至第I屏蔽信號生成電路143a、第2屏蔽信號生成電路143b的信號。延遲信號INIS、IN2S分別從與門電路149a、149b輸出，第I屏蔽信號INlM及第2屏蔽信號IN2M分別從第I屏蔽信號生成電路143a及第2屏蔽信號生成電路143b輸出。圖3表示最上段。第I輸入信號IN11、第2輸入信號IN22、第I屏蔽輸入信號IN12、第I屏蔽輸入信號IN21如前述般，分別為從比較器CM1、比較器CM2、比較器CM_M1、比較器CM_M2輸出的信號，其脈衝寬度Wl例如選為5ns左右。脈衝寬度Wl的大小為設計事項，根據傳送信號Sin的頻率、脈衝寬度、第I脈衝轉換電路121、第2脈衝轉換電路123、第I變壓器Tl、第2變壓器T2的電性特性適當設定。第I輸入信號IN1、第2輸入信號IN2分別具有上升邊沿Trl、下降邊沿TH。延遲信號IN1D、IN2D是從圖2A、圖2B所示的信號延遲電路147a、147b分別取出者，這些延遲信號從第I輸入信號INlI、第2輸入信號IN22僅延遲特定的延遲時間Atl，其脈衝寬度W2被設定為與脈衝寬度Wl相同或者成為其以上。延遲信號IN1D、IN2D分別具有上升邊沿Tr2、下降邊沿Tf2，表現出上升邊沿Tr2僅比第I輸入信號IN1、第2輸入信號IN2的上升邊沿Trl延遲有時間Atl，且下降邊沿Tf2僅比下降邊沿Tfl延遲有時間At2的狀態。此外，圖3為了方便作圖，圖示了時間At2大於時間Atl，但兩者大小關係的設定僅為設計事項。因而，也可設定為時間Atl與Λ t2幾乎相等、時間Atl大於At2或者時間Δ tl小於Δ t2。S卩，時間Atl、At2的大小隻要 設定為疊加在第I輸入信號IN11、第2輸入信號IN22的噪音被適當地屏蔽即可。延遲信號INlS為由與門電路149a對第I輸入信號INl與延遲信號INlD進行了邏輯積運算而生成的信號。延遲信號IN2S為由與門電路149b對第2輸入信號IN2與延遲信號IN2D進行了邏輯積運算而生成的信號。因此，延遲信號IN1S、IN2S為了在第I輸入信號IN11、第2輸入信號IN22及延遲信號IN1D、IN2D為高電平時分別成為高電平，而如圖3示，成為在延遲信號IN1D、IN2D的上升時序Tr2為低電平、在第I輸入信號IN1、第2輸入信號IN2的下降時序Tfl為高電平的信號。該脈衝寬度W3比脈衝寬度Wl、W2小(窄)例如3ns左右。第I屏蔽信號INlM及第2屏蔽信號IN2M分別是以第I屏蔽輸入信號IN21及第2屏蔽輸入信號IN22為基礎而由第I屏蔽信號生成電路143a及第2屏蔽信號生成電路143b生成。這些信號的脈衝寬度W4大於脈衝寬度Wl W3，例如選為7 10ns。換句話說，以脈衝寬度W4設定為該大小的方式調整時間Λ tl與Λ t2。第I屏蔽信號IN1M、第2屏蔽信號IN2M的脈衝寬度W4設定為足夠的大小(寬度)以使即便延遲信號IN1S、IN2S的上升時序Tr3及下降時序Tf3有偏差也不會對邏輯積運算產生障礙。此外，當由第I邏輯運算電路部145a及第2邏輯運算電路部145b進行邏輯積運算時，作為第2屏蔽信號IN2M及第I屏蔽信號INlM的對象信號，不使用第I輸入信號IN11、第2輸入信號IN22、延遲信號IN1D、IN2D而使用延遲信號IN1S、IN2S，是為了不妨礙由第I邏輯運算電路部145a及第2邏輯運算電路部145b進行邏輯積運算。此外，圖3所示的各種信號的脈衝寬度Wl、W2、W3及W4所示的期間為這些各種信號的有效部，根據這些有效部為高電平或低電平而進行邏輯積運算。此外，各種信號的有效部是指存在信號本身的信號部分，不一定指定高電平，另外，也不指定低電平。因而，根據電路構成，信號有效部為高電平或者為低電平。如果歸納圖2A、圖2B、圖3、及圖4所示的噪音消除電路140的概念則為如下所述。即，本實用新型的噪音消除電路140根據兩個第I輸入信號IN11、第2輸入信號IN22的信號而分別地生成延遲信號IN1D、IN2D。進而根據第2輸入信號IN22、第I屏蔽輸入信號IN12、第I屏蔽輸入信號IN21分別生成第I屏蔽信號IN1M、第2屏蔽信號IN2M。在第I輸入信號INlI、第2輸入信號IN22以相同時序輸入的情況下，以使延遲信號IN2S的有效信號部位於第I屏蔽信號INlM的有效信號部內的方式調整各自的延遲時間Atl、At2。另外，以使延遲信號INlS的有效信號部位於第2屏蔽信號IN2M的有效信號部內的方式調整各自的延遲時間Atl、At2。圖4是示意性地表示在圖I中由電子控制裝置110生成的傳送信號Sin、與從第I變壓器Tl、第2變壓器T2側取出的第I輸入信號IN11、第2輸入信號IN22的相位關係的時序圖。圖4(a)所示的傳送信號Sin為了方便說明及作圖例如表示脈衝狀的信號，且表示上升邊沿Tr、下降邊沿Tf、佔空比為50%的信號。如也從迄今為止的說明中所明白般，圖4(b)所示的第I輸入信號INll是從第I變壓器Tl側取出的信號，且為檢測傳送信號Sin的上升邊沿Tr而調整為特定的脈衝寬度Wl的信號。如也從迄今為止的說明中所明白般，圖4(c)所示的第2輸入信號IN22為從第2變壓器T2側取出的輸入信號，且是檢測傳送信號Sin的下降邊沿Tf而調整為特定的脈衝寬度的信號。第2輸入信號IN2的脈衝寬度Wl與第I輸入信號INl的脈衝寬度Wl相同。第I輸入信號IN11、第2輸入信號IN22為檢測傳送信號Sin的上升邊沿Tr及下降邊沿Tf後的信號，但在本實用新型的信號傳送裝置的最終段，以這些各輸入信號為基礎而恢復為原本的傳送信號Sin。在圖4(b)中，將第I輸入信號INll及第I屏蔽輸入信號IN12所表現的信號區間以區域Pl表示，將第2屏蔽輸入信號IN21及第2輸入信號IN22所表現的信號區間以區域P2表示。S卩，區域Pl為表現第I輸入信號INll及第I屏蔽輸入信號IN12而不表現第2屏蔽輸入信號IN21及第2輸入信號IN22的信號部分，區域P2表不表現第2屏蔽輸入信號IN21及第2輸入信號IN22而不表現第I輸入信號INll及第I屏蔽輸入信號IN12的信號部分。圖5表示圖I所示的信號傳送裝置的重要部分中的各種信號的時序圖。圖5 (a)表示由電子控制裝置110生成的傳送信號Sin。傳送信號Sin作為在從時刻tl到時刻t5為止的期間維持高電平的信號而表示。即，表示為在從上升邊沿TrO到下降邊沿TfO為止的期間為高電平。圖5(b)表示作為變壓器Tl前後的信號的信號Sal。信號Sal是檢測傳送信號Sin的上升邊沿TrO而由第I脈衝轉換電路121生成且經由第I變壓器Tl發出的信號。信號Sal進而經由比較器CMl或比較器CM_M1作為第一輸入信號INll或第一屏蔽輸入信號IN22而取出。信號Sal例如在時刻tl t3的期間，表示為上升邊沿Trl、下降邊沿TfI、脈衝寬度W1。此外，可認為信號Sal在變壓器Tl的前後大致等效。信號Sal經由比較器CMl或比較器CM_M1作為INlI或IN12取出。此時，在比較器CMl設定參照電位Vth_A，另外，在比較器CM_M1設定參照電位Vth_B。參照電位Vth_A是用以判別標準信號而準備，另外，參照電位Vth_B是用以進行噪音屏蔽而準備的。此時，參照電位Vth_A與參照電位Vth_B的絕對值為|Vth_A| > Vth_B I。進而，參照電位Vth_B優選的是例如只要以成為參照電位Vth_A的大小的99. 9%以下的大小的方式選擇即可，更優選的是只要以成為95%以下的大小的方式選擇即可，進而優選的是只要以成為90%以下的方式選擇即可。比較器CMl在信號Sal的電壓為參照電位Vth_A以上的情況下，輸出高電平作為信號IN11。比較器CM_M1在信號Sal的電壓為參照電位Vth_B以上的情況下,輸出高電平作為信號IN12。任一比較器均在輸入未達各自所具有的參照電位的信號的情況下輸出低電平。圖5 (C)表示作為變壓器T2前後的信號的信號Sa2。信號Sa2是檢測傳送信號Sin的下降邊沿TfO而由第2脈衝轉換電路123生成並經由第2變壓器T2發出的信號。信號Sa2進而經由比較器CM2或比較器CM_M2取出。信號Sa2例如在時刻t5 t7的期間表現出以上升邊沿Tr2、下降邊沿Tf2、脈衝寬度Wl表示的標準信號。信號Sa2進而經由比較器CM2或比較器CM_M2作為IN22或IN12而取出。此時，在比較器CMl設定參照電位Vth_A，另外，在比較器CM_M1設定參照電位Vth_B。如上所述，參照電位Vth_A是用以判別標準信號而準備的，另外，參照電位Vth_B是用以進行噪音屏蔽而準備的。比較器CM2在信號Sa2的電壓為參照電位Vth_A以上的情況下，輸出高電平作為信號IN2。比較器CM_M2在信號Sa2的電壓為參照電位Vth_B以上的情況下，輸出高電平作為信號IN21。任一比較器均在輸入未達各自所具有的參照電位的信號的情況下輸出低電平。圖5(d)表示從第I延遲信號電路141a取出的延遲信號IN1S。第I延遲信號INlS由信號Sal生成，但由第I延遲信號電路141a延遲，因此如圖3所述般於圖5中未圖示的延遲信號INlD的上升時序成為低電平，於信號Sal的下降時序成為高電平。該脈衝寬度小 於(窄於)信號Sal的脈衝寬度及圖5中未圖示的延遲信號IN1D。圖5(e)表示從第2屏蔽信號生成電路143b取出的第2屏蔽信號IN2M。第2屏蔽信號IN2M在信號Sa2的上升邊沿Trl相同的時序即時刻tl產生。該第2屏蔽信號IN2M表示使信號Sa2的下降邊沿TH側延遲的信號。第2屏蔽信號IN2M在時刻tl從低電平轉移為高電平，高電平持續至時刻t4為止，該脈衝寬度W3設定為大於信號Sal、信號Sa2的脈衝寬度Wl。圖5(f)表示從第I屏蔽信號生成電路143a取出的第2屏蔽信號IN1M。第I屏蔽信號INlM在與信號Sal的上升邊沿Trl大致相同的時序即tl產生。第I屏蔽信號INlM在時刻tl從低電平轉移為高電平，高電平持續至時刻t4為止，該脈衝寬度W3設定為大於信號Sal、信號Sa2的脈衝寬度Wl。圖5(g)表示從第2延遲信號電路141b取出的延遲信號IN2S。延遲信號IN2S由信號Sa2生成，但由延遲信號電路141b延遲，因此如圖3所述般於圖5中未圖示的延遲信號INlD的上升時序成為低電平，於信號Sa2的下降時序成為高電平。該脈衝寬度小於(窄於)信號Sa2的脈衝寬度及圖5中未圖示的延遲信號IN2D。圖5 (h)表不設置信號Ps。設置信號Ps在信號Sal為高電平、延遲信號INlS為低電平、第2屏蔽信號IN2M為低電平時輸出。因此，在時刻t2 t3之間輸出設置信號Ps，因此正反器FF在時刻t2從低電平設置成高電平。圖5 (i)表不重置信號Pr。重置信號Ps在信號Sa2為高電平、延遲信號IN2S為低電平、第I屏蔽信號INlM為低電平時輸出。因此，在時刻t6 t7之間輸出重置信號Pr，正反器FF在時刻t6從高電平重置為低電平。圖5 (j)表不正反器FF的輸出Q即從輸出端子150輸出的輸出信號Sout。正反器FF的輸出Q由從第I邏輯運算電路部145a輸出的設置信號Ps設置，且由從第2邏輯運算電路部145b輸出的重置信號Pr重置。圖6A不意性地表不以同相位施加分別疊加在信號Sal、信號Sa2的噪音N1、N2的狀態。圖6A(a)表示由電子控制裝置110生成的傳送信號Sin。當前由於並未生成標準信號，故而傳送信號Sin始終為低電平。圖6A(b)表示疊加在信號Sal的噪音NI。表示噪音NI在時刻tl上升、在時刻t4下降。即，表示噪音NI在時刻tl t3之間疊加在信號Sal中的狀態。疊加在信號Sal的噪音經由比較器CMl或比較器CM_M1而被作為第I輸入信號INll或第I屏蔽輸入信號IN12取出。此時，對比較器CMl設定參照電位Vth_A，另外，對比較器CM_M1設定參照電位Vth_B。如上所述，參照電位Vth_A是用以判別標準信號而準備的，另外，參照電位Vth_B是用以進行噪音屏蔽而準備的。比較器CMl在信號Sal的電壓為參照電位Vth_A以上的情況下，使第I輸入信號INll為高電平。比較器CM_M1在信號Sal的電壓為參照電位Vth_B以上的情況下，使第I屏蔽輸入信號IN12為高電平。任一比較器均在輸入未達各自所具有的參照電位的信號的情況下輸出低電平。此外，從各比較器輸出的信號的時序與信號Sal相同。圖6A(c)表示疊加在信號Sa2的噪音N2。噪音N2作為在與噪音NI相同的時序產生的噪音而表示。即，表示在噪音N2與噪音NI之間未產生相位差。疊加在信號Sa2的噪音經由比較器CM2或比較器CM_M2而被作為第2輸入信號IN21或第2屏蔽輸入信號IN22取出。此時，對比較器CM2設定參照電位Vth_A，另外，對比較器CM_M2設定參照電位Vth_B。如上所述，參照電位Vth_A是用以判別標準信號而準備的，另外，參照電位Vth_B是用以進行噪音屏蔽而準備的。比較器CM2在信號Sa2的電壓為參照電位Vth_A以上的情況下，使第2輸入信號IN21為高電平。比較器CM_M2在信號Sa2的電壓為參照電位Vth_B以上的情況下，使第2屏蔽輸入信號IN22為高電平。任一比較器均在輸入未達各自所具有的參照電位的信號的情況下輸出低電平。此外，從各比較器輸出的信號的時序與信號Sa2相同。圖6A(d)表不疊加在從第I延遲信號生成電路141a取出的延遲信號INlS的噪音N3。第I延遲信號INlS由信號Sal生成，但在第I延遲信號電路141a延遲，因此如圖3所述般在圖6A中未圖示的延遲信號INlD的上升時序成為低電平，在信號Sal的下降時序成為高電平。該脈衝寬度小於(窄於)信號Sal的脈衝寬度及圖6A中未圖示的延遲信號INlD0因而，疊加在延遲信號INlS的噪音N3在時刻t3從高電平轉移為低電平，在時刻t4從低電平轉移為高電平。圖6A(e)表示疊加在從第2屏蔽信號生成電路143b取出的第2屏蔽信號IN2M的噪音N4。第2屏蔽信號IN2M為了在與信號Sa2的上升邊沿相同的時序轉移電平，在時刻tl從低電平轉移為高電平。另外，在時刻t6從高電平轉移為低電平。第2屏蔽信號IN2M為使信號Sa2的下降邊沿側延遲的信號。因而，噪音N4成為將噪音N2的下降邊沿側延遲的噪音。圖6A(f)表示疊加在取出至第I屏蔽信號生成電路143a的第I屏蔽信號INlM的噪音N5。第I屏蔽信號INlM在時刻tl從高電平轉移為低電平，在時刻t6從低電平轉移為高電平。第I屏蔽信號INlM為使第I輸入信號INl的下降邊沿側延遲的信號。因而，噪音N5成為使噪音NI的下降邊沿側延遲的噪音。圖6A(g)表示疊加在從第2延遲信號生成電路141b取出的延遲信號IN2S的噪音N6。第2延遲信號IN2S由信號Sa2生成，但在信號延遲電路147b延遲，因此如圖3所述般在圖6A中未圖示的延遲信號IN2D的上升時序成為低電平，在信號Sa2的下降時序成為高電平。該脈衝寬度小於(窄於)信號Sa2的脈衝寬度及圖6A中未圖示的延遲信號IN2D。因而，疊加在延遲信號INlS的噪音N6在時刻t3從高電平轉移為低電平，在時刻t4從低電平轉移為高電平。圖6A(h)表不正反器FF的輸出Q即從輸出端子150輸出的輸出信號Sout。正反器FF的輸出Q輸出由從第I邏輯運算電路部145a輸出的設置信號Ps設置，且由從第2邏輯運算電路部145b輸出的重置信號Pr重置的信號。圖6A中未圖不的設置信號Ps在信號Sal為高電平、延遲信號INlS為低電平、第2屏蔽信號IN2M為低電平時輸出。即，疊加的噪音在噪音NI為高電平·、N3為低電平、N4為低電平時出現。噪音N3為低電平的期間是時刻t3 t4，在該期間中噪音N4為高電平，因此在設置信號Ps中未出現噪音。即，由於噪音N1、N3被噪音N4屏蔽而使設置信號Ps維持著低電平。因而，正反器FF由於未設置而不動作。圖6A中未圖不的重置信號Pr在信號Sa2為高電平、延遲信號IN2S為低電平、第I屏蔽信號IN2M為低電平時輸出。即，疊加的噪音在噪音N2為高電平、N5為低電平、N6為低電平時出現。噪音N5為低電平的期間是時刻t3 t4，在該期間中噪音N4為高電平，因此在設置信號Ps中未出現噪音。即，噪音N2、N6被噪音N5屏蔽而使設置信號Ps維持著低電平。因而，正反器FF由於未設置而不動作。在設置信號Ps及重置信號Pr均未輸出的情況下，即，同為高電平或低電平時，正反器FF的輸出即從輸出端子150輸出的輸出信號Sout成為低電平，因此遍及整個期間輸出低電平，噪音不輸出，噪音消除效果得以發揮。圖6B不意性地表不在分別疊加在信號Sal、信號Sa2的噪音N1、N2產生相位差的狀態。此外，先前闡述的圖6A所示者為疊加在信號Sal的噪音NI與疊加在信號Sa2的噪音N2在相同時序產生。因而，圖6B所示的狀態與圖6A所示的狀態相比由於存在噪音NI與噪音N2的相位差而要求更高的噪音消除性能。圖6B(a)表示由電子控制裝置110生成的傳送信號Sin。當前，由於並未生成標準信號，故而傳送信號Sin始終為低電平。圖6B(b)表示疊加在信號Sal的噪音NI。表示噪音NI在時刻tl上升、在時刻t4下降。S卩，噪音NI在時刻tl t4之間疊加在信號Sal中。疊加在信號Sal的噪音經由比較器CMl或比較器CM_M1而作為第I輸入信號INll或第I屏蔽輸入信號IN12取出。此時，對比較器CMl設定參照電位Vth_A，另外，對比較器CM_M1設定參照電位Vth_B。如上所述，參照電位Vth_A是用以判別標準信號而準備的，另外，參照電位Vth_B是用以進行噪音屏蔽而準備的。比較器CMl在信號Sal的電壓為參照電位Vth_A以上的情況下，使第I輸入信號INll為高電平。比較器CM_M1在信號Sal的電壓為參照電位Vth_B以上的情況下，使第I屏蔽輸入信號IN12為高電平。任一比較器均在輸入未達各自所具有的參照電位的信號的情況下輸出低電平。此外，從各比較器輸出的信號的時序與信號Sal相同。圖6B(c)表示疊加在信號Sa2的噪音N2。表示噪音N2在時刻t3上升、在時刻t6下降的狀態。因而，噪音N2是比噪音NI僅延遲有時刻(t3-tl)地產生。疊加在信號Sa2的噪音經由比較器CM2或比較器CM_M2作為第2輸入信號IN21或第2屏蔽輸入信號IN22而取出。此時，對比較器CM2設定參照電位Vth_A，另外，對比較器CM_M2設定參照電位Vth_B。如上所述，參照電位Vth_A是用以判別標準信號而準備的，另外，參照電位Vth_B是用以進行噪音屏蔽而準備的。比較器CM_M2在信號Sa2的電壓為參照電位Vth_B以上的情況下，使第2屏蔽輸入信號IN22為高電平。任一比較器均在輸入未達各自所具有的參照電位的信號的情況下輸出低電平。此外，從各比較器輸出的信號的時序與信號Sa2相同。圖6B(d)表示疊加在從第I延遲信號生成電路141a取出的延遲信號INlS的噪音N3。第I延遲信號INlS由信號Sal生成，但在信號延遲電路147a延遲，因此如圖3所述般在圖6B中未圖示的延遲信號INlD的上升時序成為低電平，在信號Sal的下降時序成為高·電平。該脈衝寬度小於(窄於)信號Sal的脈衝寬度及圖6B中未圖示的延遲信號IN1D。因而，疊加在延遲信號INlS的噪音N3在時刻t3從高電平轉移為低電平，在時刻t4從低電平轉移為高電平。圖6B(e)表示疊加在從第2屏蔽信號生成電路143b取出的第2屏蔽信號IN2M的噪音N4。噪音N4在圖6B(b)所示的噪音N2的上升時序時產生的時刻t3從低電平轉移為高電平，在時刻t8從高電平轉移為低電平。第2屏蔽信號IN2M為使信號Sa2的下降邊沿側延遲的信號。即，相對於信號Sa2的下降為時刻t6，第I屏蔽信號INlM的下降成為比其遲的時刻t7。圖6B(f)表示疊加在取出至第I屏蔽信號生成電路143a的第I屏蔽信號INlM的噪音N5。噪音N5與圖6A(f)所示者相同，在時刻tl從低電平轉移為高電平，在時刻t6從聞電平轉移為低電平。圖6B(g)表示疊加在從第2延遲信號生成電路141b取出的延遲信號IN2S的噪音N6。第2延遲信號IN2S由信號Sa2生成，但在信號延遲電路147b延遲，因此如圖3所述般在圖6B中未圖示的延遲信號IN2D的上升時序成為低電平，在信號Sa2的下降時序成為高電平。該脈衝寬度小於(窄於)信號Sa2的脈衝寬度及圖6B中未圖示的延遲信號IN2D。因而，疊加在延遲信號INlS的噪音N6在時刻t5從高電平轉移為低電平，在時刻t6從低電平轉移為高電平。圖6B(h)表不正反器FF的輸出Q即從輸出端子150輸出的輸出信號Sout。正反器FF的輸出Q輸出由從第I邏輯運算電路部145a輸出的設置信號Ps設置，且由從第2邏輯運算電路部145b輸出的重置信號Pr重置的信號。圖6B中未圖不的設置信號Ps在信號Sal為高電平、延遲信號INlS為低電平、第2屏蔽信號IN2M為低電平時輸出。即，疊加的噪音在噪音NI為高電平、N3為低電平、N4為低電平時出現。噪音N3為低電平的期間是時刻t3 t4，在該期間中噪音N4為高電平，因此在設置信號Ps中未出現噪音。即，由於噪音N1、N3由噪音N4屏蔽而使設置信號Ps維持著低電平。因而，正反器FF由於未設置而不動作。圖6B中未圖示的重置信號Pr在信號Sa2為高電平、延遲信號IN2S為低電平、第2屏蔽信號IN2M為低電平時輸出。即，疊加的噪音在噪音N2為高電平、N5為低電平、N6為低電平時出現。噪音N6為低電平的期間是時刻t5 t6，在該期間中噪音N5為高電平，因此在設置信號PS中未出現噪音。即，由於噪音N2、N6由噪音N5屏蔽而使設置信號Ps維持著低電平。因而，正反器FF由於未設置而不動作。在設置信號Ps及重置信號Pr均未輸出的情況下，即，同為高電平或低電平時，正反器FF的輸出即從輸出端子150輸出的輸出信號Sout成為低電平，因此遍及整個期間輸出低電平，噪音不輸出，噪音消除效果得以發揮。圖7中不意性地表不以同相位施加分別疊加在信號Sal、信號Sa2的噪音NI、N2、且各自的噪音電平不同的情況。圖7(a)表示由電子控制裝置110生成的傳送信號Sin。當前，由於並未生成標準信號，故而傳送信號Sin始終為低電平。圖7(b)表示疊加在信號Sal的噪音NI。噪音NI是作為在時刻tl上升、在時刻t4下降者而表示。即，表示噪音NI在時刻tl t3之間疊加在信號Sal中的狀態。 圖7 (C)表示疊加在信號Sa2的噪音N2。噪音N2在與噪音NI相同的時序產生，但其信號強度即噪音電平不同。圖中，噪音N2作為小於參照電壓Vth_A、大於參照電壓Vth_B的值而施加。在其噪音電平輸入至各比較器的情況下，比較器CM1、CM2輸出低電平，比較器CM_1、比較器CM_M2輸出高電平。圖7(d)表示疊加在從第I延遲信號生成電路141a取出的延遲信號INlS的噪音N3。第I延遲信號INlS由信號Sal生成，但在第I延遲信號電路141a延遲，因此如圖3所述般在圖7中未圖示的延遲信號INlD的上升時序成為低電平，在信號Sal的下降時序成為高電平。該脈衝寬度小於(窄於)信號Sal的脈衝寬度及圖7中未圖示的延遲信號IN1D。因而，疊加在延遲信號INlS的噪音N3在時刻t3從高電平轉移為低電平，在時刻t4從低電平轉移為高電平。圖7(e)表示疊加在從第2屏蔽信號生成電路143b取出的第2屏蔽信號IN2M的噪音N4。由於噪音N2大於參照電壓Vth_B，故而比較器CM_M2將第2屏蔽輸入信號IN21作為高電平而輸出，對第2屏蔽信號生成電路143b將第2屏蔽輸入信號IN21作為高電平而輸入。第2屏蔽信號IN2M為了在與信號Sa2的上升邊沿相同的時序轉移電平，在時刻tl從低電平轉移為高電平。另外，在時刻t6從高電平轉移為低電平。第2屏蔽信號IN2M為使信號Sa2的下降邊沿側延遲的信號。因而，噪音N4成為使噪音N2的下降邊沿側延遲的噪音。圖7(f)表示疊加在取出至第I屏蔽信號生成電路143a的第I屏蔽信號INlM的噪音N5。第I屏蔽信號INlM在時刻tl從高電平轉移為低電平，在時刻t6從低電平轉移為高電平。第I屏蔽信號INlM為使第I輸入信號INl的下降邊沿側延遲的信號。因而，噪音N5成為使噪音NI的下降邊沿側延遲的噪音。圖7(g)表示疊加在從第2延遲信號生成電路141b取出的延遲信號IN2S的噪音N6。第2延遲信號IN2S由信號Sa2生成，但噪音N2的噪音電平小於比較器CMl的參照電壓Vth_A，因此對第2輸入信號IN22輸出低電平，因而在延遲信號IN2S維持高電平。圖7 (h)表不正反器FF的輸出Q即從輸出端子150輸出的輸出信號Sout。正反器FF的輸出Q輸出由從第I邏輯運算電路部145a輸出的設置信號Ps設置，且由從第2邏輯運算電路部145b輸出的重置信號Pr重置的信號。圖7中未圖不的設置信號Ps在信號Sal為高電平、延遲信號INlS為低電平、第2屏蔽信號IN2M為低電平時輸出。即，疊加的噪音在噪音NI為高電平、噪音N3為低電平、噪音N4為低電平時出現。噪音N3為低電平的期間是時刻t3 t4，在該期間中噪音N4為高電平，因此在設置信號Ps中未出現噪音。即，由於噪音N1、N3被噪音N4屏蔽而使設置信號Ps維持著低電平。因而，正反器FF由於未設置而不動作。圖7中未圖示的重置信號Pr在信號Sa2為高電平、延遲信號IN2S為低電平、第I屏蔽信號IN2M為低電平時輸出。即，疊加的噪音在噪音N2為高電平、噪音N5為低電平、噪音N6為低電平時出現。不存在噪音N6為低電平的期間，在設置信號Ps中未出現噪音。在設置信號Ps及重置信號Pr均未輸出的情況下，即，同為高電平或低電平時，正反器FF的輸出即從輸出端子150輸出的輸出信號Sout成為低電平，因此遍及整個期間輸出低電平，不輸出噪音，發揮噪音消除效果。如以上說明般，圖6A對疊加在信號Sal、信號Sa2的噪音完全同相的情況即為共通噪音的情況下的噪音消除電路140的電路動作進行了說明。得知在為共通噪音的情況下， 噪音消除電路140正常動作。另外，圖6B對在疊加在信號Sal、信號Sa2的噪音產生相位差的情況下的噪音消除電路140的電路動作進行說明。得知即便在兩者中產生相位差的情況下只要信號在設計範圍內，也可與圖6A所示的狀態同樣地使噪音消除電路140正常動作。這樣，即便在噪音NI與噪音N2的施加狀態下產生相位偏移的情況下，只要該偏移在設計的特定範圍(例如相位差Iw)內，也能夠正常地屏蔽噪音。另外，在從動作延遲與耐噪音特性的觀點考慮將相位差1 優化的情況下，不變更電路構成其本身，僅根據緩衝器或反相器的組合的變更即可相對容易地實施。如果進行歸納，則本實用新型的噪音消除電路140以兩個輸入信號為基礎而分別生成第I及第2延遲信號。進而以該輸入信號為基礎而生成第I及第2屏蔽信號。以第2延遲信號的有效分位於第I屏蔽信號的有效信號部分中的方式調整各自的延遲時間。另夕卜，以第I延遲信號的有效部分位於第2屏蔽信號的有效信號部分中的方式通過或門電路否定邏輯電路對各自的延遲時間進行邏輯運算處理。進而，作為本實用新型的一大特徵，圖7中對疊加在信號Sal、信號Sa2的噪音的噪音電平不同的情況下的噪音消除電路140的電路動作進行了說明。在用以整形傳送各信號的比較器分別設置具有標準信號傳送用的參照電位Vth_A者與具有噪音消除用的參照電壓Vth_B者。通過適當選擇這些參照電位的值，即便在信號Sal、Sa2兩者的噪音電平產生差的情況下也能夠生成屏蔽信號，因此能夠與噪音電平相同的情況同樣地屏蔽噪音。此外，圖7所示的例中表示噪音N2的噪音電平低於噪音NI的噪音電平的情況，但得知反之即便在噪音NI的噪音電平低於噪音N2的噪音電平的情況、或噪音電平NI與噪音電平N2的噪音電平不同且相位不同的情況即與圖6B對應的情況下，本實用新型的構成也同樣有效。(實施形態2)圖8是表示本實用新型的實施形態2的信號傳送裝置的電路圖。在實施形態2中，由遲滯比較器構成比較器。在第I變壓器Tl的二次繞組T12側連接有遲滯比較器CMlJL遲滯比較器CM1_H具有使其前段部與後段部耦合的作用。即，為了緩衝在將變壓器電路130與噪音消除電路140直接電性連接時所產生的不良情形，例如進行阻抗匹配。另外，遲滯比較器CM1_H具有特定的遲滯寬度，且具有對應於所述遲滯寬度的兩個臨界值電壓。此外，也可使遲滯比較器CM1_H具有放大機構或衰減機構。另外，在二次繞組T12側取出的信號Sal也能夠以大致原本的大小傳送至噪音消除電路140，但信號的振幅既可變大，另外也可變小。在第2變壓器T2的二次繞組T22側連接有遲滯比較器CM2_H。對於遲滯比較器CM2_H的作用由於與上述遲滯比較器CM_M1相同而重複，故而省略詳細說明。遲滯比較器CM_H1、CM_H2針對輸入信號而具有兩個臨界值電壓，因此可將該各個臨界值電壓視作與上述的參照電壓Vth_A及Vth_B相同。因而，如本實施形態，即便通過將比較器置換成遲滯比較器，也可發揮迄今為止所說明的本實用新型的效果。另外，遲滯比較器在一個比較器內具有兩個臨界值電壓，因此與使用兩個比較器準備兩個臨界值電壓即參照電位的實施形態I相比，存在能夠減少比較器的個數的優勢。此外，所述比較器CMl、CM_M1、CM2、CM_M2 也可由窗比較器(Window Comparator)構成。[工業上的可利用性]本實用新型的信號傳送裝置分別包含用以處理標準信號的比較器、及用以追加噪音消除功能的比較器，因此能夠提供一種耐噪音特性優異的信號傳送裝置，因此其工業上的可利用性極高。
權利要求1.一種信號傳送裝置，其特徵在於包括 變壓器，使一次繞組與二次繞組直流性地分離，一次繞組與二次繞組相互連接在不同的接地電位； 第I比較器及第2比較器，被輸入來自所述變壓器的二次繞組的輸出； 延遲信號生成部，被輸入所述第I比較器的輸出；及 屏蔽信號生成部，被輸入所述第2比較器的輸出。
2.根據權利要求I所述的信號傳送裝置，其特徵在於所述第I比較器與所述第2比較器包含一個遲滯比較器或一個窗比較器。
3.根據權利要求I所述的信號傳送裝置，其特徵在於對所述第I比較器的第I輸入端被賦予第I參照電位，對所述第2比較器的第I輸入端被賦予第2參照電位。
4.根據權利要求3所述的信號傳送裝置，其特徵在於所述第I參照電位大於所述第2參照電位的絕對值。
5.根據權利要求I至4中任一項所述的信號傳送裝置，其特徵在於所述變壓器包含第I變壓器與第2變壓器。
6.根據權利要求5所述的信號傳送裝置，其特徵在於包括 第3比較器及第4比較器，被輸入來自所述第2變壓器的二次繞組的輸出； 延遲信號生成部，被輸入所述第3比較器的輸出；及 屏蔽信號生成部，被輸入所述第4比較器的輸出。
7.根據權利要求5或6中任一項所述的信號傳送裝置，其特徵在於包括 第I延遲信號，使來自第I比較器的輸出延遲且設定為第I脈衝寬度； 第I屏蔽信號，使來自第2比較器的輸出延遲且設定為較所述第I脈衝寬度大的脈衝覽度； 第2延遲信號，使來自第3比較器的輸出延遲且設定為第2脈衝寬度； 第2屏蔽信號，使來自第4比較器的輸出延遲且設定為較所述第2脈衝寬度大的脈衝覽度； 第I邏輯運算電路部，對所述第I延遲信號與所述第2屏蔽信號進行邏輯運算處理 '及第2邏輯運算電路部，對所述第2延遲信號與所述第I屏蔽信號進行邏輯運算處理；且疊加在所述第I延遲信號及所述第2延遲信號的噪音分別由所述第2噪音屏蔽信號及所述第I噪音屏蔽信號屏蔽。
8.根據權利要求7所述的信號傳送裝置，其特徵在於所述第I屏蔽信號的脈衝寬度大於所述第2延遲信號的脈衝寬度，且所述第2屏蔽信號的脈衝寬度大於所述第I延遲信號的脈衝寬度。
9.根據權利要求7或8中任一項所述的信號傳送裝置，其特徵在於所述第I邏輯運算電路部及所述第2邏輯運算電路部分別包含或門電路、或非門電路、與門電路及與非門電路中的至少一個。
10.根據權利要求7至9中任一項所述的信號傳送裝置，其特徵在於從所述第I邏輯運算電路部及所述第2邏輯運算電路部輸出的信號分別用作正反器的設置信號及重置信號。
11.根據權利要求5至10中任一項所述的信號傳送裝置，其特徵在於，其為脈衝轉換電路，且包括 第I脈衝生成部，檢測傳送信號的上升邊沿而生成小於所述傳送信號的脈衝寬度的第I轉換脈衝 '及 第2脈衝生成部，檢測所述脈衝狀的傳送信號的下降邊沿而生成小於所述傳送信號的脈衝寬度的第2轉換脈衝；且所述脈衝轉換電路中， 所述第I轉換脈衝被輸入至所述第I變壓器的一次繞組側，並將所述轉換脈衝傳送至·其二次繞組側 '及 所述第2轉換脈衝被輸入至所述第2變壓器的一次繞組側，並將所述轉換脈衝傳送至其二次繞組側。
專利摘要本實用新型的信號傳送裝置包含變壓器(T1)，使一次繞組(T11)與二次繞組(T12)直流性地分離，一次繞組(T11)與二次繞組(T12)相互連接在不同的接地電位；第1比較器(CM1)及第2比較器(CM_M1)，被輸入來自所述變壓器(T1)的二次繞組(T12)的輸出；延遲信號生成部(141a)，被輸入所述第1比較器(CM1)的輸出；及屏蔽信號生成部(143a)，被輸入所述第2比較器(CM_M1)的輸出。
文檔編號H03K19/003GK202798646SQ20122044971
公開日2013年3月13日 申請日期2012年9月5日 優先權日2011年9月8日
發明者柳島　大輝, 筱部　晃生 申請人:羅姆股份有限公司