半導體裝置和存儲卡的製作方法

2023-04-24 12:30:16 4

專利名稱：半導體裝置和存儲卡的製作方法
技術領域：
本發明涉及半導體裝置和存儲卡，涉及多晶片封裝。
背景技術：
近年，手機和便攜信息處理終端裝置、小型音響裝置等的可以攜帶的電子機器的需求正在急劇增加。為了響應此要求，正在嘗試半導體裝置的小型化、輕薄化。因此，把在1個半導體晶片中存儲多個系統的S0C(SyStem On Chip 片上系統)技術，和在1個封裝襯底上層疊多個半導體晶片的多晶片封裝(MCP :Multi Chip lockage)技術正用於半導體裝置。SOC技術是在1個半導體晶片上裝載多個系統的技術。相對於此，MCP技術是在1 個封裝上安裝多個半導體晶片的技術。MCP技術通過研究多個半導體晶片的疊層方法，能夠謀求小型化(例如，參照專利文獻1 (特開2005-286126號公報))。在MCP構造中，為了連接半導體晶片的輸入輸出用焊盤和封裝襯底的焊盤，使用導線焊接。因而，在半導體晶片的焊盤附近需要用於導線焊接的適宜的空間。因此，將間隔基配置在疊層的2個半導體晶片之間，由此，確保用於導線焊接的空間。但是，由於使用該間隔基，因而MCP的厚度方向的尺寸增大。此外，如果疊層在封裝襯底上的半導體晶片的數量增多，則焊盤數以及導線數也增多。因此，封裝襯底和半導體晶片之間的接線變得複雜，還有導線之間發生短路的擔憂。 進而，形成在封裝襯底上的襯底配線的走線也變得複雜。

發明內容
本發明的例子提出了能夠使多晶片封裝小型化以及輕薄化，此外能夠使封裝內的接線簡化的技術。本發明的例子的半導體裝置，具備封裝襯底；和第一以及第二半導體晶片，具有長方形的上面，在上述封裝襯底上疊層，上述第一半導體晶片具有沿著1條短邊設置的多個第一焊盤，上述第二半導體晶片具有沿著1條短邊設置的多個第二焊盤，疊層為由上述第二半導體晶片的長邊和沒有設置上述多個第二焊盤的短邊組成的頂點，和由上述第一半導體晶片的長邊和沒有設置上述多個第一焊盤的短邊組成的頂點在上下重合，第一以及第二半導體晶片的長邊交叉。本發明的例子的半導體裝置，具備封裝襯底；和層疊在上述封裝襯底上的第一以及第二半導體晶片，上述第一半導體晶片具有沿著2條短邊分別設置的第一以及第二焊盤，上述第二半導體晶片具有沿著2條短邊分別設置的第三以及第四焊盤，上述封裝襯底具有為了包圍上述第一以及第二半導體晶片而配置在封裝襯底上的第一至第四襯底焊盤， 上述第一以及第三襯底焊盤用形成在上述封裝襯底表面上的第一襯底配線連接，上述第二以及第四襯底焊盤用形成在上述封裝襯底表面上的第二襯底配線連接，上述第一以及第二襯底配線經由形成在上述封裝襯底內的端子接頭部，用設置在比上述封裝襯底表面下層的第三襯底配線連接，上述第二半導體晶片配置在上述第一半導體晶片的上述第一以及第二焊盤之間，為了使上述第一以及第二半導體晶片的長邊交叉，層疊在上述第一半導體晶片上。本發明的例子的半導體裝置，具備封裝襯底；具有長方形的上面，沿著1條長邊設置多個焊盤的第一至第四半導體晶片，上述第一以及第二半導體晶片為了使未設置上述焊盤的長邊之間接觸而並排配置在封裝襯底上，上述第三以及第四半導體晶片並排層疊在上述第一以及第二半導體晶片上，以使未設置上述焊盤的長邊之間接觸、上述第三以及第四半導體晶片的短邊和上述第一以及第二半導體晶片的短邊在上下重合。如果採用本發明的例子，則能夠使多晶片封裝小型化以及輕薄化，此外，能夠簡化封裝內的接線。


圖1是表示半導體晶片的基本構造的側視圖。圖2是第一種實施例的側視圖。圖3是第一種實施例的平面圖。圖4是沿著圖3的IV-IV線的剖面圖。圖5是沿著圖3的V-V線的剖面圖。圖6是表示封裝襯底的配線布線的模式圖。圖7是表示封裝襯底的配線布線的模式圖。圖8是表示第二種實施例的構造的側視圖。圖9是第二種實施例的平面圖。圖10是沿著圖9的X-X線的剖面圖。圖11是沿著圖9的XI-XI線的剖面圖。圖12是表示封裝襯底的配線布線的模式圖。圖13是表示封裝襯底的配線布線的模式圖。圖14是表示封裝襯底的配線布線的模式圖。圖15是表示第二種實施例的應用例子的側視圖。圖16是表示第二種實施例的變形例子的側視圖。圖17是表示第二種實施例的變形例子的側視圖。圖18是沿著圖17的XVIII-XVIII線的剖面圖。圖19是沿著圖17的XIX-XIX線的剖面圖。圖20A是分階段表示變形例子的構造的圖。圖20B是分階段表示變形例子的構造的圖。
圖20C是分階段表示變形例子的構造的圖。圖21是表示第二種實施方式的構造的側視圖。圖22是表示第二種實施方式的構造的側視圖。圖23是沿著圖22的XXIII-XXIII線的剖面圖。圖24是沿著圖22的XXIV-XXIV線的剖面圖。圖25是表示第三種實施方式的構造的側視圖。圖沈是表示第三種實施方式的構造的平面圖。圖27是沿著圖沈的XXVII-XXVII線的剖面圖。圖觀是沿著圖26的XXVIII-XXVIII線的剖面圖。圖四是表示本發明的例子的適用例子的圖。符號說明1，10 80，IOA 80A，IOB 80B 半導體晶片；11 81，Ila llh，21a 21h 晶片焊盤；19 99 導線；90 存儲器控制晶片；91 控制焊盤；100 400 封裝襯底；101 104,201 204, 301A, 301B, 302A, 302B, 401A, 401B, 402A, 402B 襯底焊盤；105，105A, 105B, 105C, 106 襯底配線；107 引線連接配線；108 端子接頭部；109，120 引線部；110 襯底控制焊盤；Wl W8, WlA W8A, WlB W8B 短邊；Ll L8 長邊；3 存儲卡。
具體實施例方式以下，一邊參照附圖，一邊詳細說明用於實施本發明的例子的最佳的形態。1.實施方式以下，說明認為最佳的幾個實施方式。(A)概要本發明的例子在多晶片封裝(以下，稱為MCP)中，涉及疊層多個半導體晶片的封裝構造。本發明的例子說明不使用間隔基，能夠確保用於疊層的半導體晶片的導線焊接的空間，能夠減小封裝裝置的尺寸的構造。此外，在疊層的半導體晶片上設置進行數據以及控制信號的輸入輸出的多個焊盤 (以下，稱為晶片焊盤)。而後，在封裝襯底上設置和這些焊盤連的多個焊盤(以下，稱為襯底焊盤)，進而，設置連接襯底焊盤之間的襯底配線。以下，還說明該配線襯底的配線布線，提出了能夠簡化襯底配線的走線的技術。(B)半導體晶片圖1是表示在以下說明的實施方式中使用的半導體晶片的基本構造的側視圖。如圖1所示，半導體晶片1是其上面由短邊W和長邊L組成的長方形的長方體構造。半導體晶片1例如是NAND型或者NOR型快閃記憶體、DRAM(Dynamic Random Access Memory)、ROM (Read Onry Memory)等的存儲器晶片。此外，半導體晶片1可以是安裝有LSI 的邏輯電路，也可以是混裝有存儲器和LSI的混裝晶片。多個焊盤(未圖示)沿著半導體晶片1的短邊W或者比短邊長的長邊L，配置在設置於半導體晶片1上面的端部的區域內(用虛線包圍的區域)。
這些焊盤是用於向晶片提供電源電壓的電源焊盤、用於進行數據或者控制信號的輸入輸出的信號輸入輸出焊盤。以下，說明疊層多個個上述的半導體晶片1，例如使用TSOP (Thin Small Outline lockage:薄小外形封裝)進行封裝的MCP。而且，在以下所示的幾個實施方式中，封裝的種類並不限於TS0P，例如也能夠適用BGA(Ball Grid Array)等其他的封裝。(C)第一種實施方式在本實施方式中，說明在圖1所示的半導體晶片上，沿著半導體晶片的1條短邊W 設置多個焊盤的半導體晶片的MCP。(1)第一種實施例(a)構造圖2是表示成為第一種實施例的MCP的構造的側視圖。圖3是第一種實施例的平面圖。此外，圖4是沿著圖3的IV-IV線的剖面圖，圖5 是沿著圖3的V-V線的剖面圖。如圖2至圖5所示，將多個半導體晶片10 40層疊在封裝襯底100上。半導體晶片10 40例如是同一尺寸。此外，半導體晶片10 40例如是由快閃記憶體組成的存儲器晶片。半導體晶片10 40例如隔著絕緣性的粘接劑等的薄的絕緣層分別層疊。半導體晶片10在其上面具有多個焊盤11。以下，將設置在半導體晶片上的焊盤稱為晶片焊盤。多個晶片焊盤11沿著晶片的1條短邊Wl設置。此外，半導體晶片20 40和半導體晶片10 —樣分別具有晶片焊盤21 41。而後，晶片焊盤21 41沿著半導體晶片20 40的短邊W2 W4分別設置。第一半導體晶片10例如隔著絕緣性的粘接劑等的薄的絕緣層配置在封裝襯底 100 上。第二半導體晶片20層疊在第一半導體晶片10上以使未設置半導體晶片20的晶片焊盤的短邊和第一半導體晶片10的長邊上下重合。而後，將成為上層一側的第二半導體晶片20的底面配置成不和第一半導體晶片10的晶片焊盤11接觸。此外，配置上層一側的半導體晶片20的長邊以使和沒有設置下層一側的半導體晶片10的晶片焊盤的短邊在上下重合。S卩，由半導體晶片的長邊和沒有設置焊盤的短邊組成的頂點在上層一側和下層一側的半導體晶片中上下重合，進而，層疊成上層一側和下層一側的半導體晶片的長邊交叉。而且，上層一側的半導體晶片的短邊的長度是上層一側的半導體晶片的底面不和下層一側的半導體晶片的晶片焊盤接觸的長度。通過這樣疊層2個半導體晶片10、20，能夠將位於下層一側上的半導體晶片的晶片焊盤設置成不用上層一側的半導體晶片覆蓋的構造。因此，能夠縮小封裝的尺寸。而後，能夠用於確保對位於下層一側上的半導體晶片的導線焊接的空間。此外，設置於半導體晶片20的上面上的晶片焊盤20的排列例如相對設置在半導體晶片10上面的晶片焊盤11的排列配置成左右反轉。以下，將把焊盤的排列配置成左右反轉的情況稱為鏡狀排列。
在第二半導體晶片20上層疊第三半導體晶片30。第三半導體晶片30配置在第二半導體晶片20上以使沒有設置2個半導體晶片20、30的晶片焊盤的短邊和長邊組成的頂點在上下重合。由此，確保對第二半導體晶片20的晶片焊盤21的導線焊接的空間。而後，第三半導體晶片30的短邊W3面向和第一半導體晶片10的短邊Wl所在的方向相同的方向。因此，在半導體晶片10的晶片焊盤11的上部如進行覆蓋那樣配置成半導體晶片30的底面。但是，在第一半導體晶片10和半導體晶片30之間因為隔著半導體晶片20，所以用於晶片焊盤11的導線焊接的厚度方向的空間用半導體晶片20的厚度來確保。g卩，半導體晶片20起到了間隔基的作用。而且，第三半導體晶片30的晶片焊盤31的排列例如和第一半導體晶片10的晶片焊盤11的排列相同。在第三半導體晶片30上設置第四半導體晶片40。第四半導體晶片40配置在第三半導體晶片30上以使由未設置晶片焊盤的短邊和長邊組成的頂點之間在上下重合。由此， 能夠確保針對第三半導體晶片30的晶片焊盤31的導線焊接的空間。而後，第二半導體晶片20的短邊W2和第四半導體晶片40的短邊W4所在的方向是同一方向。晶片焊盤21的導線焊接用的厚度方向的空間由半導體晶片30的厚度來確保。而且，第四半導體晶片40的晶片焊盤41的排列例如和第二半導體晶片20的晶片焊盤21的排列相同。此外，在上述中，疊層的多個半導體晶片包含有晶片焊盤的排列具有鏡狀排列的半導體晶片。但是，並不限於此，半導體晶片的晶片焊盤的排列也可以完全相同。 半導體晶片10 40例如當是存儲器晶片的情況下，存儲器控制晶片90層疊在半導體晶片40上以使其底部不遮蓋晶片焊盤41。存儲器控制晶片90進行存儲器晶片的控制。而且，存儲器控制晶片90也可以不配置在半導體晶片40上，可以另外配置在封裝襯底100上或者其他襯底上。在封裝襯底100上設置和晶片焊盤11 41連接的多個襯底焊盤101、102。多個襯底焊盤101例如配置在封裝襯底100上以使其和半導體晶片10、30的短邊 WU W3平行。晶片焊盤11、31用焊絲19、39和襯底焊盤101連接。晶片焊盤11、31當分別具有同一功能的情況下，如圖2至5所示，對於1個襯底焊盤101，也可以連接2個半導體晶片10、30的晶片焊盤11、31。同樣，多個襯底焊盤102例如配置成和半導體晶片20、40的短邊W2、W4平行，用焊絲四、49分別連接晶片焊盤21、41。而後，半導體晶片20、40的晶片焊盤的排列當為鏡狀排列的情況下，襯底焊盤102的排列也可以相對襯底焊盤101的排列進行鏡狀配置。襯底焊盤101和襯底焊盤102用襯底配線(未圖示)連接分別對應的焊盤之間， 進而，還和外部端子(未圖示)連接。有關該襯底配線的配線布線以後說明。此外，在封裝襯底100上設置襯底控制焊盤110，用焊絲99和存儲器控制晶片90 連接。焊絲19 49、99例如是細Au絲等的導電線。如上所述，位於下層一側上的半導體晶片的長邊，和沒有設置位於上層一側的半導體晶片的晶片焊盤的短邊疊層成在上下重合。即，由半導體晶片的長邊和沒有設置焊盤的短邊組成的頂點之間在上層一側和下層一側的半導體晶片上在上下重合，進而層疊為上層一側和下層一側的半導體晶片的長邊交叉。此外，將上層一側的半導體晶片的底面配置成不與下層一側的半導體晶片的晶片焊盤接觸。由此，在上層一側的半導體晶片上即使進一步配置不同的半導體晶片，上層一側的半導體晶片也起到用於確保下層一側的半導體晶片的導線焊接的厚度方向的空間的間隔基的效果。因而，即使不使用間隔基，也能夠確保用於下層一側的半導體晶片的導線焊接的空間，能夠縮小封裝的厚度方向的尺寸。此外，由此，能夠疊層多個半導體晶片，能夠縮小封裝的尺寸。而且，在本實施例中雖然說明了 4層構造的MCP，但沒有限定於該數量。此外，本實施方式也可以使用不同種類的半導體晶片。此外，多個半導體晶片能夠如上述那樣層疊，並且只要能夠確保用於導線焊接的面積，即使不是同一尺寸的半導體晶片也可以。(b)封裝襯底的配線布線如上所述，在封裝襯底表面以及表面的下層上形成用於連接多個襯底焊盤和外部端子的襯底配線。以下，說明封裝襯底的配線布線。而且，以下圖示的配線布線是模式化表示了配線的布線，不限定於圖示的構造。此外，在此，將設置在半導體晶片以及封裝襯底上的焊盤數是8個的情況作為例子，對該配線布線進行說明，但並不限定於該焊盤的個數。圖6以及圖7是在封裝襯底100上實施的配線布線的模式圖。封裝襯底100例如是TSOP用的襯底。如上所述，半導體晶片的多個晶片焊盤和封裝襯底的多個襯底焊盤用焊絲分別連接。襯底焊盤和晶片焊盤希望連結成導線焊接不複雜。因此，例如當多個晶片焊盤的排列以鏡狀配置的情況下，和這些晶片焊盤連接的多個襯底焊盤的排列也配置成鏡狀。圖6表示將襯底焊盤10 10 !的排列相對襯底焊盤IOla IOlh的排列排列成鏡狀的情況下的配線布線。如圖6所示，在封裝襯底100上設置和多個半導體晶片連接的襯底焊盤IOla IOlhUO^i 102h。襯底焊盤IOla IOlhUO^i 102h例如配置成和設置有半導體晶片的焊盤的短邊平行。此外，將和存儲器控制晶片的控制焊盤連接的襯底控制焊盤110設置在封裝襯底100上。襯底焊盤IOla IOlh和襯底焊盤10 10 !用襯底配線105分別連接。襯底焊盤10 Ioa1用襯底配線107和用於與外部裝置(未圖示)連接用的引線部109a 109h分別連接。因此，襯底焊盤IOla IOlh經由襯底焊盤10 102h和引線部109a 109h連接。此外，襯底控制焊盤110經由襯底配線107分別和控制晶片用的引線部120連接。如圖6所示，襯底焊盤10 10 !的排列相對襯底焊盤IOla IOlh的排列成鏡狀地配置在封裝襯底100上。
如果襯底焊盤IOla IOlh的排列、襯底焊盤10 10 的排列是同樣的順序， 則如只設置在封裝襯底表面上的襯底配線之間不接觸那樣地迂迴配線的方式變得非常複雜。此外，為了該走線，封裝襯底的尺寸增大。因而，如本實施例所示，通過將晶片焊盤以及襯底焊盤的排列設置成鏡狀，能夠簡化用於連接分別對應的襯底焊盤之間的配線布線。此外，以下說明晶片焊盤的排列在上層一側以及下層一側的晶片上相同的情況。 這種情況下，襯底焊盤IOia IOlh的排列和襯底焊盤10 Ioa1的排列也可以相同。圖7表示襯底焊盤10 10 !的排列和襯底焊盤IOla IOlh的排列相同時的配線布線。襯底焊盤IOla用設置在封裝襯底100表面上的襯底配線(實線)105和襯底焊盤 102a電氣連接。此外，在封裝襯底100內形成通孔，在該通孔內嵌入由導電材料組成的端子接頭部 108。用該端子接頭部108將設置在封裝襯底100背面上的襯底配線(虛線)106和設置在封裝襯底100表面上的襯底配線105連接。由此，襯底焊盤IOlb IOlh和襯底焊盤10 10 分別電氣連接。因而，通過用端子接頭部連接設置在封裝襯底的表面以及背面上的多個襯底配線，即使半導體晶片以及封裝襯底的焊盤的排列相同，也能夠簡化襯底配線的走線。如上所述，通過使用圖6以及圖7的配線布線，能夠簡化襯底配線的走線。(c)匯總通過上述的半導體晶片的疊層構造以及封裝襯底的配線布線，即使不使用間隔基，也能夠確保下層一側的半導體晶片的導線焊接用的空間。進而，因為能夠層疊多個半導體晶片，所以能夠縮小封裝的尺寸。此外，能夠簡化封裝襯底的襯底配線的走線。(2)第二種實施例在第一種實施例所示的MCP構造中，設置有半導體晶片的焊盤的邊面向不同的2 個方向。因此，多個半導體晶片的焊絲偏向1個方向，擔心導線之間的短路。以下，說明能夠防止導線之間的短路的MCP。而且，對於和在第一種實施例中所示構件相同的構件，附加相同的符號，省略詳細的說明。(a)構造用圖8至圖11說明本實施例的MCP。圖8表示本實施例的MCP構造的側視圖。此外，圖9表示本實施例的平面圖。此外，圖10表示沿著圖9的X-X線的剖面圖，圖11表示沿著圖9的XI-XI線的剖面圖。第一半導體晶片10配置在封裝襯底100上。而後，第二半導體晶片20配置在半導體晶片10上以使由沒有設置第一以及第二半導體晶片10、20的晶片焊盤的短邊和長邊組成的頂點之間在上下重合，長邊之間上下交叉那樣。由此，確保用於晶片11的導線焊接的空間。第三半導體晶片30配置在半導體晶片20上以使設置有晶片焊盤31的短邊W3和設置有第二半導體晶片的焊盤21的短邊W2所在的方向朝向相反的方向。此外，半導體晶片30為了使其底面不和半導體晶片20的晶片焊盤21接觸，在短邊W3所在的方向上平行移動。由此，確保用於焊盤21的導線焊接的空間。第四半導體晶片40配置在半導體晶片30上以使設置有晶片焊盤41的短邊W4和設置有第一半導體晶片的焊盤11的短邊Wl所在的方向朝向相反的方向。此外，第四半導體晶片40配置成半導體晶片30的長邊和沒有設置晶片焊盤41的短邊在上下重合。晶片焊盤11 41的排列可以呈鏡狀排列，也可以是相同排列。當焊盤排列成鏡狀的情況下，例如，晶片焊盤31、41的排列相對晶片焊盤11、21的排列配置成鏡狀。設置在封裝襯底100上的襯底焊盤101 104配置成包圍由多個半導體晶片組成的疊層體的周圍。襯底焊盤101和晶片焊盤11連接。襯底焊盤102和晶片焊盤21連接。而後，襯底焊盤103和晶片焊盤31連接，襯底焊盤104和晶片焊盤41連接。如上所述，通過配置半導體晶片10 40，能夠將設置有焊盤的短邊層疊成位於分別不同的4個方向。由此，對每個半導體晶片能夠在分別不同的方向上引出焊絲，能夠防止焊絲之間的短路。而且，在本實施例中，焊絲19 49隻要分別在不同的4個方向上引出即可。艮口， 只要設置有晶片焊盤11 41的短邊Wl W4分別位於不同的方向上即可，只要由位於下層一側上的半導體晶片的長邊和位於上層一側的沒有設置半導體晶片的焊盤的短邊組成的頂點在上下重合，疊層為長邊之間在上下交叉，則半導體晶片10 40的短邊Wl W4的方向沒有限定。例如，可以是半導體晶片10的短邊Wl和半導體晶片30的短邊W3朝向相互相反的方向，半導體晶片20的短邊W2和半導體晶片40的短邊W4朝向相互相反的方向層疊的構造。(b)封裝襯底的配線布線圖12至圖14是表示裝載圖8至圖11所示的MCP構造的封裝襯底100的配線布線的模式圖。而且，雖然對將設置在半導體晶片以及封裝襯底上的焊盤的數量設置成8個的情況下的配線布線進行說明，但其個數沒有限定。如上所述，設置有多個半導體晶片的晶片焊盤的短邊位於分別不同的4個方向。因此，如圖12所示，和這些晶片焊盤連接的襯底焊盤IOla 101h、102a 102h、 103a 103h、l(Ma 104h也位於封裝襯底100上的不同的4個方向上配置。襯底焊盤103a 103h、l(Ma 104h的排列例如相對襯底焊盤IOla 101h、 102a 102h的排列配置成鏡狀。而後，襯底焊盤IOla IOlh和襯底焊盤103a 103h用襯底配線105A連接。襯底焊盤10 102h和襯底焊盤10 104h用襯底配線105B連接。此外，如圖13所示，在比配置有襯底配線105A、105B的層更下層上設置襯底配線 105C。襯底配線105A用端子接頭部108a 108h和襯底配線105C和襯底配線105B連接。 由此，襯底焊盤IOla 101h、103a 103h經由襯底焊盤10 102h和外部端子109a 109h連接。
而且，襯底配線105C也可以設置在封裝襯底100的背面上。此外，圖14是表示疊層的半導體晶片的晶片焊盤的排列在全部的晶片相同的情況下的配線布線的圖。如圖14所示，因為晶片焊盤的排列相同，所以襯底焊盤IOla 101h、102a 102hU03a 103hU04a 104h的排列也分別是相同的排列。設置在封裝襯底100表面上的襯底配線(實線)105或者設置在封裝襯底100背面上的襯底配線(虛線)106從襯底焊盤IOla 101h、102a 102h、103a 103h、104a 104h的各自中引出以便變成格子形的布線。多個端子接頭部108形成在封裝襯底100內以便在X字上排列。經由這些端子接頭部108將襯底配線105和襯底配線106連接。由此，襯底焊盤IOla 101h、103a 103h、104a 104h和襯底焊盤10 102 連接，進而，和外部端子109a 109h連接。例如，襯底焊盤IOla用襯底表面的襯底配線 105和襯底焊盤103a連接。襯底焊盤10 用襯底配線105和襯底焊盤10 連接。而後， 襯底焊盤101a、103a經由2個端子接頭部108和襯底背面的襯底配線106和襯底焊盤10 連接。因而，多個襯底焊盤即使配置成位於4個方向的情況下，也能夠簡化封裝襯底配線的走線。(c)應用例子圖15是表示本實施例的應用例子的側視圖。圖15是疊層8個半導體晶片，圖8至圖11所示的MCP是2組層疊的構造。如圖15所示，將半導體晶片50進一步層疊在半導體晶片40上。設置有半導體晶片50的晶片焊盤51的短邊W5位於和設置有半導體晶片40的晶片焊盤的邊W4所在的方向相反的方向上。而後，半導體晶片50在與短邊W5所在的方向平行地移動以使半導體晶片50的底面不和半導體晶片40的晶片焊盤41接觸。由此，確保用於導線焊接的空間。此外，該邊W5位於和設置有半導體晶片10的焊盤的邊Wl相同的方向上。此外，半導體晶片10的導線焊接用的厚度方向的空間在半導體晶片10和半導體晶片50之間因為隔著3個半導體晶片20 40，所以能夠充分地被確保。半導體晶片50的晶片焊盤51因為設置有該焊盤的短邊W5位於設置有半導體晶片10的焊盤的短邊Wl相同方向上，所以與襯底焊盤101連接。半導體晶片60 80順序層疊在半導體晶片50上以使其各自和半導體晶片20 40的配置相同。而後，半導體晶片60的晶片焊盤61與和晶片焊盤21相同的襯底焊盤102連接。 同樣，半導體晶片70的晶片焊盤71和晶片焊盤31連接，此外，半導體晶片80的晶片焊盤 81和晶片焊盤41、同樣的襯底焊盤連接。如上所述，也可以疊層4個及以上的半導體晶片。(d)變形例子在第二種實施例中對能夠防止導線之間的短路的MCP進行了說明。在本變形例子中，除了上述的效果外，使用圖16至圖19說明能夠進一步縮小封裝的尺寸的MCP。
圖16是表示本變形例子的MCP的側視圖。圖17表示本變形例子的平面圖。此外， 圖18表示沿著圖17的XVIII-XVIII線的剖面圖，圖19表示沿著圖17的XIX-XIX線的剖面圖。而且，對於和上述一樣的構件標註相同的符號並省略詳細說明。在封裝襯底200上順序疊層半導體晶片10 40。此外，和第二種實施例一樣，設置有晶片焊盤的短邊Wl W4配置成朝向不同的4個方向。而後，晶片焊盤11和襯底焊盤201連接。此外，晶片焊盤21和襯底焊盤202連接。 此外，晶片焊盤31和襯底焊盤203連接，晶片焊盤41和襯底焊盤204連接。在本變形例子中，晶片焊盤21、31的排列例如配置成相對晶片焊盤11、41的排列成鏡狀。在這種情況下，安裝圖16至圖19所示的半導體晶片10 40的封裝襯底200的配線布線能夠適用圖12以及圖13所示的配線布線。因此，圖16至圖19所示的襯底焊盤202、203的排列成為和晶片焊盤21、31的排列相同的排列，相對和晶片焊盤11、41連接的襯底焊盤201、204的排列，配置成鏡狀。此時，圖16至圖19的襯底焊盤201以及襯底焊盤204的排列分別與圖12所示的襯底焊盤IOla IOlh以及襯底焊盤10 10 !對應。同樣，襯底焊盤202以及襯底焊盤203的排列分別與圖12的襯底焊盤103a 10 以及襯底焊盤10 104h對應。此外，圖16至圖19所示的半導體晶片20、30的晶片焊盤21、31的排列也可以和晶片焊盤11、41的排列相同。這種情況下，能夠適用圖14所示的配線布線，圖16至圖19 表示的襯底焊盤201的排列與圖14所示的襯底焊盤IOla IOlh對應，襯底焊盤202的排列與襯底焊盤103a 10 對應。此外，圖16至圖19所示的襯底焊盤203的排列與圖14 所示的襯底焊盤10 104h對應，襯底焊盤204的排列與襯底焊盤10 10 !對應。以下，使用圖20A至圖20C分階段說明本變形例子的構造。如圖20A所示，第一半導體晶片10配置在封裝襯底200上。為了使由半導體晶片的長邊和沒有設置焊盤的短邊組成的頂點在上層一側和下層一側的半導體晶片上在上下重合疊層第二半導體晶片20。而後，確保用於晶片焊盤11的導線焊接的空間。如圖20B所示，第三半導體晶片30層疊在半導體晶片20上以便設置有半導體晶片30的焊盤31的短邊W3和半導體晶片20的長邊在上下重合。而後，將和半導體晶片30 的短邊W3相對的短邊配置成和半導體晶片10的短邊Wl位於相同的方向上。因此，雖然半導體晶片30的底面位於晶片焊盤11的上部，但半導體晶片10的焊盤11的導線焊接用的厚度方向的空間由半導體晶片20的厚度確保。如圖20C所示，為了使設置有半導體晶片40的晶片焊盤的短邊W4和半導體晶片 30的長邊在上下重合，半導體晶片40層疊在半導體晶片30上。而後，將和半導體晶片40 的短邊W4相對的短邊配置成和半導體晶片20的短邊W2位於相同的方向上。此時，半導體晶片20的焊盤21的導線焊接用的厚度方向的空間用半導體晶片30 的厚度確保。由此，如上所述，通過疊層多個半導體晶片，能夠防止焊絲之間的短路，能夠進一步縮小封裝的尺寸。(D)第二種實施方式
在第一種實施方式中，說明了沿著一條短邊設置多個焊盤的半導體晶片的MCP構造。晶片焊盤並不限於沿著1條短邊設置，還存在沿著2條短邊設置的半導體晶片。在本實施方式中，說明沿著2條短邊設置了焊盤的半導體晶片的MCP構造。而且，對於和第一種實施方式相同的構件，標註相同符號並省略詳細說明。(a)構造使用圖21至圖M說明本實施方式的MCP的構造。圖21是表示本實施方式的MCP構造的側視圖。圖22是表示本實施方式的構造的平面圖。此外，圖23是沿著圖22的XXIII-XXIII線的剖面圖，圖M是沿著圖22的 XXIV-XXIV線的剖面圖。如圖21至圖M所示，在封裝襯底300上例如層疊有8個半導體晶片10 80。這些半導體晶片10 80例如是存儲器晶片。第一種半導體晶片10配置在封裝襯底300上。在半導體晶片10上面設置多個晶片焊盤11、12。在這些晶片焊盤中，晶片焊盤11沿著半導體晶片的短邊WlA設置。此外，晶片焊盤12沿著短邊WlB設置。g卩，半導體晶片10沿著2條短邊設置有晶片焊盤11、12。晶片焊盤12的排列例如相對晶片焊盤11的排列以鏡狀排列。在第一半導體晶片10上層疊第二半導體晶片20。第二半導體晶片20沿著短邊W2A設置晶片焊盤21，沿著短邊W2B設置晶片焊盤 22。第二半導體晶片20配置在2條短邊W1A、W1B之間層疊以使半導體晶片20的長邊和第一半導體晶片10的長邊交叉，半導體晶片20和第一半導體晶片10的晶片焊盤11、12 不接觸。此時，為了確保位於下層一側上的半導體晶片的導線焊接的空間，位於上層一側的半導體晶片的短邊的長度是設定成比下層一側的半導體晶片的長邊短，和下層一側的半導體晶片的晶片焊盤不重合的長度。此外，晶片焊盤21的排列例如變成和晶片焊盤11的排列相同的排列。此外，晶片焊盤22的排列例如相對晶片焊盤21的排列以鏡狀排列。在第二半導體晶片20上層疊第三半導體晶片30。層疊第三半導體晶片30以使半導體晶片30的長邊和第二半導體晶片20的長邊交叉。此外，第三半導體晶片30沿著短邊W3設置晶片焊盤31，沿著短邊W!3B設置晶片焊盤32。晶片焊盤31、32的排列排列成分別和晶片焊盤11、12的排列相同。此時，第三半導體晶片30雖然位於設置有第一半導體晶片10的晶片焊盤的短邊 W1A、WlB的上部，但半導體晶片10的厚度方向的導線焊接的空間用第二半導體晶片20的
厚度確保。第四至第8半導體晶片40 80和第一至第三半導體晶片一樣，交替層疊成各自的長邊在上下重疊。在半導體晶片80上配置存儲器控制晶片90。
半導體晶片50 80的晶片焊盤51 81的排列和半導體晶片10的晶片焊盤11 的排列相同。此外，半導體晶片50 80的晶片焊盤52 82的排列和半導體晶片10的晶片焊盤12的排列相同，例如成為鏡狀排列。而後，晶片焊盤11、31、51、71和封裝襯底300上的襯底焊盤301A連接，晶片焊盤 12、32、52、72和封裝襯底300上的襯底焊盤301B連接。此外，晶片焊盤21、41、61、81和封裝襯底300上的襯底焊盤302A連接，晶片焊盤 22、42、62、82和封裝襯底300上的襯底焊盤302B連接。圖21至圖M所示的疊層後的半導體晶片10 80的晶片焊盤12 82例如當相對晶片焊盤11 81排列成鏡狀的情況下，封裝襯底300的配線布線能夠適用圖12以及圖 13所示的配線布線。此時，圖21至圖M所示的襯底焊盤301B、302B的排列變成和晶片焊盤12 82的配線相同的排列，相對襯底焊盤301A、302A的排列配置成鏡狀。此時，圖21至圖M的襯底焊盤302A以及襯底焊盤30IA的排列分別與圖12所示的襯底焊盤IOla IOlh以及襯底焊盤10 10 !對應。同樣地，襯底焊盤301B以及襯底焊盤302B的排列分別與圖12的襯底焊盤103a 10 以及襯底焊盤10 104h對應。此外，圖21至圖M所示的半導體晶片10 80的晶片焊盤的排列也可以成為完全相同的排列。這種情況下，圖21至圖M所示的襯底焊盤302A的排列與圖14所示的襯底焊盤IOla IOlh對應，襯底焊盤301B的排列與襯底焊盤103a 103對應。此外，圖21 至圖M所示的襯底焊盤302B的排列與圖14所示的襯底焊盤10 104h對應，襯底焊盤 30IA的排列與襯底焊盤10 10 !對應。如上所述，當沿著半導體晶片的2條短邊設置焊盤的情況下，層疊成位於下層一側的半導體晶片的長邊和位於上層一側的半導體晶片的長邊交叉。此外，上層一側的半導體晶片配置在下側一側的半導體晶片的2條短邊之間層疊。由此，在上層一側的半導體晶片上即使進一步層疊不同的半導體晶片，上層一側的半導體晶片也能夠起到用於確保下層一側的半導體晶片的導線焊接的厚度方向的間隙的間隔基效果。因此，即使不使用間隔基，也能夠確保用於下層一側的半導體晶片的導線焊接的空間。因而，即使不使用間隔基，也能夠確保下層一側的半導體晶片的導線焊接的空間， 縮小MCP厚度方向的大小。進而，能夠簡化封裝襯底的襯底配線的走線。而且，本實施方式可以使用不同種類的半導體晶片。此外，多個半導體晶片能夠如上述那樣層疊，並且，如果是能夠確保用於導線焊接的面積，則不是同一尺寸的半導體晶片也可以。(E)第三種實施方式在第一以及第二種實施方式中，說明了焊盤沿著短邊設置的半導體晶片的MCP構造。但是，焊盤並不限於沿著晶片的短邊設置，也可以沿著圖1所示的半導體晶片1上面的長邊L進行設置。因而，在本實施方式中，說明沿著1條長邊設置焊盤的半導體晶片的MCP構造。
使用圖25至圖觀說明本實施方式的MCP構造。而且，與第一以及第二實施方式相同的構件標註同一符號並省略詳細的說明。圖25是本實施方式的側視圖。此外，圖沈表示本實施方式的平面圖。圖27是沿著圖沈的XXVII-XXVII線的剖面圖，圖28是沿著圖沈的XXVIII-XXVIII線的剖面圖。在半導體晶片IOA 80A、IOB 80B上面沿著1條長邊LlA L8A、L1B L8B分別設置多個焊盤IlA 81A、IlB 81B。而後，這些晶片IOA 80A、IOB 80B在封裝襯底
400上層疊。半導體晶片IOA以及半導體晶片IOB配置在封裝襯底100上。半導體晶片IOA和半導體晶片IOB並排配置在封裝襯底400上以使和設置有晶片焊盤1IA的邊LlA相對的邊及和設置有晶片焊盤IlB的邊LlB相對的邊，S卩，未設置焊盤的長邊之間接觸。此外，晶片焊盤IlB的焊盤的排列相對晶片焊盤IlA的排列例如呈鏡狀地排列。半導體晶片20A以及半導體晶片20B層疊在半導體晶片10AU0B上。半導體晶片20A和半導體晶片20B和半導體晶片10A、IOB —樣，為了使未設置焊盤的長邊之間接觸並排配置。而後，半導體晶片20A、20B排列在半導體晶片10A、IOB上層疊以使半導體晶片 20A、20B的短邊和半導體晶片10AU0B的短邊在上下交叉。此時，半導體晶片10AU0B的焊盤IlAUlB必須用於確保能夠用於導線焊接的面積。因此，在本實施方式中，為了確保用於成為下層一側的半導體晶片的導線焊接的面積，下層一側的半導體晶片的短邊的長度必須比上層一側的半導體晶片的長邊的一半的長度還長。半導體晶片20A的晶片焊盤21A的排列成為和半導體晶片IOA的晶片焊盤IlA的排列相同的排列。此外，半導體晶片20B的晶片焊盤21B的排列相對半導體晶片20A的晶片焊盤21A的排列呈鏡狀地排列。進而，在半導體晶片20A、20B上層疊半導體晶片30A、30B。為了使未設置焊盤的長邊之間接觸而並排配置半導體晶片30A、30B。此外，為了使半導體晶片30A、30B的短邊和半導體晶片20A、20B的短邊上下交叉，在半導體晶片20A、20B上層疊半導體晶片30A、30B。而後，第四至第8半導體晶片40A 80A、40B 80B和半導體晶片IOA 30A、 IOB 30B —樣，並排配置成未設置2個半導體晶片的焊盤的長邊之間接觸，上層一側的半導體晶片的短邊如和下層一側的半導體晶片的短邊在上下交叉那樣交替層疊。晶片焊盤11A、31A、51A、71A和焊盤襯底400上的襯底焊盤401A連接，晶片焊盤 11B、31B、51B、71B和封裝襯底400上的襯底焊盤401B連接。此外，晶片焊盤21A、41A、61A、81A和封裝襯底400上的襯底焊盤402A連接，晶片焊盤21B、41B、61B、81B和封裝襯底400上的襯底焊盤402B連接。如上所述，當使用晶片焊盤的排列成為鏡狀的半導體晶片的情況下，封裝襯底300 的配線布線能夠適用圖12以及圖13所示的配線布線。此時，圖25至圖觀所示的襯底焊盤 401B、402B的排列和晶片焊盤11B、21B的排列是相同的排列，相對襯底焊盤401A、402A的排列，呈鏡狀地配置。而且，圖25至圖28的襯底焊盤401A以及襯底焊盤402A的排列與圖12 所示的襯底焊盤10 10 !以及襯底焊盤IOla IOlh分別對應。同樣，襯底焊盤401B以及襯底焊盤402B的排列與圖12的襯底焊盤103a 10 以及襯底焊盤10 104h分
別對應。此外，圖25以及圖28所示的半導體晶片IOA 80A、10B 80B的晶片焊盤的排列也可以變成完全相同的排列。在這種情況下，圖25至圖28所示的襯底焊盤402A的排列與圖14所示的襯底焊盤IOla IOlh對應，襯底焊盤401B的排列與襯底焊盤103a 10 對應。此外，圖25至圖28所示的襯底焊盤402B的排列與圖14所示的襯底焊盤10 104h對應，襯底焊盤401A的排列與襯底焊盤10 10 !對應。如上所述，當沿著半導體晶片的1條長邊設置焊盤的情況下，配置在下層一側上的2個半導體晶片為了使未設置有焊盤的長邊之間接觸而並排配置。而後，配置在上層一側上的2個半導體晶片為了使未設置焊盤的長邊之間接觸，上層一側的半導體晶片的短邊、下層一側的半導體晶片的短邊在上下交叉，在下層一側的2個半導體晶片上並排層疊。因此，如本實施方式所示，能夠用8個半導體晶片的厚度層疊16個半導體晶片。 即，MCP的厚度如變成在該MCP中使用的半導體晶片的厚度的和的一半那樣，能夠封裝多個半導體晶片。由此，在上層一側的半導體晶片上即使進一步配置不同的半導體晶片，上層一側的半導體晶片也能夠起到用於確保下層一側的半導體晶片的導線焊接的厚度方向的空間的間隔基的作用。因而，即使不使用間隔基，也能夠確保用於下層一側的半導體晶片的導線焊接的空間，能夠縮小封裝的厚度方向的尺寸。進而，能夠簡化封裝襯底的襯底配線的走線。而且，本實施方式可以使用不同種類的半導體晶片。此外，多個半導體晶片能夠如上所述那樣層疊，並且，如果能夠確保用於導線焊接的面積，則不是同一尺寸的半導體晶片也可以。3.適用例子圖四是表示本發明的例子的適用例子的存儲卡的圖。在存儲卡3內安裝具有多個半導體晶片構成的MCP2。多個半導體晶片例如是由快閃記憶體組成的存儲晶片。而後，這些存儲晶片以第一至第三實施方式所示的某一構造層疊，用絕緣性封裝密封。存儲卡3例如在數位照相機、手機、音頻機器等中使用。如上所述，本發明的例子的MCP能夠加大存儲卡的存儲容量，並且能夠減小卡的尺寸。2.其他本發明的例子能夠使多晶片封裝裝置小型化以及輕量化，此外，能夠簡化封裝裝置內的接線。本發明的例子能夠減小多晶片封裝的製造成本。本發明的例子並不限於上述的實施方式，在不脫離其主要內容的範圍中，能夠變形各構成要素並具體化。此外，通過在上述的實施方式中公開的多個構成要素的適宜的組合能夠構成各種發明。例如，可以從在上述實施方式中公開的全構成要素中刪除幾個構成要素，也可以適宜地組合不同的實施方式的構成要素。
權利要求
1.一種半導體裝置，其特徵在於，包括 封裝襯底；以及第一半導體晶片至第四半導體晶片，具有長方形的上表面，沿一個長邊設置有多個焊，上述第一半導體晶片和上述第二半導體晶片以使未設置上述焊盤的長邊彼此接觸的方式在上述封裝襯底上並列配置，上述第三半導體晶片和上述第四半導體晶片以使未設置上述焊盤的長邊彼此接觸、且使上述第三半導體晶片和上述第四半導體晶片的短邊與上述第一半導體晶片和上述第二半導體晶片的短邊交叉的方式並列地層疊在上述第一半導體晶片和上述第二半導體晶片上。
2.一種存儲卡，其特徵在於 具有權利要求1所述的半導體裝置。
全文摘要
本發明提供一種半導體裝置和具有該半導體裝置的存儲卡，該半導體裝置包括封裝襯底；第一半導體晶片至第四半導體晶片，具有長方形的上表面，沿一個長邊設置有多個焊盤；以及上述第一半導體晶片和上述第二半導體晶片以使未設置上述焊盤的長邊彼此接觸的方式在上述封裝襯底上並列配置，上述第三半導體晶片和上述第四半導體晶片以使未設置上述焊盤的長邊彼此接觸、且使上述第三半導體晶片和上述第四半導體晶片的短邊與上述第一半導體晶片和上述第二半導體晶片的短邊交叉的方式並列地層疊在上述第一半導體晶片和上述第二半導體晶片上。
文檔編號H01L25/065GK102214643SQ201110159558
公開日2011年10月12日 申請日期2007年12月27日 優先權日2006年12月27日
發明者伊東幹彥, 兒玉親亮 申請人:株式會社東芝