具有模擬基板的晶片重新配置結構及其封裝方法

2023-04-24 10:45:21

專利名稱：具有模擬基板的晶片重新配置結構及其封裝方法
技術領域：
本發明有關一種半導體的封裝結構及方法，特別是有關一種將晶片或多個晶片
重新配置至具有封裝體的載板後，再經使用重新配置層(RDL)來形成模塊化的封 裝結構及其封裝方法。
背景技術：
半導體的技術已經發展的相當的迅速，因此微型化的半導體晶片(Dice)必須具
有多樣化的功能的需求，使得半導體晶片必須要在很小的區域中配置更多的輸入/ 輸出墊(I/0pads)，因而使得金屬接腳(pins)的密度也快速的提高了。因此，早 期的導線架封裝技術己經不適合高密度的金屬接腳；故發展出一種球陣列(Ball Grid Array: BGA)的封裝技術，球陣列封裝除了有比導線架封裝更高密度的優點外， 其錫球也比較不容易損害與變形。
隨著3C產品的流行，例如行動電話(Cell Phone)、個人數字助理(PDA) 或是iPod等，都必須要將許多複雜的系統晶片放入一個非常小的空間中，因此為 解決此一問題， 一種稱為"晶片級封裝(wafer level package; WLP)"的封裝技 術己經發展出來，其可以在切割晶片成為一個個的晶片之前，就先對晶片進行封裝。 美國第5，323，051號專利即揭露了這種"晶片級封裝"技術。然而，這種"晶片級 封裝"技術隨著晶片主動面上的焊墊(pads)數目的增加，使得焊墊(pads)的間距過 小，除了會導致信號耦合或信號幹擾的問題外，也會因為焊墊間距過小而造成封裝 的可靠度降低等問題。因此，當晶片再更進一步的縮小後，使得前述的封裝技術都 無法滿足。
為解決此一問題，美國第7， 196， 408號專利己揭露了一種將完成半導體製作工 序的晶片，經過測試及切割後，將測試結果為良好的晶片(good die)重新放置於 另一個基板之上，然後再進行封裝工序，如此，使得這些被重新放置的晶片間具有 較寬的間距，故可以將晶片上的焊墊適當的分配，例如使用橫向延伸(或扇出)(fan out)技術，因此可以有效解決因間距過小，除了會導致信號耦合或信號幹擾的問題。
然而，為使半導體晶片能夠有較小及較薄的封裝結構，在進行晶片切割前，會 先對晶片進行薄化處理，例如以背磨(backside la卯ing)方式將晶片薄化至2 20密耳(mil)，然後再切割成一個個的晶片。此一經過薄化處理的晶片，經過重新 配置在另一基板上，再以注模方式將多個晶片形成一封裝體；由於晶片很薄，使得 封裝體也是非常的薄，故當封裝體脫離基板之後，封裝體本身的應力會使得封裝體 產生翹曲，增加後續進行切割工序的困難。
另外，在晶片切割之後，要將晶片重新配置在另一個尺寸較原來基板的尺寸還 大基板時，由於需要通過取放裝置(pick & place)將晶片吸起，然後將晶片翻轉 後，以覆晶方式將晶片的主動面貼附於基板上，而在取放裝置將晶片翻轉的過程中， 容易會產生傾斜(tilt)而造成位移，例如傾斜超過5微米，故會使得晶片無法 對準，進而使得後續植球工序中也無法對準，而造成封裝結構的可靠度降低。

發明內容
鑑於以上的問題，本發明的主要目的在於提供一種利用封裝體形成在載板上， 通過封裝體使得晶片可以重新配置在另一載板，藉此可以讓每一個晶片準確的配置 在載板上。
本發明的另一主要目的在提供一種晶片重新配置的封裝方法，其可以將12吋 晶片所切割出來的晶片重新配置於8吋晶片的基板上，如此可以有效運用8吋晶片 的即有的封裝設備，而無需重新設立12吋晶片的封裝設備，可以降低12吋晶片的 封裝成本。
本發明的還有一主要目的在提供一種晶片重新配置的封裝方法，使得進行封裝 的晶片都是"已知是功能正常的晶片"(Known good die)，可以節省封裝材料， 故也可以降低工藝成本。
根據上述的目的，本發明提供一種晶片封裝方法，包含:提供一載板，具有一 上表面面及一下表面；形成一封裝體在載板的上表面上，是將具有至少一開口的封 裝體形成在載板的上表面之上，使得開口曝露出載板的部份上表面；貼附一晶片在 已曝露的載板的部份上表面，是將晶片的一主動面朝上，且主動面上具有多個焊墊 及晶片的一背面通過一黏著層貼附在載板的部份上表面；形成圖案化的第一保護層 在封裝體上，且覆蓋在晶片的主動面上，並曝露出晶片的主動面上的多個焊墊；形 成多個扇出的圖案化的金屬線段，其一端與晶片的主動面上的多個焊墊形成電性連接，及部份多個扇出的圖案化的金屬線段形成在部份圖案化的第一保護層上；形成 圖案化的第二保護層，以覆蓋晶片的主動面及每一個扇出的圖案化的金屬線段，並 曝露出每一個扇出的圖案化的金屬線段的另一端的一表面；形成多個圖案化的UBM 層在每一個圖案化的金屬線段的向外側延伸的扇出結構的表面上，且與多個圖案化 的金屬線段形成電性連接；形成多個導電組件，是通過多個圖案化的UBM層與多個 圖案化的金屬線段形成電性連接；及移除載板，以形成一晶片封裝結構。
本發明還提供一種多晶片的封裝方法，包含:提供一載板，具有一上表面及一 下表面；形成一封裝體在載板的上表面之上，是將具有多個開口的封裝體形成在載 板的上表面，使得每一個開口曝露出載板的部份上表面；貼附多個晶片在已曝露的 載板的部份上表面，是將每一個晶片的主動面朝上，且主動面上具有多個焊墊及每 一個晶片的背面通過一黏著層貼附在己曝露的載板的部份上表面之上；形成一圖案 化的第一保護層在封裝體上，且覆蓋在每一個晶片的主動面上，並曝露出每一個芯 片的主動面的多個焊墊；形成多個扇出的圖案化的金屬線段，其一端與每一個晶片 的主動面上的多個焊墊形成電性連接，以及部份多個扇出的圖案化的金屬線段形成 在部份圖案化的第一保護層上；形成圖案化的第二保護層，以覆蓋每一個晶片的主 動面及每一個扇出的圖案化的金屬線段，並曝露出每一個扇出的圖案化的金屬線段
的另一端的一表面；形成多個圖案化的UBM層在每一個圖案化的金屬線段的向外側 延伸的扇出結構的表面上，且與多個圖案化的金屬線段形成電性連接；形成多個導 電組件，是通過多個圖案化的UBM層與多個圖案化的金屬線段形成電性連接；及移 除載板，形成一多晶片封裝結構。
根據上述的封裝方法，本發明還提供一種晶片重新配置的封裝結構，包含一 晶片，其一主動面上配置有多個焊墊及一背面具有一黏著層； 一封裝體，其環覆於 晶片的四個面以曝露出晶片的主動面及背面； 一圖案化的第一保護層，其形成在封 裝體的一表面上且覆蓋在晶片的主動面上，並曝露出晶片的多個焊墊；多個扇出的 圖案化的金屬線段，其一端與晶片的主動面上的多個焊墊形成電性連接，其另一端 則以扇出方式向外側延伸並覆蓋多個圖案化的第一保護層； 一圖案化的第二保護 層，其覆蓋於多個扇出的圖案化的金屬線段上，且曝露出多個扇出的圖案化的金屬 線段的向晶片的主動面外側延伸的一扇出結構的部份表面；多個圖案化的UBM層， 其形成在已曝露的多個扇出的圖案化的金屬線段的向晶片的主動面外側延伸的扇 出結構的部份表面上；及多個導電組件，形成在多個圖案化的UBM層上，且通過多 個圖案化的UBM層與多個扇出的圖案化的金屬線段形成電性連接。本發明另外提供一種多晶片重新配置的封裝結構，包含多個晶片，其每一個 晶片的主動面上配置有多個焊墊且每一個晶片的背面具有一黏著層； 一封裝體，其 環覆於多個晶片的四個面以曝露出每一個晶片的主動面及背面；多個圖案化的第一 保護層，其形成在封裝體的表面上且覆蓋在多個晶片的主動面上，並曝露出每一個 晶片的主動面上的多個焊墊；多個圖案化的金屬線段，其一端與多個晶片的主動面 上的多個焊墊形成電性連接，其另一端則以扇出方式延伸並覆蓋於多個圖案化的第 一保護層之上；多個圖案化的第二保護層，其覆蓋於多個扇出的圖案化的金屬線段， 且曝露出多個扇出的圖案化的金屬線段的向每一個晶片的主動面外側延伸的扇出 結構的部份表面；多個圖案化的UBM層，其形成在已曝露的多個扇出的圖案化的金 屬線段的向每一個晶片的主動面外側延伸的扇出結構的部份表面上;及多個導電組 件，形成在多個圖案化的UBM層上，且通過多個圖案化的UBM層與多個扇出的圖案
化的金屬線段形成電性連接。


為能更清楚理解本發明的目的、特點和優點，以下將配合附圖對本發明的較
佳實施例進行詳細的說明，其中
圖1是根據本發明所揭露的技術，表示在載板上形成封裝體的截面示意圖； 圖2是根據本發明所揭露的技術，表示將多個晶片置放在具有封裝體的載板上
的截面示意圖3至圖4是根據本發明所揭露的技術，表示形成多個圖案化的第一保護層形 成在封裝體上的步驟的截面示意圖5是根據本發明所揭露的技術，表示形成金屬層在第一保護層及多個焊墊上 的截面示意圖6是根據本發明所揭露的技術，表示多個圖案化的金屬線段形成在封裝體及 多個晶片的焊墊上的截面示意圖7是根據本發明所揭露的技術，表示第二保護層形成在多個圖案化的金屬線 段上的截面示意圖8是根據本發明所揭露的技術，表示多個圖案化的第二保護層形成在多個圖 案化的金屬線段上的截面示意圖9是根據本發明所揭露的技術，表示在已曝露的每一個扇出的圖案化的金屬 線段的另一端的表面上形成多個圖案化的UBM層的截面示意圖；圖10是根據本發明所揭露的技術，表示多個導電組件形成在多個圖案化的UBM 層上的截面示意圖11是根據本發明所揭露的技術，表示完成封裝的單一晶片封裝結構的截面 示意圖12是根據本發明所揭露的技術，表示由多個不同功能及尺寸的晶片所構成 的系統級封裝(System-In-Package; SIP)的俯視圖13是根據本發明所揭露的技術，表示將不同尺寸及功能的晶片置放在具有 封裝體的載板上的截面示意圖14是根據本發明所揭露的技術，表示第一保護層形成在封裝體上的截面示 意圖15是根據本發明所揭露的技術，表示多個圖案化的第一保護層形成在封裝 體上的截面示意圖16是根據本發明所揭露的技術，表示金屬層形成在多個圖案化的第一保護 層上的截面示意圖17是根據本發明所揭露的技術，表示多個圖案化的金屬線段形成在多個圖 案化的第一保護層上的截面示意圖18是根據本發明所揭露的技術，表示第二保護層形成在多個圖案化的金屬 線段上的截面示意圖19是根據本發明所揭露的技術，表示多個圖案化的第二保護層形成在多個 圖案化的金屬線段上的截面示意圖20是根據本發明所揭露的技術，表示在已曝露的每一個扇出的圖案化的金 屬線段的另一端的表面上形成多個圖案化的UBM層的截面示意圖；及
圖21是根據本發明所揭露的技術，表示多個導電組件形成在多個圖案化的UBM 層上，完成封裝的多晶片封裝結構的截面示意圖。
具體實施例方式
本發明在此所探討的方向為一種晶片重新配置的封裝方法，將多個晶片重新配 置於具有封裝體的載板上，然後進行封裝的方法。為了能徹底地了解本發明，將在 下列的描述中提出詳盡的步驟及其組成。顯然地，本發明的施行並未限定晶片堆棧 的方式的普通技術人員所熟悉的特殊細節。另一方面，眾所周知的晶片形成方式以 及晶片薄化等後段工序的詳細步驟並未描述於細節中，以避免造成本發明不必要的限制。然而，對於本發明的較佳實施例，則會詳細描述如下，然而除了這些詳細描 述之外，本發明還可以廣泛地施行在其它的實施例中，且本發明的範圍不受限定， 其以之後的專利範圍為準。
在現代的半導體封裝工藝中，均是將一個己經完成前段工序(Front End Process)的晶片(wafer)先進行薄化處理(Thinning Process)，例如將晶片的 厚度研磨至2 20密耳(mil)之間；然後，進行晶片的切割(sawing process)以 形成一個個的晶片；然後，使用取放裝置(pick and place)將一個個的晶片逐一 放置於另一個載板上。很明顯地，載板上的晶片間隔區域比晶片大，因此，可以使 得這些被重新放置的晶片間具有較寬的間距，故可以將晶片上的焊墊適當的分配。
首先，是提供一晶片(未在圖中表示)且在晶片上配置有多個晶片(未在圖中表 示)，在此，每一個晶片上具有多個焊墊(未在圖中表示)。接著，參考圖1，是表 示在載板上具有封裝體的截面示意圖。在圖1中，是將一封裝體20形成在載板10 上，且在封裝體20內具有多個開口 202以曝露載板10的部份表面。在本實施中， 在載板10上形成封裝體20的步驟包括先塗布一高分子材料(未在圖中表示)在載 板10的正面上，並且使用一個具有多個凸出肋(未在圖中表示)的模具裝置(未在圖 中表示)將高分子材料壓合。
此外，在本發明的實施例中，也可以選擇使用注模方式(molding process) 將高分子材料形成在載板10上。同樣地，將具有多個凸出肋的模具裝置壓合在具 有高分子材料的載板10上，接著，再將高分子材料，例如環氧樹脂模封材料(Epoxy Molding Compound; EMC)，注入具有多個凸出肋的模具裝置與載板10的空間中， 使得高分子材料形成於載板10上。
接著，在完成高分子材料的程序後，可以選擇性地對高分子材料進行一烘烤程 序，以使高分子材料固化。再接著，進行脫模程序，將具有多個凸出肋的模具裝置 與固化後的高分子材料分離，使得在載板10的表面上具有由多個凸出肋所形成的 多個開口的封裝體20，通過這些開口，可以做為在後續工序中用以置放晶片(未在 圖中表示)的晶片置放區。
接著，使用切割刀(未在圖中表示)在封裝體20的表面上形成多條切割道210， 同樣如圖2所示。在此實施例中，每一切割道210的深度為0.5 1密耳(mil)， 而切割道210的寬度則為5至25微米。在一較佳實施例中，此切割道210可以是 相互垂直交錯，並且可以作為實際切割晶片時的參考線。
接著，同樣參考圖2，首先，是將先前的晶片(未在圖中表示)切割成多個晶片朝上；接著，使用取放裝置(未在圖中表示) 由主動面將每一個晶片30吸起並且將每一個晶片30的背面置放在己曝露的載板 10的表面上，使得封裝體20環覆於每一個晶片30的四個面；由於，每一個晶片 30的主動面上均配置有多個焊墊302，因此，取放裝置可以直接識別出每一個晶片 30其主動面上的每一個焊墊302的位置；當取放裝置要將晶片30放置於載板10 上時，可以再通過載板10上的位置，將每一個晶片30精確地放置於載板10的已 曝露的表面上。因此，當多個晶片30重新配置在載板10上時，就可以將晶片30 準確地放置於載板10上所曝露的表面上；另外，通過封裝體20上由多個開口 202 曝露的載板IO表面上所構成的晶片配置區來重新置放多個晶片30，可以通過在芯 片配置區的相對位置來提高晶片30重新配置於載板10時的準確性。
此外，在本實施例中，在每一個晶片30的背面上還包含一層黏著層40，其目 的是當每一個晶片30置放在己曝露的載板10的表面上時，可以使每一個晶片30 的背面通過黏著層40固接在已曝露的載板10的表面上，此黏著層40的材料為具 有彈性的黏著材料，例如矽橡膠(silicone rubber)、矽樹脂(silicone resin)、 彈性PU、多孔PU、丙烯酸橡膠(acrylic rubber)、晶片切割膠、熱釋放材料(thermal release material)或是膠帶(tape)。
接著，圖3及圖4是表示形成多個圖案化的第一保護層形成在封裝體上的步驟 的截面示意圖。首先，在圖3中，是先將第一保護層(未在圖中表示)覆蓋在封裝體 20以及每一個晶片30上；接著，再利用半導體工藝，形成一圖案化的光阻層(未 在圖中表示)在第一保護層上；接下來，進行蝕刻步驟，移除部份的第一保護層以 形成圖案化的第一保護層502在封裝體20上，並且曝露出每一個晶片30的主動面 上的多個焊墊302及多個開口 202以曝露出載板10的部份表面，如圖4所示。在 此實施例中，第一保護層的材料可以是錫膏(paste) 、 二階段熱固性膠材(B-stage) 或是聚醯亞胺(polyimide)。
緊接著，在確定每一個晶片30的多個焊墊302的位置之後，即可使用傳統的 重布線工序(Redistribution Layer; RDL)於每一個晶片30所曝露的多個焊墊 302上，形成多個扇出的圖案化的金屬線段602，其中每一個圖案化的金屬線段602 的一端與每一個晶片30的主動面上的多個焊墊302形成電性連接，及部份多個圖 案化的金屬線段602的另一端是以扇出方式形成在圖案化的第一保護層502上。在 此，多個扇出的圖案化的金屬線段602的形成步驟包括先形成一晶種層(seed layer)(未在圖中表示)在圖案化的第一保護層60的部份表面以及在每一個晶片30；接著，利用電鍍(electroplate)的方式，將一金屬層 60形成在晶種層上，且電性連接每一個晶片30的主動面上的多個焊墊302，如圖 5所示；接著，執行半導體工藝，將另一圖案化的光阻層(未在圖中表示)形成在金 屬層60上；然後，執行一蝕刻步驟，蝕刻部份金屬層60，以移除部份圖案化的第 一保護層上的金屬層60,以形成多個扇出的圖案化的金屬線段602;其中部份扇出 的圖案化的金屬線段602的一端電性連接每一個晶片30的主動面上的多個焊墊 302，且部份多個圖案化的金屬線段602的另一端是一向外延伸的扇出結構且覆蓋 在圖案化的第一保護層502上，如圖6所示。
接著，圖7及圖8表示多個圖案化的第二保護層形成在多個扇出的圖案化的金 屬線段上的各步驟的截面示意圖。首先，在圖7中，利用半導體工藝，先形成第二 保護層70以覆蓋在多個扇出的圖案化的金屬線段602上；接著，形成另一圖案化 的光阻層(未在圖中表示)在第二保護層70上，然後，執行蝕刻步驟，移除部份第 二保護層70以形成多個圖案化的第二保護層702，並且在對應於每一個圖案化的 金屬線段602的向每一個晶片30的主動面外側延伸的表面上形成多個開口 704以 曝露出每一個扇出的圖案化的金屬線段602的表面，如圖8所示。在此實施例中， 第二保護層的材料可以是錫膏(paste) 、 二階段熱固性膠材(B-stage)或是 polyimide。
接著，參考圖9，表示在已曝露的每一個扇出的圖案化的金屬線段的另一端的 表面上形成多個圖案化的UBM層的截面示意圖。如圖9所示，是在曝露出的每一個 扇出的圖案化的金屬線段602的另一端的表面上，以濺鍍(sputtering)的方式形成 一UBM層(未在圖中表示)；接著，利用半導體工藝，在UBM層上形成一圖案化的光 阻層(未在圖中表示)，然後，利用蝕刻步驟，移除部份UBM層，使得多條圖案化的 UBM層802形成在曝露出的每一個扇出的圖案化的金屬線段602的向晶片的外側延 伸的表面上，且與多個圖案化的金屬線段602電性連接；在本實施例中，UBM層802 的材料可以是Ti/Ni或是Ti/W。
最後，再於每一個圖案化的UBM層802上形成多個導電組件90，使得多個導 電組件90可以通過多個圖案化的UBM層與多個圖案化的金屬線段形成電性連接， 如圖10所示。在此，導電組件90可以是金屬凸塊(metal bump)或是錫球(solder ball)。接著，移除載板10之後，即可對封裝體進行最後的切割。在本實施例中， 以單一晶片做為切割單位，以形成一個完成封裝工序的晶片封裝結構，如圖ll所 示。接著，圖12是表示由多個不同功能及尺寸的晶片所構成的系統級封裝 (System-In-Package; SIP)的俯視圖。在此，這些晶片是不同尺寸及功能的晶片， 其至少包含微處理裝置(microprocessor means) 30A、存儲器裝置(memory means)30B或是存儲器控制裝置(memory controller means)30C;其中每一個晶片 30A、 30B、 30C的主動面上具有多個焊墊302A、 302B、 302C，且在每一個晶片30A、 30B、 30C的焊墊302A、 302B、 302C上形成多條金屬線段602，以串聯或是並聯的 方式電性連接相鄰的晶片30A、 30B、 30C並與導電組件90電性連接。
圖13至圖21是表示形成系統級封裝結構的各步驟流程圖。圖13是表示將不 同尺寸及功能的晶片置放在具有封裝體的載板上的示意圖。如圖13所示，同樣地， 是先在載板10上形成具有開口的封裝體20，在此每一開口的大小是對應於後續工 序中欲置放在載板10上的不同功能的晶片30A、 30B、 30C的尺寸。接著，與先前 陳述相同，是分別將具有不同功能的晶片進行切割，以形成多個具有不同尺寸及功 能的晶片30A、 30B、 30C，然後將每一個不同功能的晶片30A、 30B、 30C的主動面 朝上；接著，使用取放裝置(未在圖中顯示)由主動面分別將每一個不同功能及尺 寸的晶片30A、 30B、 30C吸起，並且將每一個不同功能的晶片30A、 30B、 30C的背 面置放在己曝露出的載板10的部份正面上；由於，每一個不同功能的晶片30A、 30B、 30C的主動面上均配置有多個焊墊302A、 302B、 302C，因此，取放裝置可以 直接識別出每一個不同功能的晶片30A、 30B、 30C其主動面上的每一個焊墊302A、 302B、 302C的位置；當取放裝置要將每一個不同功能的晶片30A、 30B、 30C放置 於載板10上時，可以再通過載板10上的位置，將每一個不同功能的晶片30A、 30B、 30C精確地放置於載板10的己曝露的表面上。因此，當多個具有不同功能的晶片 30A、 30B、 30C重新配置在載板10上時，就可以將每一個不同功能的晶片30A、 30B、 30C準確地置放在載板10上。另外，可以通過封裝體20內的多個開口所曝露的載 板10的表面，來重新置放多個不同功能的晶片30A、 30B、 30C，以提高晶片重新 配置時的準確性。
此外，在本實施例中，在每一個不同功能的晶片30A、 30B、 30C的一背面上還 包含一黏著層40，其目的是當每一個不同功能的晶片30A、 30B、 30C置放至已曝 露的載板10的表面上時，可以使每一個不同功能的晶片30A、 30B、 30C的背面固 接於已曝露的載板10的表面上。在此實施例中，黏著層40的材料為具有彈性的黏 著材料，其可以是矽橡膠(silicone rubber)、矽樹脂(silicone resin)、彈 性PU、多孔PU、丙烯酸橡膠(acrylic rubber)、晶片切割膠、熱釋放材料(thermalrelease material)或膠帶(tape)。
接著，圖14及圖15是表示形成多個圖案化的第一保護層的截面示意圖。其形 成方法包括先將第一保護層50形成在封裝體20以及每一個不同功能的晶片30A、 30B、 30C的主動面上，如圖14所示；接著，再利用半導體工藝，形成一圖案化的 光阻層(未在圖中表示)在第一保護層50上；接下來，蝕刻以移除部份第一保護層 50以形成多個圖案化的第一保護層502在封裝體20上，並且曝露出每一個不同功 能的晶片30A、 30B、 30C的主動面上的多個焊墊302A、 302B、 302C，如圖15所示。 在此，第一保護層50的材料可以是錫膏(paste) 、 二階段熱固式膠材(B-stage)或 是聚醯亞胺(polyimide)。
緊接著，在確定每一個不同功能的晶片30A、 30B、 30C的多個焊墊302A、 302B、 302C的位置之後，即可使用傳統的重布線工序(Redistribution Layer; RDL)於 每一個不同功能的晶片30A、 30B、 30C所曝露的多個焊墊302A、 302B、 302C上， 形成多個扇出的圖案化的金屬線段602，其中每一個圖案化的金屬線段602的一端 與每一個不同功能的晶片30A、 30B、 30C的主動面上的多個焊墊302A、 302B、 302C
電性連接，以及部份多個圖案化的金屬線段602的另一端是以扇出方式形成在多個 圖案化的第一保護層502上。在此，多個圖案化的金屬線段602的形成步驟包括 一晶種層(未在圖中表示)形成在多個圖案化的第一保護層502的部份表面上以及 形成在每一個不同功能的晶片30A、 30B、 30C的主動面的多個焊墊302A、 302B、 302C;電鍍一金屬層60在晶種層上；接下來，形成另一圖案化的光阻層(未在圖中 表示)在金屬層60上；蝕刻以移除部份圖案化的第一保護層502上的金屬層60， 以形成多個扇出的圖案化的金屬線段602，其中部份扇出的圖案化的金屬線段602 的一端與每一個不同功能的晶片30A、 30B、 30C的主動面的多個焊墊302A、 302B、 302C形成電性連接，且部份多個圖案化的金屬線段602的另一端為一向外延伸的 扇出結構且覆蓋在多個圖案化的第一保護層502上，如圖17所示。
接著，參考圖18及圖19是表示形成多個圖案化的第二保護層在多個扇出的圖 案化的金屬線段上的截面示意圖。其形成方法包括是利用半導體工序，將第二保 護層70以覆蓋部份圖案化的金屬線段602及部份圖案化的第一保護層502，如圖 18所示。接著，在第二保護層70上形成一圖案化的光阻層(未在圖中表示)；然後， 執行一蝕刻步驟，以移除部份第二保護層70，以形成多個圖案化的第二保護層702， 並且在對應於每一個圖案化的金屬線段602的向每一個不同功能的晶片30A、 30B、 30C的主動面外側延伸的表面上形成多個開口 704以曝露出每一個扇出的圖案化的金屬線段602的另一端的一表面，如圖19所示。在此，第二保護層的材料可以是 錫膏(paste) 、 二階段熱固性膠材(B-stage)或是聚醯亞胺(polyiraide)。
接著，圖20，是表示在曝露出的每一個扇出的圖案化的金屬線段的另一端的 表面上形成多個圖案化的UBM層的截面示意圖。如圖20所示，是在曝露出的每一 個扇出的圖案化的金屬線段602的另一端的表面上，以濺鍍(sputtering)的方式形 成一UBM層(未在圖中表示)；接著，利用半導體工藝，在UBM層上形成一圖案化的 光阻層(未在圖中表示)，然後，利用蝕刻以移除部份UBM層，以形成多條圖案化的 UBM層802在曝露出的每一個扇出的圖案化的金屬線段602的表面上，且與多個圖 案化的金屬線段602電性連接；在本實施例中，UBM層802的材料可以是Ti/Ni或 是Ti/W。
最後，再於每一個圖案化的UBM層802上形成多個導電組件90，以便作為每 一個不同功能的晶片30A、 30B、 30C對外電性連接的接點；其中，此導電組件90 可以是金屬凸塊(metal bump)或是錫球(solder ball);且可通過多個圖案化的UBM 層802與多個圖案化的金屬線段602形成電性連接，然後再將載板10移除，即可 以完成多晶片的封裝結構，如圖21所示。
雖然本發明以前述的較佳實施例揭露如上，然而其並非用以限定本發明，任何 熟悉本技術的普通技術人員，在不脫離本發明的精神和範圍內，當可作出種種等同 的改變或替換，因此本發明的專利保護範圍須視本說明書所附的本申請權利要求範 圍所界定的為準。
權利要求
1.一種晶片封裝方法，包含提供一載板，具有一上表面及一下表面；形成一封裝體在該載板的該上表面，是將具有至少一開口的該封裝體形成在該載板的該上表面之上，使得該開口曝露出該載板的部份上表面；貼附一晶片在已曝露的該載板的部份上表面，是將該晶片的一主動面朝上，且該主動面上具有多個焊墊及該晶片的一背面通過一黏著層貼附在曝露的該載板的部份上表面；形成一圖案化的第一保護層在該封裝體上且覆蓋在該晶片的該主動面上，並曝露出該晶片的該主動面上的這些焊墊；形成多個扇出的圖案化的金屬線段，這些扇出的圖案化的金屬線段的一端與該晶片的該主動面上的這些焊墊形成電性連接及部份這些扇出的圖案化的金屬線段形成在部份該圖案化的第一保護層上；形成一圖案化的第二保護層，以覆蓋該晶片的該主動面及每一該扇出的圖案化的金屬線段，並曝露出每一該扇出的圖案化的金屬線段的另一端的一表面；形成多個圖案化的UBM層在每一該圖案化的金屬線段的向外側延伸的扇出結構的該表面上，且與這些圖案化的金屬線段形成電性連接；形成多個導電組件，是將這些導電組件通過這些圖案化的UBM層與這些圖案化的金屬線段形成電性連接；及移除該載板，以形成一晶片封裝結構。
2. —種多晶片的封裝方法，包含 提供一載板，具有一上表面及一下表面；形成一封裝體在該載板的該上表面之上，是將具有多個開口的該封裝體形成在 該載板的該上表面，使得每一該開口是曝露出該載板的部份上表面；貼附多個晶片在已曝露的該載板的部份上表面，是將每一該晶片的一主動面朝 上，且該主動面上具有多個焊墊及每一該晶片的一背面通過一黏著層貼附在己曝露 的該載板的部份上表面之上；形成一圖案化的第一保護層在該封裝體上且覆蓋在每一該晶片的該主動面上， 並曝露出每一該晶片的該主動面的這些焊墊；形成多個扇出的圖案化的金屬線段，這些扇出的圖案化的金屬線段的一端與每 一該晶片的該主動面上的這些焊墊形成電性連接及部份這些扇出的圖案化的金屬 線段形成在部份該圖案化的第一保護層上；形成一圖案化的第二保護層，以覆蓋每一該晶片的該主動面及每一該扇出的圖 案化的金屬線段，並曝露出每一該扇出的圖案化的金屬線段的另一端的一表面；形成多個圖案化的UBM層在每一該圖案化的金屬線段的向外側延伸的扇出結 構的該表面上，且與這些圖案化的金屬線段形成電性連接；形成多個導電組件，是將這些導電組件通過這些圖案化的UBM層與這些圖案化 的金屬線段形成電性連接；及移除該載板，以形成一多晶片封裝結構。
3. 根據權利要求2所述的封裝方法，其特徵在於這些晶片是相同功能及尺寸 大小的晶片。
4. 根據權利要求2所述的封裝方法，其特徵在於這些晶片是不同功能及尺寸 大小的晶片。
5. 根據權利要求2所述的封裝方法，其特徵在於形成這些扇出的圖案化的金 屬線段包括形成一晶種層在該圖案化的第一保護層的部份表面及在該晶片的該主動面的 多個焊墊上；電鍍一金屬層在該晶種層上，並電性連接該晶片的該主動面的這些焊墊； 形成一圖案化的光阻層在該金屬層上；及蝕刻部份該金屬層，移除部份該圖案化的第一保護層上的金屬層，以形成這些 扇出的圖案化的金屬線段，其中這些圖案化的金屬線段的一端電性連接至每一該芯 片的該主動面的這些焊墊，且這些圖案化的金屬線段的另一端是一向外延伸的扇出 結構且覆蓋於該圖案化的第一保護層上。
6. —種晶片重新配置的封裝結構，包含一晶片，其一主動面上配置有多個焊墊及一背面具有一黏著層；一封裝體，其環覆於該晶片的四個面以曝露出該晶片的該主動面及一背面；一圖案化的第一保護層，其形成在該封裝體的一表面上且覆蓋在該晶片的該主動面上，並曝露出該晶片的這些焊墊；多個扇出的圖案化的金屬線段，其一端與該晶片的該主動面上的這些焊墊形成電性連接，其另一端則以扇出方式向外側延伸並覆蓋這些圖案化的該第一保護層；一圖案化的第二保護層，其覆蓋於這些扇出的圖案化的金屬線段上，且曝露出 這些扇出的圖案化的金屬線段的向該晶片的該主動面外側延伸的一扇出結構的部 份表面；多個圖案化的UBM層，其形成在已曝露的這些扇出的圖案化的金屬線段的向該 晶片的該主動面外側延伸的該扇出結構的該部份表面上；多個導電組件，形成在這些圖案化的UBM層上且通過這些圖案化的UBM層與這 些扇出的圖案化的金屬線段形成電性連接。
7. —種多晶片重新配置的封裝結構，包含多個晶片，其每一該晶片的一主動面上配置有多個焊墊且每一該晶片的一背面 具有一黏著層；一封裝體，其環覆於這些晶片的四個面以曝露出每一該晶片的該主動面及一背面；多個圖案化的第一保護層，其形成在該封裝體的一表面上且覆蓋在這些晶片的 該主動面上，並曝露出這些晶片的這些焊墊；多個圖案化的金屬線段，這些圖案化的金屬線段的一端與這些晶片的該主動面 上的這些焊墊形成電性連接，其另一端則以扇出方式延伸並覆蓋於這些圖案化的該 第一保護層之上；多個圖案化的第二保護層，其覆蓋於這些扇出的圖案化的金屬線段，且曝露出 這些扇出的圖案化的金屬線段的向每一該晶片的該主動面外側延伸的一扇出結構 的部份表面；多個圖案化的UBM層，其形成在己曝露的這些扇出的圖案化的金屬線段的向每 一該晶片的該主動面外側延伸的該扇出結構的該部份表面上；及多個導電組件，形成在這些圖案化的UBM層上且通過這些圖案化的UBM層與這 些扇出的圖案化的金屬線段形成電性連接。
8. 根據權利要求7所述的封裝結構，其特徵在於這些晶片是相同功能及尺寸 大小的晶片。
9. 根據權利要求7所述的封裝結構，其特徵在於這些晶片是不同功能及尺寸 大小的晶片。
10. 根據權利要求9所述的封裝結構，其特徵在於這些晶片可以是由一微處理 裝置、 一存儲器裝置及一存儲器控制裝置所組成。
全文摘要
本發明是一種晶片重新配置的封裝結構，包含一晶片；封裝體，環覆於晶片的四個面以曝露出晶片的主動面及背面；圖案化的保護層，形成在封裝體的表面上且覆蓋晶片的主動面，並曝露出晶片的多個焊墊；扇出的圖案化的金屬線段，一端與晶片的焊墊形成電性連接，另一端向外側延伸並覆蓋圖案化的第一保護層；圖案化的第二保護層，覆蓋圖案化的金屬線段，且曝露出圖案化的金屬線段的部份表面；圖案化的UBM層，形成在已曝露的圖案化的金屬線段的部份表面上；及導電組件，形成在圖案化的UBM層上，通過圖案化的UBM層與圖案化的金屬線段形成電性連接。
文檔編號H01L21/02GK101615584SQ200810125050
公開日2009年12月30日 申請日期2008年6月25日 優先權日2008年6月25日
發明者黃成棠 申請人:南茂科技股份有限公司;百慕達南茂科技股份有限公司