用於在具有多個存儲狀態的非易失性存儲單元中執行操作的設備和方法

2023-04-25 02:06:01

用於在具有多個存儲狀態的非易失性存儲單元中執行操作的設備和方法
【專利摘要】公開了用於在具有多個存儲狀態的非易失性存儲單元中執行操作的設備和方法。一種方法是用於在配置為存儲多達N+1個位的非易失性存儲單元中對N個位進行編程的方法，其中N是大於零的整數。用於編程的方法包括將N位數據編程到所述非易失性存儲單元中。用於編程的方法還包括將作為所述N位數據的邏輯函數的額外數據位編程到所述非易失性存儲單元中。所述非易失性存儲單元被配置為提供用於位存儲的2N+1個閾值電壓範圍，且根據所述邏輯函數：i)所述2N+1個閾值電壓範圍中的第一組2N個閾值電壓範圍用於存儲所述N位數據；以及ii)與所述第一組交替的剩餘的第二組2N個閾值電壓範圍未被使用。
【專利說明】用於在具有多個存儲狀態的非易失性存儲單元中執行操作 的設備和方法
[0001] 相關申請的交叉引用
[0002] 本申請要求於2013年3月13日提交的標題為"APPARATUS AND METHODS FOR CARRYING OUT OPERATIONS IN A NON-VOLATILE MEMORY CELL HAVING MULTIPLE MEMORY STATES"的美國專利申請13/799, 765和於2012年6月22日提 交的且標題為 "METHOD, DEVICE, APPARATUS, AND SYSTEMS FOR STORING DATA IN A MULTIPLE-BIT-PER-CELL(MBC)FLASH"的美國臨時專利申請61/663, 081的優先權，這兩個 專利申請通過引用全部被併入本文。

【背景技術】
[0003] 非易失性計算機存儲器是能夠在沒有能量被供應到存儲器時保留所存儲的信息 的電子存儲器。非易失性快閃記憶體使用多個存儲單元來將信息存儲為電荷。存儲單元可被配置 為例如NAND快閃記憶體或N0R快閃記憶體，其在利用大體類似的存儲單元時具有不同的內部配置且在操 作上稍微不同。
[0004] NAND快閃記憶體可被配置為所謂的單電平單元（SLC)，其中單個二進位數字（位）存儲 在包括浮柵電晶體的存儲單元中，浮柵電晶體可被配置在代表所存儲的信息的單個位的兩 個分立閾值電壓電平之一中。NAND快閃記憶體也可被配置為多電平單元（MLC)，其中兩個或更多 個位被存儲為四個或更多個分立閾值電壓電平。
[0005] 雖然今天製造的許多NAND快閃記憶體裝置被配置為在單元中存儲多個位，但依然存在 一些應用，對於這些應用而言在每個單元中的單個位存儲是有利的。為了將多個位存儲在 單元中，多個閾值電壓範圍被規定，且這些電壓範圍通常比在每單元單個位存儲器中的電 壓範圍被更緊密地間隔開。因此，每單元多個位存儲器更容易遭受由於感測噪聲、單元間幹 擾和電荷損失而導致的錯誤。此外，每單元多個位存儲器通常具有較低的持久性，該持久 性以可被成功地執行的編程和擦除（P/E)周期的數量表達。例如，每單元單個位存儲器可 允許大約100000個P/E周期，而每單元多個位存儲器只可允許大約5000個或更少的P/E 周期。
[0006] 被配置為每單元單個位或每單元多個位存儲器的NAND快閃記憶體可具有相同的基本設 計，且僅在製造的最後階段中例如通過金屬掩膜或引線鍵合操作來將存儲器配置用於每單 元單個位或每單元多個位。為每單元單個位操作配置的NAND快閃記憶體將通常具有使用相同的 製造技術實現並具有相同的矽面積的每單元多個位存儲器的存儲容量的大約一半或更少。 另一方面，每單元多個位存儲器的當前製造量遠遠超過每單元單個位存儲器，且基於每位 價格的每單元單個位存儲器的成本明顯高於每單元多個位存儲器的成本。


【發明內容】

[0007] 根據本發明的一個方面，提供了用於在配置為存儲多達N+1個位的非易失性存儲 單元中對N個位進行編程的方法，其中N是大於零的整數。該方法包括將N位數據編程到 所述非易失性存儲單元中。該方法還包括將作為所述N位數據的邏輯函數的額外數據位編 程到所述非易失性存儲單元中。所述非易失性存儲單元被配置為提供用於位存儲的2N+1個 閾值電壓範圍，且根據所述邏輯函數：i)所述2 N+1個閾值電壓範圍中的第一組2Nf閾值電 壓範圍用於存儲所述N位數據；以及ii)與所述第一組交替的剩餘的第二組2 N個閾值電壓 範圍未被使用。
[0008] 根據本發明的另一方面，提供了包括多個非易失性存儲單元的存儲器裝置。非易 失性存儲單元的每個非易失性存儲單元被配置為提供用於位存儲的2 N+1個閾值電壓範圍， 其中N是大於零的整數。所述2N+1個閾值電壓範圍包括擦除電壓範圍和多個編程電壓範 圍。所述多個編程電壓範圍包括與所述擦除電壓範圍相鄰的第一編程電壓範圍和多個較高 的編程電壓範圍。所述非易失性存儲單元被配置為存儲多達N+1個位，且存儲器裝置被配 置為：a)將N位數據編程到所述非易失性存儲單元中；以及b)將作為所述N位數據的邏輯 函數的額外數據位編程到所述非易失性存儲單元中。根據邏輯函數：i)所述2 N+1個閾值電 壓範圍中的第一組2Nf閾值電壓範圍用於存儲所述N位數據；以及ii)與所述第一組交替 的剩餘的第二組2 N個閾值電壓範圍未被使用。
[0009] 根據本發明的另一方面，提供了在具有多個非易失性存儲單元的存儲器裝置中執 行的方法。非易失性存儲單元中的每個非易失性存儲單元具有由包括擦除電壓範圍、第一 編程電壓範圍、第二編程電壓範圍和第三編程電壓範圍的各個閾值電壓範圍定義的多個存 儲狀態。第一編程電壓範圍相鄰於擦除電壓範圍，且第二編程電壓範圍在第一編程電壓範 圍和第三編程電壓範圍之間。當在兩位存儲模式中操作所述非易失性存儲單元時，通過執 行第一階段編程以編程兩位數據中的第一位並執行第二階段編程以編程兩位數據中的第 二位來存儲兩位數據。當在一位存儲模式中操作所述非易失性存儲單元時，通過下列操作 來存儲單個數據位：如果所述單個數據位是數據"1"，則以升高單元閾值電壓兩次以達到 所述第二編程電壓範圍的方式執行所述第一階段編程和第二階段編程，且如果所述單個數 據位是數據"0"，則將所述單元閾值電壓保持在所述擦除電壓範圍。
[0010] 根據本發明的另一方面，提供了在包括非易失性存儲器裝置的系統中執行的方 法。該方法包括從所述非易失性存儲器裝置的非易失性存儲單元順序地讀取N位中間讀數 據，其中N是大於1的整數。該方法還包括向邏輯電路的N個輸入端提供N位中間讀數據。 該方法還包括從邏輯電路的N-1個輸出端輸出N-1位最終讀數據。
[0011] 根據本發明的另一方面，提供了包括存儲器裝置的系統。存儲器裝置包括多個非 易失性存儲單元。存儲器裝置被配置為從至少一個非易失性存儲單元順序地讀取N位中間 讀數據，其中N是大於1的整數。該系統還包括外部控制器，其包括邏輯電路。外部控制器 配置成從存儲器裝置接收N位中間讀數據，並向邏輯電路的N個輸入端提供N位中間讀數 據。外部控制器還配置成從邏輯電路的N-1個輸出端輸出N-1位最終讀數據。
[0012] 根據本發明的另一方面，提供了存儲器裝置。存儲器裝置包括存儲陣列，其包括多 個非易失性存儲單元。存儲器裝置還包括通信地耦合到存儲陣列的邏輯電路。存儲器裝置 配置成從至少一個非易失性存儲單元順序地讀取N位中間讀數據，其中N是大於1的整數。 存儲器裝置還配置成向邏輯電路的N個輸入端輸入N位中間讀數據，並從邏輯電路的N-1 個輸出端輸出N-1位最終讀數據。
[0013] 根據本發明的另一方面，提供了用於將輸入數據存儲在具有多個存儲狀態的非易 失性存儲單元中的方法，所述多個存儲狀態提供用於存儲多於一位數據的單元容量，所述 多個存儲狀態由包括擦除電壓範圍和多個編程電壓範圍的各個閾值電壓範圍定義。該方法 涉及接收具有小於單元容量的至少一位的輸入數據，根據輸入數據使用小於單元容量的至 少一位來編程存儲單元，使得至少一個額外的位不用於存儲輸入數據。該方法還涉及對輸 入數據執行邏輯函數以生成恢復數據，恢復數據可操作來使兩個相鄰定位的編程電壓範圍 與單個存儲狀態相關聯，以及將恢復數據編程到至少一個額外的位中。
[0014] 根據本發明的另一方面，提供了存儲器設備。設備包括多個非易失性存儲單元，每 個非易失性存儲單元具有提供用於存儲多於一位數據的單元容量的多個存儲狀態，所述多 個存儲狀態由包括擦除電壓範圍和多個編程電壓範圍的各個閾值電壓範圍定義。存儲器配 置成通過根據所述輸入數據使用小於所述單元容量的至少一位來編程所述存儲單元，來存 儲具有小於所述單元容量的至少一位的輸入數據，使得至少一個額外的位不用於存儲所述 輸入數據。存儲器還包括邏輯電路，其被配置為對所述輸入數據執行邏輯函數以生成恢復 數據，所述恢復數據能夠操作來使兩個相鄰定位的編程電壓範圍與單個存儲狀態相關聯， 所述恢復數據被編程到所述至少一個額外的位中。
[0015] 當結合附圖閱讀本發明的特定實施方式的下面的描述時，本發明的其它方面和特 徵將對本領域中的普通技術人員變得明顯。

【專利附圖】

【附圖說明】
[0016] 現在將作為例子參考附圖：
[0017] 圖1是非易失性存儲單元的示意圖；
[0018] 圖2是包含圖1所示的存儲單元的存儲塊的示意圖；
[0019] 圖3是包含圖2所示的存儲塊的存儲器裝置的方框圖；
[0020] 圖4是包含圖3的存儲器裝置的系統的方框圖；
[0021] 圖5是基於閾值電壓的存儲單元的數量的分布的圖形描述；
[0022] 圖6是基於閾值電壓的存儲單元的數量的分布的另一圖形描述；
[0023] 圖7是根據示例的用於編程和讀取存儲單元的過程流程圖；
[0024] 圖8是針對圖7所示的過程示例的基於閾值電壓的存儲單元的數量的分布的圖形 描述；
[0025] 圖9是根據本發明的實施方式的用於編程存儲單元的過程流程圖；
[0026] 圖10是針對圖9所示的過程實施方式的基於閾值電壓的存儲單元的數量的分布 的圖形描述；
[0027] 圖11是針對圖9所示的過程實施方式的基於閾值電壓的存儲單元的數量的分布 的另一圖形描述；
[0028] 圖12是用於讀取根據圖9的過程存儲在存儲單元中的數據的過程流程圖；
[0029] 圖13是用於實現根據圖9的過程的可選實施方式的電壓範圍的圖形描述；
[0030] 圖14是用於實現根據圖9的過程的可選實施方式的電壓範圍的另一圖形描述；
[0031] 圖15是用於讀取根據圖13和14的可選實施方式存儲在存儲單元中的數據的過 程；
[0032] 圖16是用於將三位數據存儲在單個存儲單元中的電壓範圍的圖形描述；
[0033] 圖17是用於讀取根據圖16的實施方式存儲的兩位數據的真值表；
[0034] 圖18是用於實現圖17的真值表的組合邏輯電路實施方式的示意圖；
[0035] 圖19是用於根據圖17的本發明的實施方式將數據存儲在存儲單元中的真值表；
[0036] 圖20是用於實現圖19的真值表的組合邏輯電路實施方式的示意圖；
[0037] 圖21是用於根據圖16-20所示的實施方式將數據存儲在存儲單元中的編程過程 的流程圖；
[0038] 圖22是用於根據圖16-20所示的實施方式從存儲單元讀取數據的過程的流程 圖；
[0039] 圖23是根據本發明的另一實施方式用於從存儲單元讀取數據的過程；以及
[0040] 圖24是根據圖23的實施方式用於存儲兩位數據的電壓範圍的圖形描述。

【具體實施方式】
[0041] 參考圖1，在100概括性地示出非易失性存儲單元的例子。存儲單元100包括p型 襯底102,該p型襯底102具有源極104、漏極106和穿過襯底在源極和漏極之間延伸的溝 道108。存儲單元100還包括控制柵極110和浮動柵極112。浮動柵極112布置在控制柵 極110和襯底102之間，並被氧化物層114和116隔離。
[0042] 為了配置存儲單元100,相對高的電壓被施加到控制柵極110,同時將源極104和 漏極106保持在地電位處。這個操作（被稱為"編程"）使溝道108中的電荷載子隧穿氧化 物層116並被俘獲在浮動柵極112上，從而建立由於隔離氧化物層114和116而被維持很 長時間的電荷。
[0043] 讀取存儲單元100涉及將較低的讀電壓施加到控制柵極110。在浮動柵極112上 的電荷部分地抵消由讀電壓引起的電場，且浮動柵極112的電荷狀態可通過在讀電壓所 建立的條件下檢測電流是否流經溝道來測試溝道108的傳導性來確定。浮動柵極112上的 電荷通常與單元閾值電壓V t相關聯，且如果Vt小於Vri，則溝道108應傳導電流。然而如果 單元閾值電壓V t大於V#則溝道108將不傳導電流。溝道傳導可由感測放大器（未示出） 檢測，該感測放大器還可包括用於鎖存從存儲單元100讀取的數據的邏輯電路。
[0044] 為了將單個二進位數字（位）存儲在存儲單元100中，浮動柵極112被充電以實 現閾值電壓差（閾值電壓V t)，其取決於從控制柵極110到浮動柵極112和從浮動柵極112 到溝道108的電容。當浮動柵極112未被充電時，閾值電壓V t將通常是負的，其對應於是 兩個規定閾值電壓範圍中的第一個的擦除電壓範圍，並通常被分配給數據"1"。通過在存儲 單元上執行編程操作，存儲單元100可被配置為落在編程電壓範圍內的閾值電壓v t，該編程 電壓範圍為兩個規定閾值電壓範圍中的第二個。編程操作通常涉及將編程電壓v_施加到 控制柵極110,而將襯底102、源極104和漏極106保持在地電位處，同時如上所述通過測試 溝道108的傳導性來定期地檢測在浮動柵極112上的積聚的電荷。編程因此涉及連續的充 電周期，並且每個充電周期後面是感測周期。當在浮動柵極112上的積聚的電荷落在被分 配到期望數據狀態（例如數據"〇"）的規定編程電壓範圍內時，編程被停止。
[0045] 通常，將存儲單元100配置在擦除狀態中發生在作用於多個存儲單元上的擦除操 作中，其將每個單元重置到數據" 1"。因此，當輸入數據" 1"被接收以用於存儲在存儲單元 100中時，閾值電壓Vt應在擦除電壓範圍內，而當輸入數據"0"被接收到時，單元被編程以 將閾值電壓vt移動到編程電壓範圍中。當期望將輸入數據"1"存儲在已經被編程（即，數 據"〇"）的存儲單元100中時，單元連同多個其它存儲單元必須首先在擦除操作中被擦除。
[0046] 在圖1中的120處示出表示存儲單元的示意性符號。也可實現具有氮化矽或矽納 米晶體電荷陷阱的存儲單元的可選配置來代替圖1所示的浮柵存儲單元1〇〇。
[0047] 在一個例子中，存儲單元可連接在串中以形成存儲塊，其一部分在圖2中的200處 被示出。存儲塊200包括在NAND串202中將源極串聯連接到漏極的多個存儲單元100 (在 本例中是32個存儲單元）。存儲塊200包括地選擇電晶體204,其具有連接到公共源極線 220 (CSL)的源極和連接到NAND串202中的第一存儲單元206的源極的漏極。存儲塊200 還包括串選擇電晶體208,其具有連接到位線222 (BL。）的漏極和連接到NAND串202中的第 一存儲單元210的漏極的源極。NAND串202中的每個存儲單元具有連接到單元的控制柵 極的字線（WL)。地選擇電晶體204的控制柵極連接到地選擇線224 (GSL)，且串選擇電晶體 208的控制柵極連接到串選擇線226 (SSL)。
[0048] 在所示例子中，存儲塊200包括具有位線228 (BQ)並與NAND串202共享相應的 字線WL0-WL31的第二NAND串212。地選擇線224和串選擇線226也與NAND串202共享。 存儲塊200將通常包括用於實現期望字節長度的多個NAND串。在圖2中，另外的NAND串 214和216被示為連接到相應的位線BLm和BL jt)也可包括額外的NAND串以用於錯誤管理 功能，例如存儲由用於校正在例如讀數據中的錯誤的ECC引擎使用的糾錯碼（ECC)。可通過 將串選擇信號施加到串選擇線226並通過將適當的電壓施加到地選擇線224、字線和位線 BU-Bh來寫入數據的字節或字或從存儲器的頁面讀取數據的字節或字，如上面結合圖1所 示的存儲單元100描述的。
[0049] 在存儲塊200中的連接到公共字線的存儲單元100通常被稱為存儲器的"頁面"， 且存儲塊200將因此包括存儲器的32個頁面。在所示例子中，存儲塊200是j個字節寬乘 32個頁面。將數據編程到存儲塊200和從存儲塊200讀取數據在頁面範圍基礎上發生，而 存儲單元的擦除通常在塊範圍基礎上發生，即，塊中的所有單元在塊範圍擦除操作中被一 起擦除。部分塊擦除也是可能的，如在標題為"Partial Block Erase Architecture for Flash Memory"的Kim的美國專利號7, 804, 718中所公開的。
[0050] 在其它例子中，存儲單元100可包含在與例如如圖2所示的NAND串配置不同的存 儲器配置中。例如，如在圖1中的100處概括性地示出的多個存儲單元也可配置成提供N0R 快閃記憶體或存儲器的其它配置。
[0051] 參考圖3,在300示意性示出了存儲器裝置。存儲器裝置300包括布置在存儲陣列 302中的多個存儲塊200。存儲器裝置300還包括具有輸入/輸出接口 306的控制器304， 輸入/輸出接口 306提供在存儲器和在圖4中示出的系統311的外部控制器309之間的接 口功能。外部控制器可以是用於控制存儲器裝置300的操作的任何適當的裝置，例如存儲 器控制器或處理器。
[0052] 再次參考圖3,存儲器裝置300還包括在控制器304和存儲陣列302之間的互連 308。互連308可包括用於在陣列302中的存儲塊200和控制器304 (例如行解碼器、字線、 位線、列解碼器、頁面緩衝器和感測放大器）之間進行互連的多個常規存儲器元件。控制器 304控制存儲器裝置300的功能，例如執行在輸入/輸出端306上接收的命令、將在輸入/ 輸出端處接收的數據編程到存儲陣列302、從存儲陣列302讀取數據、將數據提供到輸入/ 輸出端306以及從存儲塊200擦除數據。
[0053] 當存儲單元被編程時，閾值電壓Vt可具有在編程電壓範圍內的一系列值中的任一 個。因此，在存儲塊200和存儲器裝置300內的在同一電壓範圍中編程的不同存儲單元100 之間將存在閾值電壓V t的變化。參考圖5,在350處用圖形示出存儲器（例如存儲器裝置 300)的基於閾值電壓Vt的存儲單元100的數量的分布。在每個存儲塊200中，存儲單元 100中的一些將處於擦除狀態中，並由於在浮動柵極112上的殘留電荷的小差異，相應的閾 值電壓V t分布在擦除電壓範圍352上。
[0054] 在這種情況下，擦除電壓範圍352包括在範圍的電壓下限（Vel)和範圍的電壓上限 (VJ之間的閾值電壓V t。在統計上，在擦除狀態中的較大數量的存儲單元100會具有朝著 擦除電壓範圍352的中心的閾值電壓Vt，因而形成圖5所示的分布。在這種情況下，擦除電 壓範圍352包括在V el和Veh之間的負電壓，且具有在這個範圍內的閾值電壓的單元被用來 表示數據"1"。
[0055] 在編程期間，通過使負電荷積聚在浮動柵極112上來從擦除電壓範圍352內增加 存儲單元的閾值電壓V t，直到閾值電壓在編程電壓範圍354內為止。編程電壓範圍354包 括在範圍的電壓下限（Vpl)和範圍的電壓上限（V ph)之間的閾值電壓Vt。在這種情況下，編 程電壓範圍包括在Vpl和V ph之間的正電壓，且在這個範圍內的閾值電壓Vt被用來表示數據 "0"。
[0056] 讀取存儲單元的存儲狀態通常涉及施加在Veh和Vpl之間的讀電壓V ri以及測試溝 道傳導。對於圖5所示的情況，這可涉及將0伏的讀電壓Vri施加到位線並將0伏的電壓施 加到正被讀取的頁面的字線。電壓也被施加到NAND串（圖2中的202、212、214、216)中的 其它存儲單元100的所有字線以使這些存儲單元的溝道傳導。如果在這些條件下NAND串 傳導，則正被讀取的存儲單元具有在擦除電壓範圍352內的閾值電壓V t，且該單元因此在已 擦除狀態中以及數據" 1"被讀取。如果AND串不傳導，則正被讀取的單元具有在編程電壓 範圍354內的閾值電壓Vt，且單元因此在編程狀態中（即，數據"0"被讀取）。對於只為兩 個存儲狀態配置的存儲單元，在電壓範圍352和354之間的間隔相對大，並提供相應地寬的 讀餘量用於存儲單元的可靠讀取，即使特定單元的閾值電壓漂移到電壓範圍352和354的 外部。
[0057] 電壓範圍352和354的上限和下限通常被選擇為在將存儲單元編程和擦除所花費 的時間和單元中的數據存儲的餘量之間的折衷。雖然在電壓範圍352和354之間的較大間 隔潛在地提供提高的餘量用於更可靠的存儲，但將存儲單元編程和擦除所花費的時間增加 了，因為在浮動柵極112上的電荷的較大積聚是較大的間隔所需的。回來參考圖3,存儲器 裝置300的控制器304包括用於配置電壓範圍352和354的一組閾值電壓範圍310。這組 閾值電壓範圍310可包括存儲在控制器的存儲器區域中的V 6l、V6h、Vpl和Vph的值，存儲器區 域用於存儲操作算法和/或配置參數。可選地，可以通過例如金屬掩膜或引線鍵合在製造 期間在控制器304中硬編碼電壓範圍310。用於編程存儲單元100的電壓範圍352和354 因此可沿著V t軸移動和/或變寬或變窄，或者在製造時的配置步驟中，或者通過將配置存 儲在控制器304的代碼存儲設備中。
[0058] 如圖5所示的電壓範圍352和354的配置實現單個位在每個存儲單元中的存儲。 存儲器裝置300可以可選地配置成在每個存儲單元中實現多個存儲狀態，因而實現在每個 單元中的數據的多個位的存儲。通過將存儲單元的浮動柵極112編程到在多個編程電壓範 圍之一內的閾值電壓Vt來提供多個存儲狀態。多個編程電壓範圍可由存儲在控制器304中 的一組閾值電壓範圍310規定。
[0059] 參考圖6,在380處用圖形示出了用於將兩位數據存儲在每個存儲單元中的基於 閾值電壓V t的單元的數量的分布。每個單元的閾值電壓Vt落在多個編程電壓範圍384和 擦除電壓範圍382中的一個內。多個編程電壓範圍384包括相鄰於擦除電壓範圍382的第 一編程電壓範圍386和兩個更高的編程電壓範圍388和390。電壓範圍382、386、388和390 代表四個可能的存儲狀態，其中單元可被編程以存儲兩位數據。可以使用幾種不同的編碼 方案將四個存儲狀態分配到四個可能的數據位組合"11"、"1〇"、"〇1"和"〇〇"。在圖6中示 出一個可能的編碼方案，其中擦除電壓範圍與數據"11"相關聯，第一編程電壓範圍386與 數據"10"相關聯，且較高的編程電壓範圍388和390分別與數據"01"和"00"相關聯。可 選的編碼方案可不同地分配多個編程電壓範圍384,同時仍然將擦除電壓範圍382分配給 數據" 11"。每個存儲單元可因此用於存儲數據的下頁面位和數據的上頁面位。
[0060] 在存儲器設備（例如存儲器裝置300)中，存儲單元100通常具有在擦除電壓範 圍382內的初始電壓閾值V t。此外，本領域中的技術人員將認識到，對於非易失性存儲單元 (例如NAND型存儲單元或N0R型存儲單元），可通過離子注入來調節初始電壓閾值V t。NAND 和N0R存儲單元都具有存儲電子的浮動柵極。浮動柵極的空（即，無電子）的單元狀態一 般被設置為擦除狀態。類似地，相應於浮動柵極中的電子的單元狀態是編程狀態。由於在 NAND和N0R存儲器中的單元結構，已擦除單元的V t在NAND存儲單元中是負的而在N0R存 儲單元中是正的。再次，已擦除單元Vt可通過離子注入被調節為負的或正的。
[0061] 仍然參考圖6,對數據的最低有效位進行編程涉及對浮動柵極112充電以將單元 的閾值電壓配置在第一編程電壓範圍386中，使得最低有效位從"1"改變到"0"。為了對較 高階的位進行編程，如果存儲單元被配置在擦除電壓範圍382中，則浮動柵極112被充電以 將單元閾值電壓V t配置在編程電壓範圍388內。如果單元已經被配置在第一編程電壓範 圍386中，則浮動柵極112被充電以將單元電壓配置在較高編程電壓範圍390中。
[0062] 可通過將一系列讀電壓Vri施加到存儲單元的位線來讀取根據圖6所示的編碼方 案存儲在存儲單元中的數據，如之前在本文中所描述的。對於圖6所示的編碼方案，讀取較 高階的位需要僅僅單個讀電壓％的施加，如果溝道傳導，則指示存儲單元被配置在第一編 程電壓範圍386或擦除電壓範圍382內。在這種情況下，較高階的位被讀作數據"1"。
[0063] 讀取最低有效位需要讀電壓％、Vi和V2的施加，如果溝道傳導在電壓％處出現，則 存儲單元被配置為在第一編程電壓範圍386或擦除電壓範圍382內的閾值電壓V t，並且需 要以電壓％進行進一步讀取來確定最低有效位。如果溝道在讀電壓％處傳導，則存儲單元 被配置在擦除電壓範圍382內，且最低有效數據位是"1"。如果溝道傳導不在電壓％處出 現，則存儲單元被配置為在兩個較高編程電壓範圍388或390中的任一個內的閾值電壓V t， 且需要以電壓V2進行進一步讀取來確定最低有效位。如果溝道在V2處傳導，則存儲單元被 配置在編程電壓範圍388內，且最低有效數據位被讀作數據"1"。讀取最低有效位因此需要 在電壓'和V 2的每個處測試溝道傳導。
[0064] 可為存儲器裝置300 (在圖3中示出）中的僅僅特定的存儲塊200或為存儲器中 的所有存儲塊實現用於存儲數據的多個位的圖6所示的電壓範圍配置。存儲單元100和存 儲塊200的物理配置可以是實質上類似的，而不論是存儲數據的單個位還是多個位。可通 過控制器304中的變化（例如通過改變這組閾值電壓範圍310並通過改變與讀操作實現相 關的算法）來實現該配置。
[0065] 在圖7中的400處概括性地示出了用於根據實施例對存儲單元進行編程和讀取的 過程流程圖。用於根據該實施例對存儲單元進行編程的電壓範圍在圖8中的430處概括性 地示出並包括擦除電壓閾值432和多個編程電壓範圍434。多個編程電壓範圍434包括相 鄰於擦除電壓範圍的第一編程電壓範圍436和多個較高的編程電壓範圍438和440。在圖 8中規定的電壓範圍大體對應於在圖6中示出的電壓範圍，且存儲單元因此具有用於存儲 兩位數據的已配置容量。用於將四個存儲狀態分配給可能的數據位組合的編碼方案也大體 對應於圖6中所示的編碼方案。第一編程電壓範圍436與編程存儲單元中的最低有效位相 關聯，而多個較高的編程電壓範圍438和440與編程存儲單元中的較高階的位相關聯。 [0066] 過程400在塊402開始，其中存儲單元處於擦除狀態。過程400在塊404繼續，這 時存儲單元接收到用於在單元中編程的輸入數據。在存儲單元的容量是兩位數據的這個示 例實施例中，輸入數據包括單個數據位。過程400然後在塊406繼續，其中輸入數據的單個 位被編程到上頁面中。因此，如果輸入數據是" 1"，則存儲單元的閾值電壓Vt保持在擦除電 壓範圍432中。然而，如果輸入數據是"0"，則存儲單元的閾值電壓V t移動到編程電壓範圍 438中，如圖8中的箭頭442所指示的。第一編程電壓範圍436因此保持未被使用，且存儲 在存儲單元中的輸入數據由在擦除電壓範圍432或編程電壓範圍438中的存儲單元的配置 來指示。在本例中，編程電壓範圍440也保持未被使用。
[0067] 輸入數據的單個位被存儲在處於編程電壓範圍438中的存儲單元中。這提供在用 於存儲輸入數據的單個位的電壓範圍432和438之間的較大間隔。此外，因為編程電壓範 圍440也沒有被使用，因此存儲單元的編程時間也減小了，這是因為在浮動柵極112上的電 荷只需要向上移動到中間編程電壓範圍438而不到較高的編程電壓範圍440。由於浮動柵 極112的充電，編程較高的編程電壓範圍440與在存儲單元上的較大應力相關，且避免這個 電壓範圍的使用潛在地增加了存儲單元在不可靠的存儲變成問題之前可經受的編程周期 的數量。
[0068] 再次參考圖7,現在描述過程400的讀取過程。讀取過程通常涉及將一系列讀電壓 施加到存儲單元的相應位線。在塊452,通過施加單個讀電壓 ' 來讀取上頁面，如果溝 道傳導，則指示存儲單元具有被配置在擦除電壓範圍438或第一編程電壓範圍436內的閾 值電壓Vt。因為第一編程電壓範圍436未被使用，在電壓Vi處（或在％和Vi之間的某個 地方的可選電壓處，如果MLC快閃記憶體裝置將被如此定製）的單次讀取應在技術上足以區分開 在擦除電壓範圍432和編程電壓範圍438內的已配置閾值電壓V t。然而，在一些例子中，例 如當過程400在標準MLC快閃記憶體裝置中實現而沒有與內部裝置操作有關的某些讀取定製時， 讀取過程在塊454繼續，其中如上面結合圖6所述的通過施加讀電壓'和V 2來讀取下 頁面，用於讀取存儲在單元中的數據的最低有效位。
[0069] 讀取過程然後在塊456繼續，其中確定來自存儲單元的中間讀數據是否是數據 "11"，在這種情況下，在塊458,單元被確定為明確地被配置在擦除電壓範圍432中，且輸出 數據（最終讀數據）因此是數據"1"。然而如果在塊456來自存儲單元的中間讀數據是數 據"10"、"01"或"00"（S卩，不是數據"11"），則在塊460,單元的輸出數據（最終讀數據） 的單個位被確定為"0"。
[0070] 通常，擦除電壓範圍432比多個編程電壓範圍434寬。此外，因為擦除狀態相應 於在存儲單元的浮動柵極112上不具有電荷，因此電荷洩漏不再是個問題，且在擦除電壓 範圍432中的閾值電壓V t不太可能漂移，因而提供了在擦除狀態中的單元的提高的讀取餘 量。這就是說，本領域中的技術人員將認識到，已擦除的單元可由於在相鄰單元中的編程幹 擾而得到電子；然而在任何情況下都有在擦除電壓範圍432內的單元電壓V t漂移或被幹擾 的相應地較低的概率。雖然根據過程400用於將單個位存儲在存儲單元中的編程時間小於 圖6的兩位存儲情況，但讀取時間保持相同。
[0071] 可以預期到在過程400中的另外變化。例如，所示塊的順序不需要必須確切地如 所示的（更一般地，對於下文討論的任何流程圖，關於所示塊的順序的相同陳述都適用）。 例如設想下頁面的讀取（塊454)可出現在上頁面的讀取（塊452)之前。
[0072] 作為另外變化的另一例子，即使在具有如前面描述的讀取定製的MLC快閃記憶體裝置 中，可能存在其中裝置仍然讀取下頁面的情況，例如在單元的閾值電壓V t漂移到 ' 之下的 情況下。在這樣的實例中，塊454因此便於確定單元的最初編程的閾值電壓Vt是否已經漂 移到 ' 之下或V2之上。由於隨著時間的過去在存儲單元的浮動柵極112上的電荷洩漏，在 單元的閾值電壓V t中的漂移可能出現。此外，當存儲塊200(在圖2中示出）的存儲單元 被讀取時，在NAND串202中的未選擇的單元被配置成傳導，這可引起在這些單元的浮動柵 極112上的所存儲的電荷中的小變化。由於來自正被編程的相鄰單元的電容耦合，被稱為 讀取幹擾的這個效應也可引起在存儲單元的閾值電壓V t中的變化。
[0073] 如上面提到的，例如在圖2中示出的NAND存儲塊可以以頁面進行布置，每個頁面 可通過相應的字線來尋址。當每存儲單元存儲多個位時，通常使用術語"下頁面"和"上頁 面"。這些頁面中的每一個可被視為用於存儲數據的單獨存儲位置，即使這些頁面存儲在相 同物理單元中。存儲器裝置300的控制器304可配置為提供對上頁面和下頁面的訪問，以 用於編程和讀取操作，這允許用戶訪問這些頁面，通常好像它們是存儲器的物理頁面一樣。
[0074] 參考圖9,在500處概括性地示出根據本發明的實施方式的用於編程存儲單元的 過程流程圖。根據本發明的實施方式的用於編程存儲單元的電壓範圍在圖10中的530處 概括性地示出，並包括擦除電壓範圍532和多個編程電壓範圍534。編程電壓範圍534包括 相鄰於擦除電壓範圍532的第一編程電壓範圍536和多個較高的編程電壓範圍538和540。 在這個實施方式中的存儲單元也具有用於存儲兩位數據的已配置容量。電壓範圍538和 540的編碼與圖8所示的例子相反。較高的編程電壓範圍538和540然而仍然與存儲單元 中的上頁面編程相關聯。
[0075] 過程500在塊502開始，其中存儲單元處於擦除狀態。過程在塊504繼續，存儲單 元接收輸入數據，其在本例中是具有兩位容量的單元的單個位。過程接著在塊506繼續，其 中第一階段編程發生。更具體地，輸入數據的單個位被編程到下頁面中。參考圖10,如果 輸入數據是" 1"，則存儲單元的閾值電壓Vt保持在擦除電壓範圍532內，而如果輸入數據是 "〇"，則閾值電壓V t移動到第一編程電壓範圍536中。
[0076] 再次參考圖9,過程然後在塊508繼續，其中第二階段編程出現。更具體地，額外數 據位然後被編程到上頁面中。額外數據位是輸入數據的所述單個位的邏輯函數。特別是， 該邏輯函數對於本例是額外數據位等於數據的所述單個位。
[0077] 參考圖11，如果輸入數據是"1"，則存儲單元的閾值電壓Vt保持在擦除電壓範圍 532內。然而，如果輸入數據是"0"，則在塊506之後閾值電壓V t將在第一編程電壓範圍536 內。在這種情況下，閾值電壓Vt然後向上移動到編程電壓範圍538中。上頁面和下頁面因 此都根據輸入數據的相同的單個位被編程，且電壓範圍532和538用於存儲輸入數據的單 個位。電壓範圍536和540保持未被使用。
[0078] 在這個實施方式中，需要由圖10和圖11表示的兩個連續編程步驟，且編程將因此 相應地比對圖6-7中所示的第一例子慢。然而，因為最高編程電壓範圍540保持未被使用， 因此與圖6所示的多位存儲的例子相比，仍然有在編程時間上的減小。
[0079] 參考圖12,在550處概括性地示出了用於讀取存儲在根據過程500編程的存儲單 元中的數據的過程。在塊552,通過施加單個讀電壓％來讀取上頁面，如果溝道傳導，則指 示存儲單元具有配置在擦除電壓範圍538或第一編程電壓範圍536內的閾值電壓V t。過程 550在塊554繼續，其中也通過施加讀電壓Vc^PV2來讀取下頁面。對於在圖10和11中示 出的編碼方案，不是必須在電壓 ' 處讀取，因為第一編程電壓範圍536和較高的編程電壓 範圍538都具有"0"的已分配的最低有效位；然而如果過程550在沒有與內部裝置操作有 關的某些讀取定製的標準MLC快閃記憶體裝置中實現，則預期這樣的MLC快閃記憶體裝置將在所有電壓 %、'和V 2處自動讀取以得到下頁面數據。排除上文提到的對標準MLC快閃記憶體裝置的考慮，在 V2處的讀取應足以明確地確定存儲在單元中的數據是否具有"0"的最低有效位（編程電壓 範圍536或538)或"1"（編程電壓範圍540)，且因此在電壓 ' 處的讀取在所有實例中是 不必要的。
[0080] 過程550然後在塊556繼續，其中確定來自存儲單元的中間讀數據是否是數據 " 11"，在這種情況下，在塊558,單元明確地被確定為被配置在擦除電壓範圍532中，且最終 讀數據因此是數據"1"。然而如果在塊556,來自存儲單元的中間讀數據是數據"10"、"00" 或"01"（即，不是數據"11"），則在塊560,單元的輸出數據（最終讀數據）的單個位被確 定為"0"。
[0081] 與在圖9中相同的過程500也可用於根據本發明的另一實施方式編程存儲單元。 在圖13中的600和圖14中的620處示出這個實施方式的電壓範圍。參考圖13,擦除電壓 範圍602大體相應於圖9中的擦除電壓範圍532。然而，在這個實施方式中，為了下頁面編 程的目的來定義臨時編程電壓範圍604。臨時編程電壓範圍604比本文之前描述的編程電 壓範圍寬，並可由於所允許的閾值電壓V t的較大範圍而相對快地被編程。根據本發明的這 個實施方式的存儲單元的上頁面編程的一組電壓範圍在圖14中示出並包括多個編程電壓 範圍606。多個編程電壓範圍606包括與擦除電壓範圍602相鄰的第一編程電壓範圍608 和多個較高的編程電壓範圍610和612。
[0082] 回來參考圖9,在過程500的塊506,如果數據是" 1"，則存儲單元的閾值電壓Vt保 持在圖13所示的擦除電壓範圍602內。如果輸入數據是"0"，則閾值電壓V t移動到臨時編 程電壓範圍604內。過程500在塊508繼續，其中輸入數據的單個位接著被編程到上頁面 內。再次參考圖14,如果輸入數據是"1"，則存儲單元的閾值電壓V t保持在擦除電壓範圍 602內。然而如果輸入數據是"0"，則在塊506之後閾值電壓Vt將在臨時編程電壓範圍604 內，且閾值電壓V t然後向上移動到較高的編程電壓範圍610中。就像以前一樣，第一編程 電壓範圍608和較高的編程電壓範圍612未被使用。下頁面和上頁面都根據輸入數據的相 同的單個位被編程，且電壓範圍602和610用於存儲輸入數據的單個位。
[0083] 參考圖15,在630處概括性地示出了根據這個實施方式用於讀取存儲在存儲單元 中的數據的過程。在塊632,通過施加讀電壓V2來讀取上頁面，如果溝道傳導，則指示存儲 單元具有被配置在擦除電壓範圍602、第一編程電壓範圍608或編程電壓範圍610之一內的 閾值電壓V t。讀取上頁面還涉及施加讀電壓％，如果溝道傳導，則指示存儲單元具有被配置 在擦除電壓範圍602內的閾值電壓V t。因此，在擦除電壓範圍602或編程電壓範圍612內 的閾值電壓Vt對應於較高階的數據位"1"，而在編程電壓範圍608或610中的任一個內的 閾值電壓V t對應於較高階的數據位"0"。
[0084] 過程630在塊634繼續，其中通過施加讀電壓％來讀取下頁面，該讀電壓足以明 確地確定存儲在單元中的數據是否具有"〇"的最低有效位（編程電壓範圍610或612)或 "1"（編程電壓範圍608)。如前面討論的，可在標準MLC快閃記憶體裝置的情況下始終執行在所有 電壓處的讀取。
[0085] 過程然後在塊636繼續，其中確定來自存儲單元的中間讀數據是否是數據"11"， 在這種情況下，在塊638,單元明確地被確定為被配置在擦除電壓範圍602中，且所存儲的 位因此是數據" 1"。然而如果在塊636,來自存儲單元的中間讀數據是數據"01"、"00"或 "10"（即，不是數據"11"）則在塊640單元的輸出數據（最終讀數據）的單個位被確定為 "0"。
[0086] 對具有用於存儲兩位的容量的存儲單元描述了上述實施方式。在其它實施方式 中，存儲單元的編程電壓範圍可配置成允許存儲多於兩位。參考圖16,在680處概括性地示 出了用於將三位數據存儲在單個存儲單元中的電壓範圍。電壓範圍包括擦除電壓範圍682 和多個編程電壓範圍684。多個編程電壓範圍684包括第一編程電壓範圍686和較高的編 程電壓範圍688、690、692、694、696和698。當使用存儲單元來存儲三位數據時，編程電壓 684將被使用。為了在存儲單元中只存儲兩位，編程電壓範圍688、692和696可被使用，而 編程電壓範圍686、690、694和698可保持未被使用，因而提供較大的餘量用於可靠的數據 存儲和讀取。
[0087] 在存儲單元中，隨著時間的過去在浮動柵極112上的電荷洩漏可使單元閾值電壓 Vt漂移到緊鄰的較低電壓範圍中，特別是在較高的溫度下。在本發明的另一實施方式中，具 有用於存儲三位數據的已配置容量的存儲單元可用於兩位輸入數據的可靠存儲。仍然參考 圖16,在這個實施方式中，電壓範圍686和688都與兩位輸出數據"01"（被指示在699處） 相關聯，且因此如果在編程電壓範圍688中編程的單元的閾值電壓漂移到 ' 之下時，則讀 輸出數據將不改變。類似地，電壓範圍690和692與兩位輸出數據"00"相關聯，且電壓範 圍694和696與兩位輸出數據"10"相關聯。
[0088] 在圖17中的750處示出了根據本發明的這個實施方式用於讀取輸出數據的真值 表。參考圖17,該真值表750將三位所存儲的數據752映射到兩位輸出數據754。所存儲 的數據752包括下頁面位（L)、中頁面位（M)和上頁面位（U)，且輸出數據754包括位X和 Y。當讀取存儲在存儲單元中的數據時，如果存儲單元的閾值電壓V t在較低的未使用的編 程電壓範圍（在圖16中示出）內被讀取，則單元的兩位輸出數據被解釋為相應於相鄰的較 高編程電壓範圍。在表700的第一行中，代表所存儲的數據"111"的擦除電壓範圍682因 此映射到輸出數據"11"。在真值表750中，與相鄰的一對編程電壓範圍相關聯的所存儲的 數據的每個被映射到兩位輸出數據值。使用卡諾圖以從真值表750得到X和Y的布爾表達 式產生了下式：

【權利要求】
1. 一種用於在配置為存儲多達N+1個位的非易失性存儲單元中對N個位進行編程的方 法，其中N是大於零的整數，所述方法包括： a) 將N位數據編程到所述非易失性存儲單元中；以及 b) 將作為所述N位數據的邏輯函數的額外數據位編程到所述非易失性存儲單元中，以 及 所述非易失性存儲單元被配置為提供用於位存儲的2N+1個閾值電壓範圍，且根據所述 邏輯函數：i)所述2N+1個閾值電壓範圍中的第一組2Nf閾值電壓範圍用於存儲所述N位數 據；以及ii)與所述第一組交替的剩餘的第二組2N個閾值電壓範圍未被使用。
2. 如權利要求1所述的方法，其中N是1，且所述2N+1個閾值電壓範圍包括擦除電壓範 圍以及第一編程電壓範圍、第二編程電壓範圍和第三編程電壓範圍，所述第一編程電壓範 圍高於並相鄰於所述擦除電壓範圍，所述第二編程電壓範圍高於並相鄰於所述第一編程電 壓範圍，以及所述第三編程電壓範圍高於並相鄰於所述第二編程電壓範圍，以及所述第一 組2Nf閾值電壓範圍包括所述擦除電壓範圍和所述第二編程電壓範圍，以及剩餘的一組2n個閾值電壓範圍包括所述第一編程電壓範圍和所述第三編程電壓範圍。
3. 如權利要求1所述的方法，其中N是1，且所述將N位數據編程到所述非易失性存儲 單元中包括執行下頁面編程，且所述額外數據位的編程包括上頁面編程。
4. 如權利要求1所述的方法，其中N是2,且所述將N位數據編程到所述非易失性存儲 單元中包括執行下頁面編程和中頁面編程，且所述額外數據位的編程包括上頁面編程。
5. 如權利要求4所述的方法，其中所述非易失性存儲單元中的所述N位數據的邏輯函 數是下頁面數據和中頁面數據的"同或"函數。
6. 如權利要求1所述的方法，其中所述將N位數據編程到所述非易失性存儲單元中包 括執行下頁面編程，且在所述下頁面編程期間當數據" 1"被編程時使用臨時的編程電壓範 圍。
7. -種存儲器裝置，包括： 多個非易失性存儲單元，所述非易失性存儲單元中的每個非易失性存儲單元被配置為 提供用於位存儲的2N+1個閾值電壓範圍，其中N是大於零的整數，所述2N+1個閾值電壓範圍 包括擦除電壓範圍和多個編程電壓範圍，所述多個編程電壓範圍包括與所述擦除電壓範圍 相鄰的第一編程電壓範圍和多個較高的編程電壓範圍，且所述非易失性存儲單元被配置為 存儲多達N+1個位，以及 所述存儲器裝置被配置為： a) 將N位數據編程到所述非易失性存儲單元中；以及 b) 將作為所述N位數據的邏輯函數的額外數據位編程到所述非易失性存儲單元中，以 及 根據所述邏輯函數：i)所述2N+1個閾值電壓範圍中的第一組2Nf閾值電壓範圍用於存 儲所述N位數據；以及ii)與所述第一組交替的剩餘的第二組2N個閾值電壓範圍未被使用。
8. 如權利要求7所述的存儲器裝置，其中N是1，且所述2N+1個閾值電壓範圍包括擦除 電壓範圍以及第一編程電壓範圍、第二編程電壓範圍和第三編程電壓範圍，所述第一編程 電壓範圍高於並相鄰於所述擦除電壓範圍，所述第二編程電壓範圍高於並相鄰於所述第一 編程電壓範圍，以及所述第三編程電壓範圍高於並相鄰於所述第二編程電壓範圍，以及所 述第一組2Nf閾值電壓範圍包括所述擦除電壓範圍和所述第二編程電壓範圍，以及剩餘的 一組2N個閾值電壓範圍包括所述第一編程電壓範圍和所述第三編程電壓範圍。
9. 如權利要求7所述的存儲器裝置，其中N是1，且當所述存儲器裝置將N位數據編程 到所述非易失性存儲單元中時，包括執行下頁面編程，以及當所述存儲器裝置編程所述額 外數據位時，包括上頁面編程。
10. 如權利要求7所述的存儲器裝置，其中N是2,且當所述存儲器裝置將N位數據編 程到所述非易失性存儲單元中時，包括執行下頁面編程和中頁面編程，以及當所述存儲器 裝置編程所述額外數據位時，包括上頁面編程。
11. 如權利要求10所述存儲器裝置，其中所述非易失性存儲單元中的所述N位數據的 邏輯函數是下頁面數據和中頁面數據的"同或"函數。
12. 如權利要求7所述的存儲器裝置，其中當所述存儲器裝置將N位數據編程到所述非 易失性存儲單元中時，包括執行下頁面編程，以及在所述下頁面編程期間當數據"1"被編程 時使用臨時的編程電壓範圍。
13. 如權利要求7到12中的任一項所述的存儲器裝置，其中所述多個非易失性存儲單 元是NAND快閃記憶體單元。
14. 一種在具有多個非易失性存儲單元的存儲器裝置中執行的方法，所述非易失性存 儲單元中的每個非易失性存儲單元具有由包括擦除電壓範圍、第一編程電壓範圍、第二編 程電壓範圍和第三編程電壓範圍的各個閾值電壓範圍定義的多個存儲狀態,所述第一編程 電壓範圍相鄰於所述擦除電壓範圍，且所述第二編程電壓範圍在所述第一編程電壓範圍和 所述第三編程電壓範圍之間，且所述方法包括： 當在兩位存儲模式中操作所述非易失性存儲單元時，通過下列操作來存儲兩位數據： 執行第一階段編程以編程兩位數據中的第一位；以及 執行第二階段編程以編程兩位數據中的第二位；以及 當在一位存儲模式中操作所述非易失性存儲單元時，通過下列操作來存儲單個數據 位： 如果所述單個數據位是數據"1"，則以升高單元閾值電壓兩次以達到所述第二編程電 壓範圍的方式執行所述第一階段編程和第二階段編程，且如果所述單個數據位是數據"0"， 則將所述單元閾值電壓保持在所述擦除電壓範圍。
15. 如權利要求14所述的方法，其中所述第一階段編程是下頁面編程，而所述第二階 段編程是上頁面編程。
16. 如權利要求14或15所述的方法，其中所述非易失性存儲單元是NAND快閃記憶體單元。
17. -種在包括非易失性存儲器裝置的系統中執行的方法，所述方法包括： a) 從所述非易失性存儲器裝置的非易失性存儲單元順序地讀取N位中間讀數據，其中 N是大於1的整數； b) 向邏輯電路的N個輸入端提供所述N位中間讀數據；以及 c) 從所述邏輯電路的N-1個輸出端輸出N-1位最終讀數據。
18. 如權利要求17所述的方法，其中N是2。
19. 如權利要求18所述的方法，其中只有當所述中間讀數據是"11"時，從所述邏輯電 路輸出的所述最終讀數據才是" 1"。
20. 如權利要求17所述的方法，其中N是3。
21. 如權利要求20所述的方法，其中a)只有當所述中間讀數據是"111"時，從所述邏 輯電路輸出的所述最終讀數據才是"11" ;b)只有當所述中間讀數據是"011"或"001"時， 從所述邏輯電路輸出的所述最終讀數據才是"01";以及c)只有當所述中間讀數據是" 101" 或" 100"時，從所述邏輯電路輸出的所述最終讀數據才是"00"。
22. -種系統，包括： 存儲器裝置，所述存儲器裝置包括多個非易失性存儲單元，且所述存儲器裝置被配置 為從至少一個非易失性存儲單元順序地讀取N位中間讀數據，其中N是大於1的整數；以及 外部控制器，其包括邏輯電路，所述外部控制器被配置為： a) 從所述存儲器裝置接收所述N位中間讀數據； b) 向所述邏輯電路的N個輸入端提供所述N位中間讀數據；以及 c) 從所述邏輯電路的N-1個輸出端輸出N-1位最終讀數據。
23. 如權利要求22所述的系統，其中N是2。
24. 如權利要求23所述的系統，其中只有當所述中間讀數據是" 11"時，所述最終讀數 據才是"1"。
25. 如權利要求22所述的系統，其中N是3。
26. 如權利要求25所述的系統，其中a)只有當所述中間讀數據是"111"時，所述最 終讀數據才是"11"山）只有當所述中間讀數據是"011"或"001"時，所述最終讀數據才是 "01"；以及c)只有當所述中間讀數據是"101"或"100"時，所述最終讀數據才是"00"。
27. -種存儲器裝置，包括： 存儲陣列，其包括多個非易失性存儲單元；以及 邏輯電路，其通信地耦合到所述存儲陣列，以及 所述存儲器裝置被配置為： 從至少一個非易失性存儲單元順序地讀取N位中間讀數據，其中N是大於1的整數； 向所述邏輯電路的N個輸入端輸入所述N位中間讀數據；以及 從所述邏輯電路的N-1個輸出端輸出N-1位最終讀數據。
28. 如權利要求27所述的存儲器裝置，其中N是2。
29. 如權利要求28所述的存儲器裝置，其中只有當所述中間讀數據是" 11"時，所述最 終讀數據才是"1"。
30. 如權利要求27所述的存儲器裝置，其中N是3。
31. 如權利要求30所述的存儲器裝置，其中a)只有當所述中間讀數據是"111"時，所 述最終讀數據才是"ll";b)只有當所述中間讀數據是"011"或"001"時，所述最終讀數據才 是"01"；以及c)只有當所述中間讀數據是"101"或"100"時，所述最終讀數據才是"00"。
32. 如權利要求27到31中的任一項所述的存儲器裝置，其中所述多個非易失性存儲單 元是NAND快閃記憶體單元。
33. -種用於將輸入數據存儲在具有多個存儲狀態的非易失性存儲單元中的方法，所 述多個存儲狀態提供用於存儲多於一位數據的單元容量，所述多個存儲狀態由包括擦除電 壓範圍和多個編程電壓範圍的各個閾值電壓範圍定義，所述方法包括： 接收具有小於所述單元容量的至少一位的輸入數據； 根據所述輸入數據使用小於所述單元容量的至少一位來編程所述存儲單元，使得至少 一個額外的位不用於存儲所述輸入數據； 對所述輸入數據執行邏輯函數以生成恢復數據，所述恢復數據能夠操作來使兩個相鄰 定位的編程電壓範圍與單個存儲狀態相關聯；以及 將所述恢復數據編程到所述至少一個額外的位中。
34. -種存儲器設備，包括： 多個非易失性存儲單元，每個非易失性存儲單元具有提供用於存儲多於一位數據的單 元容量的多個存儲狀態，所述多個存儲狀態由包括擦除電壓範圍和多個編程電壓範圍的各 個閾值電壓範圍定義； 所述存儲器被配置為通過根據所述輸入數據使用小於所述單元容量的至少一位來編 程所述存儲單元，來存儲具有小於所述單元容量的至少一位的輸入數據，使得至少一個額 外的位不用於存儲所述輸入數據；以及 邏輯電路，其被配置為對所述輸入數據執行邏輯函數以生成恢復數據，所述恢復數據 能夠操作來使兩個相鄰定位的編程電壓範圍與單個存儲狀態相關聯，所述恢復數據被編程 到所述至少一個額外的位中。
【文檔編號】G11C16/10GK104395965SQ201380032997
【公開日】2015年3月4日 申請日期:2013年6月21日 優先權日:2012年6月22日
【發明者】P·吉利厄姆, 金鎮祺 申請人:考文森智財管理公司