使用內置器件標準接口的測試裝置和半導體設備的製作方法

2023-04-24 17:37:11 2

專利名稱：使用內置器件標準接口的測試裝置和半導體設備的製作方法
技術領域：
本發明涉及一種用於半導體設備的測試技術。
背景技術：
為了以低成本測試半導體設備，採用內置自測(BIST)電路。所採用的BIST電 路通過以低的速度將限定的輸入信號寫入到受測試的設備(下文中將受測試的設備稱為 「DUT」)中以及將限定的輸出信號從DUT中讀出，提供缺陷部分的診斷以及質量檢查，而不 牽涉到高成本的半導體自動測試裝置(下文中將該自動測試裝置稱為「ATE」)。特別地， 對於用於存儲器電路和邏輯電路的BIST而言，積累了許多的實際結果和研究結果。用於這 樣的電路的BIST已經在生產測試中實現。標準IEEE1149. 1由聯合測試行動組(JTAG)於 1990年制定。該標準使得用於邊界掃描測試的方法與邊界掃描測試所必需的輸入/輸出信 號結合。該JTAG標準(還被簡稱為「 JTAG」 )提供採用5比特輸入/輸出信號(即測試數 據輸入TDI、測試數據輸出TD0、測試時鐘TCK、測試模式選擇TMS和測試重置TRST (選項)) 的規範，所述5比特輸入/輸出信號用於訪問包含在DUT中呈內置電路形式的BIST電路， 由此提供邊界掃描測試。在很多情況下，在用於存儲器電路或邏輯電路的BIST中所執行的邊界掃描測試 是這樣的方法，在該方法中，設置在電路邊界處的多個觸發器或鎖存器以菊花鏈的形式串 聯，從而寫入和讀出數據。具體地，經由測試數據輸入埠以低的速度輸入串行數據，在DUT 的給定狀態下串行地讀取由邊界處的觸發器或鎖存器所保存的數據，以及將所讀出的數據 與期望值進行比較。因此，在僅執行邊界掃描測試的情況下，具有5比特並行I/O埠的小 型裝置或電子計算器(計算機)足以作為JTAG信號的來源。然而，在很多情況下，為了確保DUT的質量，需要執行直流(DC)測試和輸入洩漏測 試，外加BIST測試。尚未提出在所有步驟中均不牽涉ATE的測試系統。相應地，ATE的用 於執行DC測試等的某些輸入/輸出埠被分配給DUT的JTAG埠(還被稱為「測試訪問 埠 TAP」)。通過這樣的布置方式，BIST測試和DC測試都能夠用單一的ATE來執行。一 般而言，能夠以高的速度輸入/輸出信號的ATE設備取決於信號輸入/輸出的速度而是昂 貴的，導致增加的測試成本。因此，在僅以基本質量保證來運輸設備的情況下，僅生成低速 信號的低成本的ATE就足夠了。當前，BIST優化的BIST測試器等是可用的。對於邏輯電路和存儲器電路而言，BIST的有效性已經被充分證明。相應地，已經 嘗試將BIST的用途擴展到包括測試模擬電路的功能，以及嘗試為數模混合的大規模集成 電路(LSI)提供集成的BIST。關於回送測試已經存在很多研究結果，回送測試是BIST方 法中用於測試模擬電路塊類型的高速I/F電路的測試。回送測試已經在生產測試中實現。 此外，在將來，用於數字塊與模擬塊之間的接口電路(諸如A/D轉換器、D/A轉換器等)的 BIST、以及用於無線通信LSI的前端或後端的BIST將投入實際使用。鑑於這樣的情形，在不久的將來，將有可能提供用於單個DUT(諸如片上系統 (SoC)或封裝系統(SiP))的多種類型的BIST，在該單個DUT上以單片方式安裝有存儲器電路、邏輯電路、模擬電路、A/D轉換器、D/A轉換器、高速I/F電路。半導體工藝的改進的微細 加工使得為BIST電路增加的電路面積(開銷)可以忽略。這樣使得BIST所提供的測試項 可以增多。相應地，將安裝更多的BIST電路。此外，BIST的優點包括檢查經由外部埠無 法觀測到的DUT的內部電路狀態的功能。關於集成地包括多種功能的SoC設備，這提供了 用於缺陷分析和用於提高產率的非常有效的信息。

發明內容
技術問題在這樣的情況下，通過檢查具有多種BIST功能的DUT，本發明人意識到以下問題。1、在存在根據相互獨立的各個控制規範的多個BIST的情況下，在各BIST電路之 間的控制命令和期望值比較過程方面存在不同，導致了 ATE對由DUT所提供的BIST的複雜 的控制操作。這導致了增加的測試時間和冗餘的測試資源。2、在各BIST電路執行連結在一起的或彼此同步的操作的情況下，需要ATE同時 訪問每一個BIST電路。這樣的布置方式按照BIST電路的增量要求獨立的外部訪問埠 (TAP)。這減少了可以分配給待在正常模式下執行的DUT的功能和操作的埠的數量。3、在將來，可能需要提供連結在一起的或彼此同步的多個BIST和正常測試(ATE 訪問DUT的正常輸入/輸出埠的測試)。當前方法不支持BIST和正常測試的連結，即，不 能執行這樣的測試。鑑於這樣的情況，提出本發明。因此，本發明的一般目的在於提供一種用於整體控 制多個BIST電路的方法。問題的解決方案本發明實施方式涉及一種用於半導體設備的測試裝置。所述半導體設備(受測試 的設備(DUT))包括多個功能塊、多個BIST電路、以及接口電路。所述多個功能塊經由主總 線輸入/輸出信號，並且執行預定的信號處理。按照功能塊的增量設置所述多個BIST電 路，所述多個BIST電路中的每一個測試對應的功能塊，並且根據測試結果生成數位訊號形 式的測試結果信號。所述接口電路經由不同於所述主總線的測試控制總線連接到所述測試 裝置，並且接收從所述測試裝置輸出的控制信號。所述接口電路被配置成，使得(1)所述 接口電路根據所述控制信號控制所述多個BIST電路，並且使得( 所述測試裝置可以經 由所述測試控制總線讀出根據所述控制信號而確定的測試結果信號。所述測試裝置包括測 試單元和控制單元。所述測試單元經由所述主總線發送信號到所述半導體設備和/或從所 述半導體設備接收信號，並且指令所述功能塊中的至少一個執行預定的信號處理。所述控 制單元生成第一控制信號和第二控制信號，並且將所述第一控制信號和所述第二控制信號 經由所述測試控制總線提供給所述半導體設備，所述第一控制信號用於各個地控制包含在 所述半導體設備內的所述多個BIST電路，所述第二控制信號用於從包含在所述半導體設 備內的所述接口電路讀出所述BIST電路所生成的測試結果信號。通過這樣的實施方式，為所述多個BIST電路提供集成的接口，用以控制包含在所 述DUT中的所述BIST電路。此外，這樣的布置方式使得能夠獲取由每一個BIST電路所生 成的測試結果信號。所述「測試結果信號」可以是待測試的功能塊是否正常地操作的判斷 結果。所述「測試結果信號」也可以是在測試中的中間步驟中獲得的中間數據。此外，本文所使用的「發送」、「接收」至少表示數據發送或數據接收。控制單元所生成的第一控制信號可以至少包括選擇信號，該選擇信號從所述多個 BIST電路中指示待設置為激活狀態的BIST電路。所述多個BIST電路中的至少一個可被配置成，使得能夠在多個模式之間進行切 換。所述選擇信號可以包括用於設置模式的模式數據。所述控制單元還可以生成第三控制信號，並且可以經由所述測試控制總線將所述 第三控制信號提供給所述半導體設備。所述第三控制信號包括待提供給每一個BIST電路 的測試圖樣。通過這樣的布置方式，由所述測試裝置所生成的測試圖樣被提供給所述功能塊， 並且可以獲取通過處理所述測試圖樣而獲得的結果。此外，所述控制單元還可以生成第四控制信號，並且可以經由所述測試控制總線 將所述第四控制信號提供給所述半導體設備，所述第四控制信號用於指令所述BIST電路 開始測試或者停止測試。所述控制單元可以生成選項信號，用於對所述多個BIST電路中的至少一個執行 獨特的控制操作。所述測試控制總線可以包括用於發送不同於所述第一控制信號和第二控 制信號的所述選項信號的另一條信號線。通過這樣的布置方式，提供選項信號。因而，DUT 200的設計者可以將選項信號分 配給被請求執行多比特傳輸的BIST電路。在所述測試單元發送信號到所述半導體設備和/或從所述半導體設備接收信號， 並且所述功能塊中的至少一個執行所述預定的信號處理的狀態下，所述控制單元可以將與 該功能塊對應的BIST電路設置為激活狀態，由此測試該功能塊。這樣的布置方式使得能夠 利用經由主總線發送/接收的信號來執行內置自測(BIST)。所述測試裝置還可以包括同步控制單元，該同步控制單元接收所述控制單元所生 成的控制信號，並且與所述測試單元所提供的測試速率同步地輸出所述控制信號。通過這樣的布置方式，所述控制信號被以同步於所述測試速率的方式提供給DUT。 因而，這樣的布置方式使得能夠在以實時方式改變測試速率的同時同步於測試速率而執行 內置自測(BIST)。在所述多個BIST電路中，具有相同功能的BIST電路可被多個功能塊共享。所述BIST電路中的至少一個可以允許校準信號經由校準總線輸入。所述測試裝 置的測試單元可被配置成，使得能夠生成校準信號。所述控制單元可以獲取由於所述BIST 電路執行校準信號處理而生成的測試結果信號，並且可以根據所述測試結果信號生成用於 校準該BIST電路的第五控制信號。通過這樣的布置方式，可以使用所述測試裝置側所生成的校準信號來校準所述 BIST電路。本發明的另一實施方式涉及一種半導體設備。所述半導體設備包括多個功能塊、 多個BIST電路、以及接口電路。所述多個功能塊執行經由主總線的信號的輸入/輸出，並 且執行預定的信號處理。按照所述多個功能塊的增量設置所述多個BIST電路，每一個BIST 電路測試對應的功能塊，並且根據測試結果生成數位訊號形式的測試結果信號。所述接口 電路經由不同於所述主總線的測試控制總線接收從所述測試裝置輸出的控制信號。所述接口電路被配置成，使得(1)能夠根據控制信號控制所述多個BIST電路，並且( 所述測試 裝置可以經由所述測試控制總線讀出根據所述控制信號而確定的測試結果信號。通過這樣的實施方式，為所述多個BIST電路提供集成的接口，從而使得所述測試 裝置能夠整體控制包含在DUT中的多個BIST電路。此外，這樣的實施方式使得所述測試裝 置能夠讀出每一個BIST電路所生成的測試結果信號。所述控制信號可以至少包括選擇信號，該選擇信號指示所述多個BIST電路中的 哪一個待設置為激活狀態；以及測試數據輸入信號，該測試數據輸入信號包括待提供給設 置為激活狀態的BIST電路的測試圖樣。根據所述選擇信號設置為激活狀態的BIST電路可 以接收所述測試數據輸入信號，並且可以測試對應的功能塊。所述多個BIST電路中的至少一個可被配置成，使得能夠在多個模式之間進行切 換。所述接口電路可以根據包含在所述選擇信號中的模式數據，設置所述BIST電路的模 式。根據所述選擇信號而設置為激活狀態的BIST電路可以根據包含在所述控制信號 中的開始/停止信號而開始測試或者停止測試。在至少一個功能塊執行預定的信號處理的狀態下，與該功能塊對應的BIST電路 可以測試該功能塊。在所述多個BIST電路中，具有相同功能的BIST電路可被多個功能塊共享。所述BIST電路中的至少一個可以允許校準信號經由校準總線輸入。所述BIST電 路可以輸出通過處理所述校準信號而獲得的結果，作為測試結果信號。注意，上述結構部件的任何隨意的組合或重新布置如同本發明實施方式一樣有 效，且包括在本發明的實施方式中。此外，發明內容不一定描述了所有的必要特徵，因此本發明也可以是這些所描述 的特徵的分組合。


下面將參照附圖，僅通過示例的方式描述實施方式，附圖意欲是示例性的而非限 制性的，並且附圖中，相同的元件在若干附圖中以同樣的方式被標號，附圖中圖1是示出根據一個實施方式的包括ATE和DUT的測試系統的框圖；圖2是示出經由測試控制總線傳輸的控制信號的格式的示意圖；圖3是示出BISI同步控制單元的操作的時序圖；圖4是示出包括多個功能塊FB和多個BIST電路的DUT的具體配置示例的框圖；圖5是示出具有用於模擬BIST電路的校準功能的DUT的配置的框圖；以及圖6是示出根據一個變型的DUT的配置的框圖。
具體實施例方式下面將基於優選的實施方式描述本發明，所述優選的實施例並非意圖限制本發明 的範圍，而是例證本發明。在實施方式中描述的所有特徵及其組合對於本發明並非是必需 的。附圖中以提供各種處理的功能塊的形式示出的這些部件可以通過硬體手段(例如通過CPU、存儲器和其它LSI的動作)或軟體手段(例如通過加載到存儲器中的程序的動 作)來實現。因此，這樣的功能塊可以實現為本領域技術人員容易想到的單獨硬體部件、單 獨軟體部件、或它們的各種組合。也就是說，每一個功能塊不限於單獨硬體部件或單獨軟體 部件。圖1是示出根據一個實施方式的包括半導體自動測試裝置(下文中被稱為 「ATE」)100和DUT 200的測試系統300的框圖。圖1僅示出與本發明有關的部件，而省略 了與本發明無本質關係的信號線和塊(諸如電源等)。根據本實施方式的ATE 100是基於根據本實施方式的具有新穎特徵的DUT 200而 配置的。同樣地，根據本實施方式的DUT 200是基於具有新穎特徵的ATE 100而配置的。也 就是說，本發明提供均具有與傳統架構不同的新穎架構的ATE 100和DUT 200，以使得能夠 以簡單的方式來控制多個BIST電路。此外，這樣的布置方式提供傳統JTAG無法提供的各 種測試方法。首先，描述DUT 200的配置。隨後，描述ATE 100。DUT 200包括多個功能塊FB 1至FB5、多個BIST電路BISTl至BIST5、BISI控制 電路202、I/O緩衝器204、以及I/O緩衝器208。多個功能塊FBl至FB5和I/O緩衝器208在正常操作模式下(即在它們作為一組 而安裝的狀態下)經由數字主總線BUSl和模擬輸入/輸出埠發送信號到外部電路和/ 或從外部電路接收信號，並且彼此同步並且彼此協作地執行預定的信號處理。信號處理的 內容並非具體地受限。可以將期望的LSI假設為DUT 200。為了便於理解，下面將描述這樣的布置方式，在該布置方式中，DUT 200為模數混 合的集成電路。DUT 200經由連接到數字1/0(輸入/輸出)埠 P4的數字主總線BUSl發 送/接收數位訊號，並且經由連接到模擬I/O埠 P5的模擬輸入/輸出信號通道發送/接 收模擬信號。經由數字主總線BUSl傳輸的數位訊號是由傳統邏輯1/0(諸如電晶體轉移邏輯 (TTL)、二極體-電晶體邏輯(DTL)、射極耦合邏輯(ECL)、電流模式邏輯(CML)、互補金屬氧 化物半導體(CMOS)、殘餘連續終結邏輯(SSTL)、低電壓差分信令(LVDQ等)所提供的二進 制數位訊號。經由數字主總線BUSl輸入/輸出的數位訊號可以經由現有ATE 100的輸入 /輸出埠(數字I/O埠 Pl)而被發送/接收。此外，經由模擬輸入/輸出埠傳輸的模擬信號的示例包括高速I/F輸入/輸出 信號、光信號、多電平調製信號(ASK、FSK、PSK)、RF模擬信號(調幅、調頻、調相)、無線信 號，它們均非簡單的二進位數位訊號。在模擬信號為光信號的情況下，使用光纖作為模擬輸 入/輸出埠。在RF模擬信號為輸入/輸出的情況下，使用具有預定特性阻抗(50歐姆或 75歐姆)的纜線或傳輸線作為模擬輸入/輸出埠。在無線信號為輸入/輸出的情況下， 使用大氣作為模擬輸入/輸出埠。因此，本申請文件中所使用的術語「模擬輸入/輸出端 口」表示包括有線模擬輸入/輸出埠和無線模擬輸入/輸出埠在內的廣義概念。為了 發送/接收模擬信號，ATE 100包括另一模擬I/O埠 P2，該埠不同於數字I/O埠 P1。 數字主總線BUSl可以具有期望的總線寬度(比特數量)。此外，模擬輸入/輸出埠可以 具有期望的埠數量。一般而言，模數混合電路大致分類為數字塊214和模擬塊216。
為了便於理解，下面描述這樣的布置方式，在該布置方式中，功能塊FBl是存儲器 電路，FB2是邏輯電路，FB3是D/A-A/D轉換器電路，FB4是模擬電路，FB5是模擬I/O電路。 I/O緩衝器208是使得數據能夠從連接到數字主總線BUSl的外部電路輸入和/或輸出至該 外部電路的緩衝器。邏輯電路FB2經由I/O緩衝器208接收從外部源輸入的數位訊號，並 且執行預定的信號處理。可以經由邏輯電路FB2訪問存儲器電路FB1，並且存儲器電路FBl 保存各種類型的數據。也就是說，I/O緩衝器208、存儲器電路FBI、邏輯電路FB2以及D/A-A/D轉換器FB3 的一部分屬於數字塊214。模擬I/O電路FB5從經由模擬輸入/輸出埠連接的外部電路輸入數據和/或輸 出數據到該外部電路。為FB5假設的模擬I/O電路的示例包括高速I/F電路，其發送/接 收高清晰度多媒體接口(HDMI)標準所指定的信號；光I/O電路，其發送/接收光信號；I/O 電路，其發送/接收多電平調製信號等。可替選地，模擬I/O電路FB5可以是接收無線信號 的天線或無線接口。模擬電路FB4包括從以下電路中根據DUT 200的功能而選擇的若干電路RF發 送/接收電路、正交調製/解調電路、多電平調製/解調電路、快速傅立葉變換(FFT)電 路、逆FFT(IFFT)電路、濾波器、振蕩器、均衡器、混頻器、電源電路、帶隙調節器(band gap regulator)等。模擬電路FB4、模擬I/O電路FB5以及D/A-A/D轉換器FB3的一部分屬於模擬塊 216。D/A-A/D轉換器FB3中所包括的D/A轉換器將邏輯電路FB2側所生成的數位訊號 轉換為模擬信號，並且將這樣轉換出的模擬信號提供給模擬塊。此外，D/A-A/D轉換器冊3 中所包括的A/D轉換器將模擬塊側所生成的模擬信號轉換為數位訊號，並且將這樣轉換出 的數位訊號提供給數字塊。也就是說，D/A-A/D轉換器冊3提供作為數字塊214與模擬塊 216之間的接口的功能。為每個功能塊FBl至FB5提供多個BIST電路BISTl至BIST5。每一個BIST電路 測試對應的功能塊，並且基於測試結果生成數位訊號形式的測試結果信號SR。該「測試結 果信號」可以是基於作為測試目標的功能塊FB是正常還是有缺陷的確定結果、或者在測試 中的中間步驟中所獲得的中間數據而生成的。BIST電路所提供的測試的項和內容是基於功能塊FBl至FB5所執行的信號處理的 內容而確定的。換句話說，DUT 200的設計者將每一個BIST電路設計成，使得能夠確保對 應的功能塊正常操作，或者使得能夠檢測缺陷部分。BIST電路的一部分(即BIST1、BIST2 以及BIST3的一部分)將被稱為「數字BIST組210」。BIST電路的其它部分(即BIST3的 另一部分、BIST4和BIST5)將被稱為「模擬BIST組212」。具體地說，BIST電路BISTl和BIST2是分別測試存儲器電路FB 1和邏輯電路FB2 的電路。因此，可以將這樣的BIST電路配置成傳統的邊界掃描測試電路的形式。此外，可 以根據JTAG標準設計BISTl和BIST2的控制操作。然而，在採用JTAG標準的情況下，不能 在實際的操作狀態下或者以實際的操作速度來對功能塊FBl和FB2執行測試。因此，設計 者可以設計他/她自己的BIST電路，以使得能夠在實際的操作狀態下並且以實際的操作速 度來執行測試，而不牽涉JTAG標準。
另一方面，邊界掃描測試不能應用於D/A-A/D轉換器FB3、模擬電路FB4和模擬I/ 0電路FB5。也就是說，根據JTAG標準的控制操作對於這樣的電路是不勝任的。與邊界掃 描測試相比，這樣的電路需要更加先進的控制操作。用於模擬電路的BIST電路可以看作是通過集成所謂的測量設備(諸如稍後將詳 細描述的混頻器電路、任意波形發生器、數位化器等)而形成的電路。相應地，據此可以將 用於模擬電路的BIST電路(也被稱為「模擬BIST電路」)看作是內置測量設備(內置器 件)。同樣地，數字BIST電路可被看作是包含在數字域內的測量設備塊。應注意，可以為作為測試目標的I/O緩衝器208設置BIST。例如，可以對作為屬於 功能塊FB2的邏輯電路的一部分的I/O緩衝器208進行測試。此外，用於I/O緩衝器的專 用BIST可以提供作為功能塊FB0。DUT 200包括測試I/O埠 P6，該埠不同於主總線BUSl和模擬I/O埠，並且 連接到測試控制總線BUS3。提供I/O緩衝器204，以使得能夠經由測試I/O埠 P6輸入和
輸出二進位數位訊號。經由測試控制總線BUS3，接口電路202接收從ATE 100輸出的第一控制信號 SCNTl和第二控制信號SCNT2。接口電路202根據第一控制信號SCNTl控制多個BIST電路 BISTl至BIST5。此外，接口電路202被配置成，使得該接口電路202能夠經由測試控制總 線BUS3向ATE 100側輸出BIST電路所生成的測試結果信號SR中的被控制信號SCNT2所 指定的測試結果信號SR。接口電路202整體控制模擬BIST，外加傳統的存儲器BIST和邏輯BIST。接口電路 202為多個BIST電路提供集成的接口，所述多個BIST電路分別具有彼此不同的信號輸入/ 輸出格式和控制命令集。這樣在ATE 100與DUT 200之間提供了用於內置測量設備的標準 接口(內置器件標準接口，下文中簡稱為「BISI」)。據此，接口電路200也將被稱為「BISI 控制電路」。所採用的BISI控制電路202提供這樣的測試環境該測試環境允許BIST電路和 ATE 100彼此合作地並且彼此同步地同時執行多個測試。稍後將描述BISI控制電路202的操作。以上是DUT 200的配置。接下來，將描述測試DUT 200的ATE 100的配置。ATE 100包括測試程序10、BISI命令控制單元12、功能測試單元14、RF測試單元 16、光I/O測試單元18、DC測試單元20、以及BISI同步控制單元22。測試程序10由用戶預先編制，並且測試程序限定了測試處理的順序。ATE 100根 據測試程序10所限定的順序測試DUT 200。ATE 100的模擬I/O埠 Pl連接到DUT 200的數字I/O埠 P4。ATE 100的模 擬I/O埠 P2連接到DUT 200的模擬I/O埠 P5。此外，ATE 100的測試I/O埠 P3經 由測試控制總線BUS3連接到DUT 200的測試I/O埠 P6。ATE 100和DUT 200經由數字主總線BUSl執行數位訊號的發送/接收。也就是 說，ATE 100能夠將數據輸出(寫入)到DUT 200，並且能夠從DUT 200讀取數據。此外，ATE 100和DUT 200經由模擬主總線BUS2執行模擬信號的發送/接收。也 就是說，ATE 100能夠將數據發送到DUT 200，並且能夠接收從DUT 200輸出的數據。功能測試單元14至少經由數字主總線BUSl或模擬輸入/輸出埠執行DUT 200的功能測試。以下將描述功能測試的示例。功能測試1 功能測試單元14經由數字主總線BUSl輸出預定的圖樣數據，從而將 該數據寫入到DUT 200的存儲器電路FBI。隨後，所寫入的數據經由數字主總線BUSl而從 存儲器電路FBl讀出，然後比較所讀出的數據是否與它的期望值相匹配。結果，確定存儲器 電路FBl的數據訪問功能是否正常地操作。功能測試2 功能測試單元14經由數字主總線BUSl輸出預定的圖樣數據，從而指 令邏輯電路FB2執行預定的信號處理。由於該信號處理而獲得的數據經由數字主總線BUSl 而讀出，然後比較所讀出的數據是否與期望數據相匹配。這樣，確定邏輯電路FB2是否正常 地操作。功能測試3 經由模擬輸入/輸出埠，功能測試單元14輸出通過調製預定的圖 樣數據而獲得的模擬信號。信號處理是由存儲器電路FBl對模擬I/O電路FB5執行的。在 某些情況下，信號處理的結果以數位訊號的形式經由數字主總線BUSl輸出到ATE 100。在 某些情況下，信號處理的結果以模擬信號的形式經由模擬輸入/輸出埠輸出到ATE 100。 功能測試單元14將DUT 200所執行的信號處理的結果與期望值進行比較，並且確定DUT 200的整體操作是否正常。在此情況下，可以經由數字主總線BUSl控制邏輯電路FB2的信 號處理。DC測試單元20執行DC測試。一般而言，DC測試單元20和功能測試單元14彼此 協作地執行DC測試。功能測試單元14生成預定的圖樣數據和命令，並且所生成的圖樣數 據和命令經由數字主總線BUSl被提供給邏輯電路FB2。可替選地，功能測試單元14生成 通過調製預定的圖樣數據而獲得的模擬信號，並且所生成的模擬信號經由模擬主總線BUS2 被提供給模擬電路FB4。結果，邏輯電路FB2被設置為預定狀態，於是預定的信號電平(高 電平或低電平)出現在數字I/O埠 P4。在此狀態下，DC測試單元20測量在數字I/O端 口 P4出現的DC信號電平(電流強度或電流強度)，並且確定DUT 200是否正常地操作。例 如，如果在正常狀態下，在數字I/O埠 P4處的信號電平是高電平，則在DC測試單元20所 測量出的電勢小於閾值電平VH的情況下，確定DUT 200有缺陷。同樣，如果在正常狀態下， 在數字I/O埠 P4處的信號電平是低電平，則在DC測試單元20所測量出的電勢大於閾值 電平VL的情況下，確定DUT 200有缺陷。可替選地，通過將預定的圖樣提供給DUT 200，模擬I/O電路FB5被設置為預定狀 態。在此狀態下，預定的信號電平出現在模擬I/O埠 P5。在此狀態下，DC測試單元20測 量在模擬I/O埠 P5處出現的DC信號電平，並且確定DUT 200是否正常地操作。此外，DC測試單元20將預定的電壓提供給數字I/O埠 P4和模擬I/O埠 P5， 測量流入DUT 200側的DC洩漏電流，並且確定DUT 200是否正常地操作。應注意，雖然對於數字主總線BUSl和模擬輸入/輸出埠中的每一個，圖1中僅 示出單條信號線，但是可以提供多條信號線。在此情況下，對於所有的信號線(即多個數字 I/O埠 P4和多個模擬I/O埠 P5)執行DC測試。在DUT 200對RF信號執行處理的布置方式中設置RF測試單元16。RF測試單元 16具有生成待提供給DUT 200的RF信號的功能。此外，RF測試單元16的功能的示例包括 接收從DUT 200輸出的RF信號(模擬信號)的功能；通過解調所接收到的RF信號提取符 號(symbol)的功能；測量眼圖從而測量眼睛張開度(eye aperture ratio)的功能。測量譜的功能；以及執行星座映射的功能。此外，RF測試單元16是在上述功能測試中聯合地使用的。RF測試單元16將功能 測試單元14所生成的預定的圖樣數據轉換為RF信號，並且將所轉換出的RF信號經由模擬 輸入/輸出埠輸出到DUT 200。在DUT 200對光信號執行處理的布置方式中設置光I/O測試單元18。光I/O測試 單元18具有接收從DUT 200輸出的光信號(模擬信號)的功能、通過解調所接收到的光信 號提取符號的功能、以及執行各種測試的功能。此外，光I/O測試單元18是在上述功能測試中聯合地使用的。光I/O測試單元18 使用功能測試單元14所生成的預定的圖樣數據執行光調製，並且將光調製出的光數據經 由模擬輸入/輸出埠(光纜)輸出到DUT 200。BISI命令控制單元12根據用戶所提供的測試程序10中所包括的命令生成第一控 制信號SCNTl至第四控制信號SCNT4。第一控制信號SCNTl是用於控制DUT 200內所包括 的多個BIST電路BISTl至BIST5的信號。第二控制信號SCNT2是用於獲取測試結果信號 SR的信號。第三控制信號SCNT3是包括待提供給每一個BIST電路的測試圖樣的信號。第 四控制信號SCNT4是開始/停止信號START/STOP，其指令每一個BIST電路開始或者停止測 試操作。這些控制信號SCNTl至SCNT4(下文中統稱為「控制信號SCNT」)被稍後描述的 BISI同步控制單元22進行重定時處理，並且控制信號SCNT經由測試控制總線BUS3而輸出 到BISI控制電路202。將描述控制信號SCNT的格式與測試控制總線BUS3之間的關係。圖2是示出經由 測試控制總線傳輸的控制信號SCNT的格式的示意圖。測試控制總線BUS3包括測試數據輸 入數據線DATA-IN、測試數據輸出線DATA-OUT、時鐘線CL0CK、BIST選擇線BIST-SEL、開始/ 停止線START/STOP、以及選項擴展線Option-I至0ption_N。控制信號SCNTl至SCNT4是 經由這些信號線而發送的。BIST選擇信號BIST-SEL是經由BIST選擇線BIST-SEL而傳輸的。BIST-SEL用 於從多個BIST電路BISTl至BIST5中指定待執行測試操作的BIST電路。BIST選擇信號 BIST-SEL是前述第一控制信號SCNTl的一部分。BIST選擇信號BIST-SEL包括BIST地址ADRS-B和模式數據MD。BIST地址ADRS-B 被分配給每一個BIST電路。在每一個BIST電路僅具有對ON狀態與OFF狀態之間的操作 進行切換的簡單功能的情況下，模式數據MD是單一比特數據，其在二進位值(即用作指令 執行操作的1(肯定)，與用作指令停止操作的0(否定))之間改變。BISI命令控制單元12將模式數據MD寫入到多個BIST電路BISTl至BIST5中的 每一個的BIST地址ADRS-B。例如，如果第一 BIST電路BISTl和第二 BIST電路BIST2待設 置為激活狀態，並且其它BIST電路BIST3至BIST5待設置為非激活模式，則值為1的模式 數據MD被寫入到第一 BIST電路BISTl的BIST地址和第二 BIST電路BIST2的BIST地址， 而值為0的模式數據MD被寫入到其它BIST電路BIST3至BIST5中的每一個的BIST地址。在每一個BIST電路具有執行多個測試項的功能或者具有切換操作模式的功能的 情況下，模式數據用於切換這樣的測試項或這樣的操作模式。在此情況下，基於操作模式可 以切換的模式的數量限定模式數據的比特寬度。例如，在模擬BIST電路BIST3至BIST5中的每一個可以操作在三種模式(即第一模式至第三模式)中的任何一種的情況下，每個模 式數據的比特寬度是2比特。具體地說，模式數據可以設置為以下任何一種(00)，其表示 非激活狀態；以及(01)、(10)和(11)，其分別表示第一模式至第三模式。應注意，在BIST 電路之間的模式的數量可以不同。例如，考慮這樣的情況模式數據(10)寫入到第三BIST電路BIST3的BIST地址， 模式數據(01)寫入到第四BIST電路BIST4的BIST地址，模式數據(00)寫入到其它BIST 電路中的每一個的BIST地址。在此情況下，第三BIST電路BIST3被設置為第二模式，第四 BIST電路BIST4被設置為第一模式，而其它BIST電路被設置為非激活模式。測試數據輸出線DATA-OUT用於將由於BIST而獲得的數據從DUT 200發送到ATE 100。用於獲取測試結果信號SR的第二控制信號SCNT2經由測試數據輸出線DATA-OUT而從 ATE 100發送到DUT 200。由於此數據發送，測試結果信號SR經由測試數據輸出線DATA-OUT 而從DUT 200發送到ATE 100。在圖2中，第二控制信號SCNT2示出為地址數據ADRS-R。ATE 100將地址數據 ADRS-R發送到DUT 200，地址數據ADRS-R用於指定DUT 200側所提供的每一個存儲器或寄 存器的地址。結果，存儲在指定地址處的測試結果信號SR作為讀出數據RD而被發送到ATE 100。從ATE 100將包括待提供給每一個BIST電路的測試圖樣的第三控制信號SCNT3 經由測試數據輸入線DATA-IN提供給DUT 200。第三控制信號SCNT3包括地址數據 ADRS-W，其表示測試圖樣目的地BIST電路；以及寫入數據WD，其為待提供給BIST電路的測 試圖樣。經由測試數據輸入線DATA-IN和測試數據輸出線DATA-OUT執行的數據傳輸可以 使用提供雙向傳輸的單條線(諸如I2C總線)或者使用兩條分離的線來實現。用於同步經由測試數據輸入線DATA-IN、測試數據輸出線DATA-OUT、以及BIST選 擇線BIST-SEL的數據傳輸的時鐘是經由時鐘線CLOCK來發送的。指示BIST的開始計時或停止計時的第四控制信號SCNT4(還被稱為「開始/停止 信號」)經由開始/停止信號線START/STOP而被發送。當開始/停止信號START/STOP為 肯定時，已經設置為激活模式的BIST電路開始BIST操作。當開始/停止信號START/STOP 為否定時，BIST電路停止BIST操作。選項擴展線Option-I至Option-N用於控制每一個BIST電路的獨特的控制操作。 選項擴展線可以用作模擬BIST電路所需的先進的且複雜的控制信號的傳輸的輸入埠。 可替選地，選項擴展線可以用作多比特數據從DUT 200到ATE 100傳輸的輸出埠。圖3是示出BISI同步控制單元22的操作的時序圖。一般而言，ATE 100被配置 成，使得能夠按照時鐘的增量(測試速率)以實時方式控制DUT 200的操作頻率。例如，DUT 200在特定時段內操作在正常的操作時鐘下，在另一時段內操作在正常時鐘的兩倍(兩倍 速率)下，在又一時段內操作在正常時鐘的一半(一半速率)下。相應地，經由數字主總線 BUSl發送到DUT 200的和/或從DUT 200接收的數據的周期也可以根據測試程序10以實 時方式按期望而改變。在這樣的情況下，BISI同步控制單元22將經由測試控制總線BUS3傳輸的數據與 測試周期同步。圖3所示的DATA-IN是BISI命令控制單元12所生成的數據，並且該DATA-IN與預定的時鐘信號CLOCK同步。BISI同步控制單元22接收與時鐘CLOCK同步的測試數據 輸入信號DATA-IN，並且將所接收到的測試數據輸入信號DATA-IN與測試周期CYC_TEST同 步。所同步的測試數據輸入信號DATA-IN_SYNC經由測試控制總線BUS3被提供給DUT 200。以上是ATE 100的整體配置。圖4是示出包括多個功能塊FB和多個BIST電路的DUT 200的具體配置示例的框 圖。圖4所示的DUT 200是超外差接收機電路。DUT 200包括存儲器電路30、基帶電路32、A/D轉換器34、LPF (低通濾波器)36、 混頻器38、本地振蕩器40、圖像移除濾波器42、LNA (低噪聲放大器)44、以及BPF (帶通濾波 器)46，並且還包括測試前述部件的存儲器BIST電路50、邏輯BIST電路52、以及模擬BIST 電路 54、56、58、60、62 和 64。輸入RF信號RFin輸入到模擬I/O埠 P5。BPF 46對具有的載波頻率為中心頻 率的RF信號(RFin)執行濾波處理。LNA 44通過放大濾波後的RF信號RFl來生成RF信號 RF2。圖像移除濾波器42使得圖像頻率衰減，從而防止歸因於在下遊步驟中執行的下轉換 而產生的圖像幹擾，由此生成RF信號RF3。本地振蕩器40按與RF頻率(載波頻率)相同 的本地頻率而振蕩。混頻器38將從圖像移除濾波器42輸出的RF信號RF3與本地信號LO 混頻，由此執行下轉換。在RF信號RFin已經歷過正交調製的情況下，混頻器38輸出模擬 基帶信號，該模擬基帶信號包括同相分量BB_I和正交分量BB_Q。模擬基帶信號BB被LPF 36濾波，並且被A/D轉換器34轉換為數字值。A/D轉換器34的輸出被輸入到基帶電路32， 然後經歷解調處理。圖4所示的存儲器電路30和基帶電路32對應於圖1所示的存儲器電路FBl和邏 輯電路FB2。此外，圖4所示的A/D轉換器34對應於圖1所示的D/A-A/D轉換器FB3。圖 4所示的LPF 36、混頻器38、本地振蕩器40、圖像移除濾波器42、LNA44以及BPF 46對應於 圖1所示的模擬電路FB4。存儲器BIST電路50是測試存儲器電路30的BIST電路。邏輯BIST電路52是測 試基帶電路32的BIST電路。例如，存儲器BIST電路50和邏輯BIST電路52執行邊界掃 描測試。模擬BIST電路M、56、58、60、62和64對應於圖1所示的模擬BIST組212。模擬BIST電路M是任意波形發生器，並且將模擬波形提供給A/D轉換器34的輸 入端。在模擬BIST電路M設置為激活狀態的情況下，A/D轉換器34將模擬波形轉換為數 字值。基帶電路32對所轉換出的數字值執行預定的信號處理，並且確定A/D轉換器34是 否正常地操作。可替選地，可以進行這樣的布置數字值經由數字I/O埠 P4輸出到ATE 100(未示出)，而不涉及基帶電路32所進行的信號處理，並且將質量檢查留給ATE 100。模擬BIST電路56、58、60、62和64在RF信號被提供給模擬I/O埠 P5的狀態下 執行BIST。模擬BIST電路64被提供用於測試BPF 46。例如，模擬BIST電路64包括譜分析 器和A/D轉換器。在模擬BIST電路64執行測試的步驟中，ATE 100 (未示出)將預定的RF 信號提供給模擬I/O埠 P5。模擬BIST電路64的譜分析器將BPF 46所濾波的RF信號 RFl的每一頻帶的強度轉換為數字值。所獲得的譜數據與期望值進行比較。因而，模擬BIST 電路64確定BPF 46是否正常地操作。可替選地，接口電路202輸出譜數據作為測試數據輸出信號DATA-OUT。模擬BIST電路62被提供用於測試LNA 44，並且例如是數位化器。模擬BIST電路 62在RF信號被提供給模擬I/O埠 P5的狀態下，對從LNA 44輸出的RF信號RF2進行數 字化，並且測量RF信號RF2的幅度電平。該幅度電平被輸出到ATE 100作為測試數據輸出 信號DATA-OUT。ATE 100基于波形電平確定LNA 44是否根據所設計的波形電平而操作。模擬BIST電路60和模擬BIST電路58被提供用於分別測試圖像移除濾波器42 和本地振蕩器40。其配置和操作與模擬BIST電路64的配置和操作相同。因此，模擬BIST 電路60、58和64可被配置成單個電路，而待測量的模擬電路可以根據前述模式而切換。模擬BIST電路56被提供用於測試LPF 36。模擬BIST電路56的配置和操作與模 擬BIST電路62的配置和操作相同。因此，模擬BIST電路56和模擬BIST電路62可被配 置成單個電路。模擬BIST電路基本上是測量設備。然而，這樣的布置方式僅需要測試對應功能塊 的功能。因此，模擬BIST電路可被以簡單的方式進行配置。以譜分析器作為示例進行描 述。通用譜分析器需要高的頻率解析度(若干kHz或更高)和寬的頻帶(從DC上達若干 GHz)。然而，模擬BIST電路僅需要測量預定頻率範圍的功能，預定頻率範圍具有的中心頻 率為待輸入到DUT 200的頻帶。此外，只要可以檢查對應的模擬電路是否正常地操作，模擬 BIST電路就可以具有低的頻率解析度。例如，在RF信號的帶寬為Df的情況下，模擬BIST 電路可以具有Df/n(n是等於10或更小的實數)的頻率解析度。此外，數位化器、A/D轉換器、以及D/A轉換器中的每一個應被設計成具有所需的 足夠的用於檢查對應功能塊的解析度。每一個BIST電路是對於DUT 200的實際操作模式並非必要的電路。因此，其電路 規模應當儘可能多地減少。然而，在某些情況下，需要執行這樣的BIST電路的校準，使得能 夠以高的精度來測試DUT 200中所包含的模擬電路塊中的每一個。具體地說，在通過微制 造工藝所實現的測量電路待以高的精度和高的解析度操作的情況下，校準功能對於補償歸 因於工藝的不規則性和溫度的改變而導致的誤差是不可或缺的。下面將描述用於DUT 200的模擬BIST電路的校準機構。圖5是示出包括用於模 擬BIST電路的校準機構的DUT 200的配置的框圖。如上所述，在圖5所示的DUT 200中， 單個模擬BIST電路58被多個模擬電路40、42和46所共享。校準埠 P7被提供給DUT 200。校準信號CAL經由校準總線BUS4從測試單元(圖 5中的RF測試單元16)輸入。應注意，校準總線BUS4和模擬主總線BUS2可被設置成公共 總線的形式。開關矩陣70被設置在多個模擬電路40、42和46與模擬BIST電路58之間。開關 矩陣70的多個輸入端連接到模擬電路40、42和46的輸出端以及校準埠 P7。開關矩陣 70的輸出端連接到模擬BIST電路58。開關矩陣70的狀態根據前述BIST選擇信號BIST-SEL的模式數據MD而受控。通過上述配置，已知的校準信號CAL可以經由開關矩陣70輸入到模擬BIST電路 58。模擬BIST電路58根據校準信號CAL輸出測試數據D10。測試數據DlO經由BISI控制 電路202輸出到ATE 100。ATE 100根據校準信號CAL與測試數據DlO之間的關係執行模 擬BIST電路58的校準。校準可以由根據測試程序10而操作的處理器(CPU)執行。同樣，測試單元中的任何一個可以執行該校準。用於校準模擬BIST電路58的校準控制信號D12 作為測試數據輸入信號DATA-IN從ATE 100輸出到DUT 200。模擬BIST電路58根據校準 控制信號D12而被校準。例如，在模擬BIST電路58具有譜分析功能的情況下，RF測試單元16將具有已知 頻率分量的RF信號提供給校準埠 P7作為校準信號CAL。在模擬BIST電路58所測量出 的測量譜與校準信號CAL的頻率分量不匹配的情況下，模擬BIST電路58根據校準控制信 號D12而被校準。最後，將描述根據本發明實施方式的可以由ATE 100和DUT 200提供的測試的某 些具體示例。以下將在這樣的假設下進行描述數字BIST電路(BIST1和BISD)執行存儲 器電路FBl和邏輯電路FB2的邊界掃描測試，並且第三BIST電路BIST3所執行的D/A-A/D 轉換器FB3的測試可以在三種模式之間切換。測試示例1在存儲器電路FBl的邊界掃描測試是由第一 BIST電路BISTl執行的情況下，首 先，僅第一 BIST電路BISTl根據BIST選擇信號BIST-SEL而被設置為激活狀態。也就是 說，BISI命令控制單元12生成BIST選擇信號BIST-SEL，師的「1」寫入到第一 BIST電路的 BIST地址，而「0」寫入到其它BIST地址。隨後，BISI命令控制單元12肯定開始/停止信號START/STOP。在接收到開始/ 停止信號START/STOP時，包含在BIST電路BISTl內的呈內置部件形式的圖樣發生器(偽 隨機圖樣發生器)開始生成預定的測試圖樣。所生成的測試圖樣經由存儲器電路FBl中形 成的雙穩態觸發器或鎖存器的菊花鏈而被發送。BIST電路BISTl在菊花鏈的輸入圖樣與 輸出圖樣之間進行比較，並且確定輸入圖樣與輸出圖樣是否彼此匹配。由此，確定存儲器電 路FBl是否正常地操作，並且指示判斷結果的數據被存儲在DUT 200內所包括的存儲區域 (存儲器或寄存器)中的預定地址處。隨後，使用測試數據輸出信號DATA_0UT，BISI命令控制單元12指定存儲指示判斷 結果的數據的地址，並且讀出指示判斷結果的數據。測試示例2第一 BIST電路BISTl可以操作在另一模式(第二模式)下。在第二模式下，代替 使用包含在DUT 200內的呈內置部件形式的圖樣發生器，可以通過包含在ATE 100內的呈 內置部件形式的圖樣發生器來生成預定的圖樣。所生成的預定的圖樣可被提供給ATE 100 作為測試數據輸入信號DATA-IN。在此情況下，首先，第一 BIST電路BISTl根據BIST選擇信號BIST-SEL而被設置成 第二模式。然後，開始/停止信號START/STOP被肯定，並且使用測試數據輸入信號DATA-IN 經由測試控制總線BUS3而將預定的圖樣提供給第一BIST電路BIST1。測試圖樣是經由包含 在存儲器電路FBl內的菊花鏈而發送的，並且被存儲在DUT 200內所包括的存儲區域(存 儲器或寄存器)中的預定地址處。隨後，BISI命令控制單元12使用測試數據輸出信號DATA-OUT指定預定的地址， 並且讀出數據。經由菊花鏈而發送的測試圖樣經由測試控制總線BUS3返回到ATE 100作 為測試數據輸出信號DTA-OUT。ATE 100在提供給DUT 200的測試圖樣與所返回的測試圖 樣之間進行比較，並且確定DUT 200是否正常地操作。
此外，第二BIST電路為邏輯電路FB2提供與測試示例1和測試示例2相同的測試。測試示例3在特定的模式(第一模式或第二模式)下，第三BIST電路BIST3在D/A轉換器和 A/D轉換器串聯的狀態下測試它們。在該模式下，當數位訊號Dl被提供給D/A轉換器的輸 入時，數位訊號Dl被轉換為模擬信號Al，模擬信號Al被A/D轉換器再轉換為數位訊號D2。在第一模式下，數字值Dl由包含在DUT 200內的呈內置部件的形式的圖樣發生器 生成。第三BIST電路BIST3在數字值Dl與數字值D2之間進行比較，並且將指示比較結果 的數據輸出到ATE 100作為測試數據輸出信號DATA-OUT。在第二模式下，待輸入到D/A轉換器的數字值Dl是由ATE 100使用前述測試數據 輸入信號DATA-IN而提供的。從A/D轉換器輸出的數字值D2返回到ATE 100作為測試數 據輸出信號DATA-OUT。ATE 100在提供給DUT 200的測試圖樣與所返回的測試圖樣之間進 行比較，並且確定DUT 200是否正常地操作。在第三模式下，A/D轉換器和D/A轉換器彼此分離。如圖4所示，任意波形發生器 被安裝為模擬BIST電路BIST3。任意波形發生器將已知的模擬波形提供給A/D轉換器的輸 入。模擬BIST電路BIST3自身或ATE 100將A/D轉換器所生成的數位訊號與期望值進行 比較，由此測試A/D轉換器。圖6是示出根據一個變型的DUT 200的配置的框圖。圖1所示的DUT 200具有這 樣的配置多個BIST電路BISTl至BIST5以樹形結構的形式連接到BISI控制電路202。另 一方面，根據該變型，多個BIST電路BISTl至BIST5以及BISI控制電路202經由環形總線 彼此連接。雖然已經使用具體術語描述了本發明的優選實施方式，但是這樣的描述僅用於說 明的目的，並且應理解，在不脫離所附權利要求的精神和範圍的情況下，可以進行改動和變型。工業應用性本發明可以應用於一種測試裝置。
權利要求
1.一種用於半導體設備的測試裝置，其中，所述半導體設備包括多個功能塊，所述多個功能塊經由主總線輸入/輸出信號，並且執行預定的信號處理；多個內置自測電路，即多個BIST電路，所述多個BIST電路按照功能塊的增量而設置， 所述多個BIST電路中的每一個測試對應的功能塊，並且根據測試結果生成數位訊號形式 的測試結果信號；以及接口電路，該接口電路經由不同於所述主總線的測試控制總線連接到所述測試裝置， 接收從所述測試裝置輸出的控制信號，並且被配置成，使得所述接口電路能夠根據所述控 制信號控制所述多個BIST電路，並且使得所述測試裝置能夠經由所述測試控制總線讀出 根據所述控制信號而指定的測試結果信號，並且，其中所述測試裝置包括測試單元，該測試單元經由所述主總線發送信號到所述半導體設備和/或從所述半導 體設備接收信號，並且指令所述功能塊中的至少一個執行所述預定的信號處理；以及控制單元，該控制單元生成第一控制信號和第二控制信號，並且將所述第一控制信號 和所述第二控制信號經由所述測試控制總線提供給所述半導體設備，所述第一控制信號用 於分別控制包含在所述半導體設備內的所述多個BIST電路，所述第二控制信號用於從包 含在所述半導體設備內的所述接口電路讀出由BIST電路生成的測試結果信號。
2.根據權利要求1所述的測試裝置，其中，所述控制單元生成的所述第一控制信號至 少包括選擇信號，該選擇信號從所述多個BIST電路中指示待設置為激活狀態的BIST電路。
3.根據權利要求2所述的測試裝置，其中，所述多個BIST電路中的至少一個被配置成， 使得該BIST電路能夠在多個模式之間進行切換，並且，其中所述選擇信號包括用於設置所述模式的模式數據。
4.根據權利要求1至3中任一項所述的測試裝置，其中，所述控制單元還生成包括待提 供給每一個BIST電路的測試圖樣的第三控制信號，並且將所述第三控制信號經由所述測 試控制總線提供給所述半導體設備。
5.根據權利要求1至3中任一項所述的測試裝置，其中，所述控制單元還生成用於指令 BIST電路開始或者停止所述測試的第四控制信號，並且將所述第四控制信號經由所述測試 控制總線提供給所述半導體設備。
6.根據權利要求1至3中任一項所述的測試裝置，其中，所述控制單元生成選項信號， 該選項信號用於對所述多個BIST電路中的至少一個執行獨特的控制操作，並且，其中所述測試控制總線包括用於傳輸所述選項信號的另一信號線，該選項信號 不同於所述第一控制信號和第二控制信號。
7.根據權利要求2所述的測試裝置，其中，在所述測試單元發送信號到所述半導體設 備和/或從所述半導體設備接收信號，並且所述功能塊中的至少一個執行所述預定的信號 處理的狀態下，所述控制單元將與該功能塊對應的BIST電路設置為激活狀態，由此測試該 功能塊。
8.根據權利要求7所述的測試裝置，還包括同步控制單元，該同步控制單元接收由所 述控制單元所生成的控制信號，並且與由所述測試單元所提供的測試速率同步地輸出所述 控制信號。
9.根據權利要求1至3中任一項所述的測試裝置，其中，在所述多個BIST電路中，具有相同功能的BIST電路被多個功能塊共享。
10.根據權利要求1至3中任一項所述的測試裝置，其中，所述BIST電路中的至少一個 允許校準信號經由校準總線輸入，並且，其中所述測試裝置的測試單元被配置成，使得該測試單元能夠生成校準信號，並且，其中所述控制單元獲取由於所述BIST電路執行校準信號處理而生成的測試結 果信號，並且根據所述測試結果信號生成用於校準所述BIST電路的第五控制信號。
11.一種半導體設備，包括多個功能塊，所述多個功能塊經由主總線輸入/輸出信號，並且執行預定的信號處理；多個內置自測電路，即多個BIST電路，所述多個BIST電路按照功能塊的增量而設置， 所述多個BIST電路中的每一個測試對應的功能塊，並且根據測試結果生成數位訊號形式 的測試結果信號；以及接口電路，該接口電路經由不同於所述主總線的測試控制總線接收從測試裝置輸出的 控制信號，並且被配置成，使得所述接口電路能夠根據所述控制信號控制所述多個BIST電 路，並且使得所述測試裝置能夠經由所述測試控制總線讀出根據所述控制信號而指定的測 試結果信號。
12.根據權利要求11所述的半導體設備，其中，所述控制信號至少包括選擇信號，該 選擇信號指示所述多個BIST電路中的哪一個待設置為激活狀態；以及測試數據輸入信號， 該測試數據輸入信號包括待提供給設置為激活狀態的BIST電路的測試圖樣，並且，其中根據所述選擇信號設置為激活狀態的BIST電路接收所述測試數據輸入信 號，並且測試所述對應的功能塊。
13.根據權利要求12所述的半導體設備，其中，所述多個BIST電路中的至少一個被配 置成，使得該BIST電路能夠在多個模式之間進行切換，並且，其中所述接口電路根據包含在所述選擇信號中的模式數據設置所述BIST電路 的模式。
14.根據權利要求12所述的半導體設備，其中，根據所述選擇信號設置為激活狀態的 BIST電路根據包含在所述控制信號中的開始/停止信號，開始測試或者停止測試。
15.根據權利要求11所述的半導體設備，其中，在至少一個功能塊執行所述預定的信 號處理的狀態下，與該功能塊對應的BIST電路測試該功能塊。
16.根據權利要求11所述的半導體設備，其中，在所述多個BIST電路中，具有相同功能 的BIST電路被多個功能塊共享。
17.根據權利要求11所述的半導體設備，其中，所述BIST電路中的至少一個允許校準 信號經由校準總線輸入，並且，其中所述BIST電路輸出通過處理所述校準信號而獲得的結果作為所述測試結 果信號。
全文摘要
接口電路經由與主總線不同的測試控制總線BUS3連接到ATE，接收從ATE輸出的控制信號，並且根據該控制信號控制多個BIST電路。此外，DUT被配置成，使得ATE能夠經由測試控制總線讀出該控制信號所指定的測試結果信號。BISI同步控制單元生成第一控制信號和第二控制信號，並且將這些信號經由測試控制總線提供給DUT，所述第一控制信號用於各個地控制包含在DUT中的多個BIST電路，所述第二控制信號用於讀取BIST電路所生成的測試結果信號。
文檔編號G01R31/319GK102089669SQ200980127150
公開日2011年6月8日 申請日期2009年7月9日 優先權日2008年7月11日
發明者岡安俊幸, 渡邊大輔 申請人:株式會社愛德萬測試