高q迴轉器結構的製作方法

2023-05-22 09:49:01

專利名稱：高q迴轉器結構的製作方法
技術領域：
本發明涉及包括至少一個用諸如積分器和/或迴轉器(gyrator)之類線路的放大器對電感器的阻抗進行仿真的濾波級的濾波電路。本發明還涉及這樣的濾波電路的製造(設計)方法。
本發明具體涉及的問題是怎樣將複雜的(高階)濾波器設計成使實際實現的濾波電路的實際濾波器特性與理論設計的濾波器特性一致。本發明還涉及怎樣可以將這樣的複雜(例如是高階的)濾波器設計成穩定的濾波器的問題。
背景技術：
如

圖1所示，一個濾波電路通常包括多個濾波級FST1，...，FSTi，第一個濾波級FST1由一個例如示為一個電流源CS和源阻抗SI的源驅動，而最後一個濾波級FSTi的輸出端接有一個輸出阻抗OI。如在該技術領域內工作的技術人員所周知，濾波器的傳遞函數本質上是一個在複平面內有多個極點和零點的多項式。根據這些濾波級FSTi分別是一階或高階濾波級的情況，就可以獲得所要求的濾波功能，因此也就可以獲得所要求的濾波器特性。
下面，假設每濾波級FSTi包括一個單獨的電晶體或者迴轉器。當然，本發明並不局限於每個濾波級就是所述類型，也可以使用高階濾波級。
根據所要求的濾波器傳遞函數，每個濾波級用一些線圈、電阻和電容實現。例如，除了頻率很高而可以用幾nH的晶片內線圈之外，晶片內濾波器通常局限於電阻/電容濾波級。因此，在這樣的無源濾波器實現(即，在濾波級FSTi內沒有有源電路)中，問題是用一個無源的線圈結構怎樣可以實現或者是否可以實現準確的線圈(特別是線圈阻抗)。
也如濾波器設計技術領域的技術人員所周知，通常用有源的晶片內濾波器來迴避無源濾波器線路中對線圈的限制。在這樣的有源濾波器內，用放大器那樣的電路來模擬電感器的阻抗。也就是說，用一個有源電路來替代線圈。對於連續時間濾波器，放大器那樣的電路通常包括積分器或者迴轉器，而對於離散時間電路數字濾波器，則用積分器來模擬線圈阻抗。
用積分器實現的連續時間濾波器通常在迴路內用這樣的一些元。在一個迴路內的兩個積分器實際上形成了一個迴轉器。如果正向和反向積分器具有相同的增益特性，它們就形成了一個無源迴轉器，而如果正向和反向積分器不具有相同的增益特性，它們就形成了一個有源(或者說不對稱)迴轉器。圖2示出了一個迴轉器的典型方框圖及其等效電路。輸入電壓V1和輸出電壓V2通過迴轉常數gm*耦合，成為I1＝-gm*V2和I2＝gm*V1。因此，圖2所示的迴轉器包括一個正跨導gm*和一個負跨導-gm*。
圖3示出了圖2所示迴轉器採用至少一個共模反饋段CMIi、CMOi和一個迴轉器內核段GCi的典型實現。如圖3所示，負跨導-gm*通常是通過採用差動信號和將一對接線交叉形成的。也就是說，迴轉器內核段GCi包括四個反相器GIli-GI4i，在一對輸入端i_1、i_2和一對輸出端o_1、o_2之間連接成一個環形結構。共模反饋段CMIi、CMOi連接在這對輸入端之間和/或輸出端之間，包括兩個分別由相應反相器CMI1、CMO1和短路反相器CMI2、CMO2形成的串聯連接，反相併聯在所述輸入端之間或所述輸出端之間。應指出的是，輸入和輸出共模反饋段CMIi、CMOi之一就足以獲得正跨導gm*，而一個迴轉器內核段GCi足以獲得負跨導-gm*。
然而，無論是實際反相器怎樣實現的(用MOS、CMOS、BiCMOS或雙極型電晶體)，這樣交叉接線形成了一個通過四個反相器GI1I、GI2i、GI3i。GI4i的迴路。圖4示出了圖3中的反相器用兩個CMOS電晶體T1(例如為NMOS)和T2(例如為PMOS)實現的情況，這兩個電晶體的漏極D和控制極G分別連接在一起，而源極接地。類似，短路反相器相應於圖4所示的電路配置再將輸入端In與輸出端Out連接在一起。
此外，可以用差動放大器電路實現迴轉器，如圖5a、5b所示。圖5a在左側示出了用一個差動放大器實現跨導器的符號，而在右側示出了這種差動式放大器用CMOS技術實現的反相器實現方式。兩個反相器I1、I2(例如具有如圖4所示的電路配置)分別連接到加有偏壓bias1、bias2的第一和第二電流源CS1、CS2上。
圖5b示出了圖3的迴轉器內核段GCi採用圖5a所示的差動跨導器配置的情況。如圖5b的左側所示，兩個差動跨導器DA1、DA2配置成一個反饋迴路，因此採用圖5a的電路配置，導致一個與圖3中所示的類似的結構，即在迴轉器內核段GCi內的一些環狀電路。
在圖5b中，含有兩個圖5a的電路配置，導致有兩個第一電流源CS11、CS12，兩個第二電流源CS21、CS22，兩個第一反相器I11、I12，以及兩個第二反相器I21、I22。
應指出的是，任何如圖3、4、5所示的迴轉器配置可以用於象以下將說明的按照本發明設計的濾波電路。也就是說，本發明並不局限於任何具體的迴轉器結構。然而，任何迴轉器結構都會導致如圖3所示的迴轉器內核段GCi的環狀電路。唯一差別是，對於圖5b中所示的差動放大器來說不需要共模反饋，因為在差動跨導器內存在一個高的CMRR(共模抑制比)。
如上所述，迴轉器的這種環狀配置會導致有穩定性問題，而基於迴轉器(和積分器)的濾波器的穩定性分析是相同的，因為積分器是迴轉器迴路的一部分。因此，對迴轉器的分析就積分器配置來說也是有效的。
現有技術包括一個如圖3所示的迴轉器結構的濾波電路的穩定性已經由B.Nauta作了研究，這可參見B.Nauta的「CMOS跨導，用於很高頻率的C濾波技術」(「A CMOS transconductance-C filter technique forvery high frequencies」，IEEE，Solid-State Circuits，SC-27，pages 142-153，February 1992)。在這個現有技術的文件中，圖3這個電路(下面稱為Nauta單元)的穩定性是在假設圖3中的這些積分器用MOS或CMOS電晶體實現的基礎上得出的。如在電晶體技術領域內工作的技術人員所周知，每個MOS或CMOS電晶體有著一個具有特定尺寸的溝道區，而使載流子通過這個溝道(在源極與漏極之間)所需的時間將影響CMOS或MOS電晶體的開關特性。
在一篇是上面所提到的IEEE文章的基礎的博士論文中，Nauta介紹了若干個簡單的濾波器和複雜的中頻(IF)濾波器。低階的濾波器結構可以工作得很好，而比較複雜的濾波器結構(高階濾波器)頻率響應很差。具體來說，所測得的濾波器特性偏離理論上預期的濾波器特性10dB以上。此外，還出現一些穩定性問題，而為了使濾波電路穩定，需要用一個獨立的Q調諧電路(為共模反饋網絡內的鎮流反相器獨立供電的電壓)來進行外部調整。實質上，在共模反饋段內添加鎮流器件或規劃反相器的尺寸減小了濾波電路與濾波器輸出電導的相關性，因此可以得到較為穩定的濾波器特性。雖然Nauta通過添加Q調諧電路實現了使濾波器穩定，但濾波器特性還是顯著地偏離所預期的特性。因此，只在共模反饋網絡內添加鎮流反相器對於保持穩定性和獲得所要求的濾波器特性顯然是不夠的。此外，每個迴轉器都需要一個獨立的Q調諧迴路。
包括Nauta小區的低階濾波器可以很好工作，因為有外部終端為迴轉器提供了一個足夠的負載，使它穩定。相反，高階濾波器勢必有一些內部節點得不到足以使濾波器穩定的負載。
因此，由於迴轉器單元在穩定性上不可靠，還沒有複雜的有源連續時間晶片內MOS濾波器作為產品成功地生產出來，可使用的例子僅僅局限於低階濾波器或低階濾波器的級聯(具有較差的靈敏度特性)。
發明概要因此，如上所述，本發明的目的是提供一種包括至少一個含有至少一個迴轉器的濾波級的濾波電路和製造這種濾波電路的方法，使得這種濾波電路在使用一些高階濾波級時也是穩定的，而且實際得到的濾波器特性與理論上所預期的濾波器特性一致。
這個目的是由包括至少一個濾波級的濾波電路(權利要求11)實現的，所述濾波級包括一個迴轉器內核段，所述迴轉器內核段具有四個反相器，在一對輸入端與一對輸出端之間相互連接成一個環形結構的；至少一個連接在這對輸入端之間和/或這對輸出端之間的共模反饋段，所述共模反饋段包括兩個分別由一個反相器和一個短路反相器形成的串聯連接，反相併聯在所述輸入端之間或所述輸出端之間；所述反相器各由至少一個具有一個控制極、漏極、源極和一個在所述漏極與源極之間的溝道區的MOS、CMOS或BiCMOS電晶體構成；其中，迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸選擇成滿足以下關係
g*C≥gm*cm其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段有效跨容(transcapacitance)。
此外，這個目的也由一種製造一種包括至少一個濾波級的濾波電路的方法(權利要求1)實現，所述方法包括下列步驟為所述至少一個濾波級各配置一個迴轉器內核段，所述迴轉器內核段具有四個反相器，在一對輸入端與一對輸出端之間相互連接成一個環形結構；以及配置至少一個連接在這對輸入端之間和/或這對輸出端之間的共模反饋段，所述共模反饋段包括兩個分別由一個反相器和一個短路反相器形成的串聯連接，反相併聯在所述輸入端之間或所述輸出端之間；每個所述反相器由至少一個具有一個控制極、一個漏極、一個源極和一個在所述漏極與源極之間的溝道區的MOS、CMOS或BiCMOS電晶體構成；所述方法還包括下列步驟將迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸選擇成滿足以下關係g*C≥gm*cm其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段的有效跨容。
此外，這個目的還由一種製造一種包括至少一個濾波級FSTi的濾波電路的方法實現，所述方法包括下列步驟為所述至少一個濾波級FSTi各配置(S1)一個迴轉器內核段GCi，所述迴轉器內核段GCi具有四個反相器I11、I12、I22、I21，在一對輸入端i_1、i_2與一對輸出端o_1、o_2之間相互連接成一個反饋迴路；其中這些反相器配置成一個差動跨導器結構，使得第一反相器I11和第二反相器I21分別配置在第一輸入端i_1與第一輸出端o_1之間和第二輸入端i_2與第二輸出端o_2之間；每個所述反相器由至少一個具有一個控制極G、一個漏極D、一個源極S和一個在所述漏極D與源極S之間的溝道區CH的MOS、CMOS或BiCMOS電晶體構成；將迴轉器內核段的電晶體的普通區尺寸CL、CB選擇(S4)成滿足以下關係g*C≥gm*cm其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段的有效跨容。
此外，這個目的還由一種包括至少一個濾波級FSTi的濾波電路實現，所述濾波電路包括至少一個具有一個迴轉器內核段GCi的濾波級FSTi，所述迴轉器內核段GCi具有四個反相器I11、I12、I22、I21，在一對輸入端i_1、i_2與一對輸出端o_1、o_2之間相互連接成一個反饋迴路；其中這些反相器配置成一個差動跨導器結構，使得第一反相器I11和第二反相器I21分別配置在第一輸入端i_1與第一輸出端o_1之間和第二輸入端i_2與第二輸出端o_2之間；每個所述反相器由至少一個具有一個控制極G、一個漏極D、一個源極S和一個在所述漏極D與源極S之間的溝道區CH的MOS、CMOS或BiCMOS電晶體構成；迴轉器內核段的電晶體的普通區尺寸CL、CB選擇成滿足以下關係g*C≥gm*cm其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段有效跨容。按照本發明，所發現的問題是，實際上是迴轉器電路內所用的電晶體結構的溝道延遲使電路不穩定，而且使實際濾波器特性偏離預期的理論濾波器特性。按照本發明，認識到了溝道電荷的非準靜態特性確實在器件的跨導內添加了一個寄生極點。這個額外的極點或延遲使迴轉器不穩定，因此必須正確地進行設計。所以，每當溝道延遲成為值得注意時，必需將溝道區尺寸設計成滿足g*C≥gm*cm。這樣也就也沒有必要在共模反饋網絡內添加對鎮流反相器的Q調諧。如果MOS電晶體的溝道區尺寸設計成能滿足這個條件，也可以提供具有出色的濾波器特性的高階濾波器。
按照本發明的第一方面，可以在迴轉器內核段內和共模反饋段內不同地改變溝道區尺寸。可以將共模反饋段的電晶體的溝道區保持不變，而減小迴轉器內核段的電晶體的溝道區長度，從而改變相應電晶體的跨導納(transadmittance)。因此，可以將這些器件縮小到使得它們的開路電壓增益低到不足以引起不穩定。
按照本發明的第二方面，可以將共模反饋段電晶體的溝道區尺寸保持不變，而減小迴轉器內核段的電晶體的溝道區長度和溝道區寬度，將相應電晶體的透射率(transmittance)保持不變，使得內核段的諧振頻率ωTcore大於濾波電路的諧振頻率ωOfilter。因此，可以將迴轉器內核器件按比例縮小到使得它們的延遲成為可忽略的。
按照本發明的第三方面，可以在溝道區尺寸已經設計成使得整個濾波器滿足g*C≥gm*cm時，還為共模反饋段添加附加的鎮流反相器。實質上，這樣增大了共模反饋段內共模鎮流反相器的電晶體的溝道區寬度。也就是說，加寬了CM鎮流反相器的溝道區，在這裡必須對連接到一個終端上的寬度實際上增大的CM鎮流反相器(CMI2和CMO2)和連接在終端之間的寬度可以保持不變的CM反相器(CMI1，CMO1)加以區別。
更可取的是，可以使CM反相器(CM1和/或CMO1)的溝道長度較長(即使這可能沒有加寬CM×2的好)，因為這將引起類似的增益不平衡。
按照本發明的第四方面，可以將前面提到的穩定性準則和下面討論的其他穩定性準則用於由一個配置成一個反饋迴路、而沒有附加的共模反饋段的差動跨導器形成的濾波電路。
以上提到的這些配置方式適用於反相器的對稱和不對稱實現。
從所附權利要求書中的這些從屬權利要求中可以看到本發明的進一步的有益實施方式和改善情況。此外，應指出的是本發明並不局限於下面所說明的這些實施例和例子，本發明的其他實施方式可以包括在權利要求書和在說明書中分別說明的特徵。下面，將結合附圖對本發明的實施例進行說明。
附圖簡要說明圖1示出了包括若干個現有技術的濾波級FST1，...，FSTi的典型濾波電路；圖2示出了迴轉器的等效電路；圖3示出了按照現有技術設計的包括一個內核段GCi和共模反饋段CMIi、CMOi的差動信號型迴轉器電路；圖4示出了在圖3中所用的反相器的CMOS電晶體結構；圖5a示出了差動跨導器的等效電路；圖5b示出了圖3中所示的迴轉器內核段GCi的差動跨導器實現；以及圖6示出了按照本發明設計的方法的流程圖。
應指出的是，在這些附圖中使用了一些相同或類似的標註數字，按照發明設計的濾波電路可以採用任何由MOS、CMOS、BiCMOS或雙極型電晶體實現的迴轉器內核結構。本發明也不局限於圖5b的差動跨導器結構或圖3所示的結構。
發明原理下面將結合對圖3中所示的Nauta單元的穩定性分析說明本發明的原理。然而，如上所述，類似的穩定性分析也適用於圖5b。此外，這種穩定性分析並不局限於MOS、CMOS或BiCMOS迴轉器結構，雙極型電晶體的迴轉器結構也可以用這種穩定性分析。這樣的雙極型電晶體不包括溝道，然而有與基極傳送關聯的延遲。因此，在這兩個技術中都有著基極/控制極延遲，即由於延遲，漏極/集電極電流不能立即對控制極/基極端的電壓的改變作出反應。額外的延遲於是取決於MOS溝道長度或雙極型電晶體基極擴散電阻和過渡時間。
本發明的發明者考慮了根據Nauta單元設計濾波迴轉器的一些問題。具體地說，考察了迴轉器穩定性Q值和匹配性能以及噪聲。匹配不是那麼重要的問題，但是在增大器件尺寸時通常會得到改善。噪聲在前面提到的IEEE文章中已經有了說明。
就實質上來說，本發明的原理建立在對圖3的Nauta單元迴轉器結構進行考慮到溝道延遲(即用來實現反相器和短路反相器的電晶體的溝道的延遲)的穩定性分析的思想的基礎上。可以得出圖3這個結構的導納矩陣為Yinv=yi+yf-yfym-yfyo+yf,---(1)]]>其中，yi為輸入導納，yo為輸出導納，yf為輸出端到輸入端的跨導納，而ym為輸入端到輸出端的跨導納。也就是說，全導納yshort＝(yi+yo+ym)。可以得出迴轉器內核段的導納矩陣Ycore為Ycore=yl+yf-yfym-yfym-yfyl+yf-yfym-yfyl+yf-yf-yfym-yfyl+yf,---(2)]]>共模反饋塊的導納矩陣可以確定為YCMYCM=2yl+ymym-2yf2yl+ymym-2yfym-2yf2yl+ymym-2yf2yl+ym,---(3)]]>在這兩個等式中，y1＝yi+yf+yo。因此，通過將兩個導納矩陣Ycore、YCM相加可以得出完整的迴轉器導納矩陣Ygyr為Ygyr=3yl+ym+yf-yfym-2yfym-yfym-yf3yl+ym+yf-yfym-2yfym-2yfym-yf3yl+ym+yf-yf-yfym-2yfym-yf3yl+ym+yf---(4)]]>在Nauta單元可能出現兩種類型的穩定性問題。首先，在共模內發生振蕩時，輸入端與輸出端同相，例如vi1＝vi2(其中Vi1和Vi2分別為輸入端i_1、i_2對地的電壓)。Nauta的共模反饋網絡CMIi保證這不可能發生，因為迴路增益對於共模信號被限制在1/2。因此，唯一需要分析的穩定性問題是對於差動情況，在這種情況下差動信號有以下關係vi1＝-vi2vo1＝-vo2ii1＝-ii2io1＝-io2(5)其中，vi1、vi2和vo1、vo2分別為輸入端i_1、i_2和輸出端o_1、o_2上的電壓，而ii1、ii2和io1、io2分別為輸入端和輸出端的電流。
式(4)、(5)可以用來對不必假設所有的反相器(電晶體)都相同的普遍情況進行穩定性分析。也就是說，矩陣Ygyr的元含有分別實現這些反相器的相應值。
在採用式(5)這些差動信號假設時，可以通過刪掉式(4)的最後兩行再將前兩列減去後兩列對問題進行簡化。這樣就得到一個更容易分析Nauta迴轉器單元的差動工作情況的簡化導納矩陣。因此，式(4)可以簡化為Ygyr=3(yi+2yf+yo)+ym-ymym3(yi+2yf+yo)+ym,---(6)]]>如果定義y1＝3(yi+2yf+yo)，這個等式還可進一步簡化。於是就得出以下等式Ygyr=Yl+ym-ymymYl+ym,---(7)]]>Δym表示跨導納之差，因此表示了共模反饋反相器內的增益不平衡(通常為ym的1-10％)。
在迴轉器導納矩陣Ygyr的式(7)中出現了重要的跨導納ym。根據實現相應反相器的情況(用CMOS、MOS、BiMOS或者雙極型電晶體)，ym構成了電晶體的特定延遲。如上面所說明的那樣，在MOS情況下，ym與溝道區尺寸或溝道延遲有關，而在雙極型實現中，ym相應於基極延遲。因此，可以說ym表示了由於集電極/發射極電流相對控制極/基極電流的延遲引起的影響。下面，將考慮MOS電晶體的具體情況，然而這些考慮同樣也適用於雙極型電晶體的情況。
在Nauta迴轉器電路用MOS電晶體實現時，可以假設yi＝Cgs，yf＝Cgd，而yo＝gd。在這裡，Cgs表示增益/源極電容Cgs，Cgd表示增益/漏極電容，而gd表示電晶體的輸出電導。如果負載主要是外部高Q電容器C0(即在迴轉器內核終端之間由於共模反饋段和/或附加的外部電容引起的總有效電容)，這個電容就必須添加到式(7)的對角元上。如果Y1展開為Y1＝s*C+g，於是可以為Y1得到以下的值C＝C0+3Cgs+6Cgd(8.1)；g＝3gD(8.2).
如果總有效電容主要是外部負載，就滿足C≈C0。
在這個階段應指出的是也可以為yi採用其他的近似，例如對於CMOS實現來說必須令yi＝CgsN+CgsP。技術人員可以根據在這裡介紹的原理導出對於不同類型的電晶體的情況。
對於穩定性分析唯一遺漏參數是MOS跨導納ym。在前面提到的IEEE文章中，MOS跨導納ym已經假設為是純粹電導的，而且假設總是可以得到一個穩定的系統。也就是說，在傳統的濾波器，沒有考慮在器件的跨導內添加了一個寄生極點的溝道延遲。然而，如在下面可以看到的那樣，如果沒有正確設計，這個額外的極點或者說延遲會使迴轉器不穩定。僅僅在特殊情況下，如果迴轉器例如加有電阻性的濾波器終端，整個電路可以是穩定的，即使迴轉器內核本身是不穩定的。這就是為什麼如在I EEE文章中給出的較簡單的濾波器實際上沒有顯示出任何穩定性問題而較複雜的(高階的)濾波器卻不能工作的原因。
按照本發明，已經認識到ym在穩定性分析中是一個有影響的參數，將它假設為純粹電導證明是不合理的。因此，按照本發明的原理，將對於非準靜態的MOS跨導納ym的非準靜態的溝道延遲(或者雙極型電晶體實現中的相應特性)模型化為ym=gmesgmgm1+sgmgm-scm,---(9)]]>其中，τgm＝2/EωT，cm＝2Cgs/E，而E≈5。ym、τgm和E的值可以從標準MOS電晶體技術手冊得到(例如見YP.Tsvidis的「MOS電晶體的工作原理和建模」(「Operation and modeling of the MOS transistor」，MeGraw-Hill，New York，1988))。
如從式(9)中可以看到的那樣，MOS跨導納ym實際上是一個純延遲(S平面內的一個圓圈)，這可以用一個極點近似或者用一個右半平面的零點近似。由於確切的延遲方程(式(9)中的第一項)在解特徵方程時導致超越方程，因此採用極點和零點近似。可以證明，對MOS跨導納y0的極點和零點近似導致同樣的對於穩定性分析來說是重要的相位滯後。零點近似使/ym/呈現高通特性，而極點近似導致低通特性。極點近似較為現實，但是分析起來比較複雜。因此，下面將按照本發明採用零點近似得出穩定性準則。
採用零點近似ym＝gm-s*cm，可以得出式(7)的特徵方程為Δ＝(Yl+Δym)2+y2m＝s2·(C2+c2m)+2s·(g·C-gm·cm)+g2+g2m，(10)其中，Δym已經假設為可以忽略，即在共模反饋反相器內轉移導納之間的差已經假設為零。也就是說，上式(10)是在迴轉器內核段的共模反饋電路內採用差動信號、採用零點近似和採用相同的電晶體的基礎上得出的。
式(10)為穩定的充分必要條件是s多項式的所有係數都為正的。於是，可以得出穩定性準則為g·C＞gm·cm， (11)必須指出，這個穩定性準則比IEEE文件更為新穎，因為式(11)是在將溝道延遲(在雙極型電晶體內為基極延遲)假設為不可忽略的附加延遲的情況下得出的。
在這個式中，g和C以及gm和cm相應於在式(8.1)、(8.2)和(9)中得到的值。特別是，採用了對ym的零點近似。
應指出的是，極點近似ym＝gm/(1+S*τgm)在得出式(7)的特性方程時導致同樣的穩定性準則。因此，沒有必要在這裡再對極點近似進行明確說明。
得到的重要結論是，式(11)給出了迴轉器內核段穩定必須滿足的具體關係，它與頻率無關，而且與反相器實現的複雜性無關。
雖然上面是結合g、C、gm和cm由式(8.1)、(8.2)和(9)表示的對稱情況對本發明的原理進行說明的，但可以看到即使對於不對稱的情況也滿足類似的關係。因此，無論所有的電晶體是否相同，滿足一個象式(11)那樣的普遍關係。
因此，在一般情況下，g將為迴轉器內核段終端的有效電導負載，C表示迴轉器內核段終端的有效電容負載，ym為迴轉器內核段的有效迴轉常數，而cm為迴轉器內核段的有效跨容。所以，以上關係(11)不局限於特定的對稱情況。
然而，無論對於對稱的情況還是對於不對稱的情況，實現本發明的要點是相同的，即穩定性分析不應該忽略式(9)的非準靜態的溝道延遲，應該將它選擇成滿足式(11)。如式(9)所示，gm和cm分別表示迴轉器內核段的有效迴轉常數或MOS跨導納ym的電阻性部分和迴轉器內核段的有效跨容或MOS跨導納ym的電容性部分。
按照本發明，迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸因此必須選擇成使g、C和gm、cm滿足式(11)。
在這個認識的基礎上可以設計出本發明的各種實施例。
與按NAUTA設計的比較如上面所說明的那樣，在IEEE刊物的這個現有技術文件和相應的博士論文中，沒有考慮溝道延遲(例如，式(9))，也沒有用到穩定性準則(11)。
實質上，Nauta建議在共模反饋段添加一些附加的Q調諧迴路，同時使器件儘可能小。也就是說Nauta建議縮小共模反饋電路和迴轉器內核段內所有器件和添加一個外部電容。按照式(11)，這會導致增大g和減小cm。因此，按照Nauta的設計規則如果滿足條件(11)但是需要外部電容，從而引起較大的失配(即係數擴展)，而且僅在濾波器的ωO大大小於ωT時才有用。此外，較小的帶有終端(附加的電容)的濾波器還由於這個終端而呈現為一個大的g。然而，這對於複雜的濾波器不起作用。
Nauta沒有考慮到溝道區尺寸必須同時對失配和穩定性優化，而且他的設計規則也沒有指出溝道區尺寸應該選擇成滿足式(11)。
也就是說，Nauta對溝道延遲作了一個簡短的分析，斷定溝道延遲不是問題，因為無論如何用的都是短溝道。也就是說，Nauta僅僅考慮了短溝道(即接近於使器件最小從而可以得到小於1/fT的延遲的技術)。採用這樣的短溝道，器件失配對於較複雜的濾波器來說會使具有這樣的短溝道的濾波器在傳遞特性上有很大的偏差(也就是說，通常不能實際使用)。
以下這些實施例是認識到應該考慮溝道延遲(或者諸如寬度和長度之類的溝道區尺寸)在式(11)的基礎上設計的。
第一實施例本發明的第一實施例涉及圖3所示的濾波電路，它包括至少一個濾波級FSTi，所述濾波級FSTi包括一個迴轉器內核段GCi，它有四個反相器GI1i-GI4i，在一對輸入端i_1、i_2和一對輸出端o_1、o_2之間連接成一個環形結構；至少一個連接在這對輸入端之間和/或輸出端之間的共模反饋段CMIi、CMOi，所述共模反饋段包括兩個分別由相應反相器CMI1、CMO1和短路反相器CMI2、CMO2形成的兩個串聯連接，反相併聯在所述輸入端之間或所述輸出端之間。每個所述反相器由至少一個具有一個控制極G、一個漏極D、一個源極S和一個在所述漏極D與源極S之間的溝道區CH的MOS、CMOS或BiCMOS電晶體構成；其中，迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸CL、CW選擇成滿足以下關係g*C＞gm*cm(16.1)其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段的有效跨容。
第一實施例基於縮小內核器件而不考慮共模反饋器件。因此，這些器件的開路電壓增益低到不能引起不穩定。也就是說，按照這第一種情況，溝道區尺寸選擇為在所述迴轉器內核段內與在所述共模反饋段內不同(然而，Nauta建議對於所有的器件採用同樣的尺寸)。
縮小內核器件導致增大g和顯著減小cm。因此，將共模反饋段電晶體的溝道區保持不變，而減小迴轉器內核段器件的溝道區長度，從而改變了相應電晶體的跨導納ym。這使濾波器/迴轉器內核穩定，但是有著一些失配問題，另一方面，這個設計策略已經不需要象在IEEE刊物的現有技術中所需要的Q調諧迴路。這是特別重要的，因為至少不是對於複雜濾波器來說Q調諧不起原來所提出的作用。採用按照第一實施例所提出的這種設計策略，一個Q調諧迴路將會起較好的作用，但是或多或少是有些多餘的。
第二實施例按照本發明的第二實施例，式(11)是通過將共模反饋段的電晶體的溝道區尺寸保持不變而減小迴轉器內核段的電晶體的溝道區長度和溝道區寬度來滿足的，使得相應電晶體的跨導納保持恆定，而內核段的諧振頻率ωTcore大於濾波電路的諧振頻率ωOfilter。第二實施例設計成一個如第一實施例的濾波電路那樣的仍對電晶體輸出電導gd敏感的濾波電路。
然而，由於第二實施例的迴轉器內核器件(電晶體)按比例縮小了，因此保持了對外部電容的匹配。在第二實施例中，由於為了滿足式(11)而減小了溝道區的長度和寬度，因此還充分減小了cm。
第三實施例按照本發明的第三實施例，將迴轉器內核段的電晶體相對保持不變，而增大共模反饋段電晶體的共模鎮流反相器CMI2、CMO2的溝道區長度和溝道區寬度。內核電晶體保持不變和增大共模反饋電晶體的溝道寬度導致g顯著增大。增大共模反饋段電晶體的寬度可以通過在共模反饋段鎮流反相器內添加例如鎮流反相器CMI2、CMO2與反相器並聯來實現。
按照第三實施例的準則，最有吸引力的是它僅對基本的器件特性(正向增益、過渡頻率和與過渡頻率有關的溝道延遲)敏感，這些器件特性與例如確定g的跨導gd相比，較好表徵、控制和建模。
於是，解決這種設計是從以上這些方案中選擇一個方案，用所有添加的外部電容器分別調諧每個的濾波迴轉器或積分器，使穩定的Q最大。所得到的電路將具有接近理想的傳遞特性，而對器件偏差不敏感，因為在設計中已經用式(11)考慮了附加的溝道延遲。
更可取的是，可以使CM反相器(CMI1和/或CMO1)的溝道長度較長(即使這可能沒有加寬CM×2好)，因為這將建立同樣的增益不平衡。
第四實施例如上面所說明的那樣，本發明的核心思想是將溝道延遲結合在穩定性分析的式(11)內。因此，可以說本發明的核心原理是分別選擇迴轉器MOS電晶體和/或積分器的溝道的尺寸，以消除可能導致式(11)不滿足的溝道延遲和有限開路電壓增益的影響。
如圖6所示，按照本發明設計一個穩定的濾波電路的流程圖包括步驟S1-S4。在步驟S1，為濾波器電路，更確切地說是各個濾波級FSTi，配置迴轉器內核段的電晶體。在步驟S2，至少在輸入端或者輸出端添加一個共模反饋段。與Nauta的設計對比，在步驟S3可以暫時假設式(11)不滿足。
本發明的思想現在是在步驟S4選擇迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸，使得式(11)滿足。
然後，在步驟S4，可以按照第一、第二或第三實施例執行溝道尺寸的選擇。
第五實施例還可以將第一和第三實施例結合起來。也就是說，可以通過減小迴轉器內核段的溝道區長度改變相應電晶體的跨導納，同時按照第三實施例增大共模反饋段的溝道區寬度，直到式(11)滿足。
也可以將第二和第三實施例結合起來。也就是說，通過減小迴轉器內核段電晶體的溝道區長度和溝道區寬度使相應電晶體的跨導納保持不變，同時增大共模反饋段的溝道區寬度。
此外，共模反饋段和迴轉器內核段內的所有電晶體可以是相同的，也可以是不同的。如果假設共模反饋段和迴轉器內核段內的所有電晶體是相同的，那麼每個反相器的電晶體包括一個電晶體結構，這個電晶體結構具有一個控制極/源極電容Cgs、一個控制極/漏極電容Cgd、一個輸出電導gd和一個包括電阻性部分gm和電容性部分cm的跨導納ym，在式(11)中的那些值具體表示為
C＝C0+3cgs+6Cgd(8.1)g＝3gD(8.2)。其中，C0為迴轉器內核終端之間由於共模反饋段和/或附加的外部電容引起的的總有效電容。如果採用對稱信號，C0就相應於輸入端/輸出端之間的總有效電容。
此外，應指出的是，可以使所有電晶體都以飽和方式工作，而且濾波器電路可以是一個差動信號型濾波器電路。此外，應指出的是在圖5a和圖5b中所示的任何電路配置，即迴轉器的差動跨導器實現是可能的。因此，對圖3的Nauta單元結構所作的說明同樣適合於圖5b的結構。
第六實施例此外，本發明的一個特殊實施例是使溝道延遲與迴轉器開路電壓增益互相抵消，即g*C＝gm*cm(12).
在這種情況下，所得到的Q是很高的(在名義上可以是無窮大)，從而使得高Q電路可以用低Q的有源器件來實現。對於滿足這個特殊關係(12)的情況，較小的外部終端就可以使濾波器的Q達到最大值，而使g*C＞＞gm*cm可以得到一個非常低的Q。
第七實施例如上面所說明的那樣，滿足式(11)的這個要求可以導致需使cm充分小，這可以通過使得迴轉器內核的反相器電晶體比共模反饋的短(即，使得ωT＞＞ωO)實現，也可以通過添加鎮流反相器(Nauta為進行Q控制所作的)對迴轉器內核單元加電阻性負載(即增大g)實現。
利用式(11)，而且假設典型的長溝道器件參數為ymyo=Ao=300]]>yicm=Cgscm=2.5,---(13)]]>C＝C0從而對於cm有以下具體關係cm=2CgsgyrggmCo3CoAoCo100.,---(14)]]>通過使迴轉器內核器件比短，可以增大內核器件的ωT(諧振頻率)，因此使cm減小與ωT增大相同的量。由於通常cm＝2.5*Cgs，因此可以得到以下關係；CgsgyrCo40,---(15)]]>在縮短迴轉器內核器件時，必須使它們的寬度變窄同樣的量，以保持gm不變。這樣按比例縮小或縮短器件將按比例增大gd，而迴轉器內電阻性損耗增大將使式(15)過分保守。然而，式(14)和(15)可以在假設典型的長溝道器件參數為式(13)時使用。在以上式(13)-(15)中的Co為在迴轉器內核終端之間的總有效電容。
第八實施例以上這些關係式(13)-(15)是在穩定性關係式(11)的零點模型近似的基礎上得出的。如上面所說明的那樣，極點模型近似將產生同樣的結果。這些結果可應用於MOS電晶體，對於在共模反饋段和內核段內選用相同的電晶體的情況通過零點或極點近似建立溝道延遲模型。
然而，MOS電晶體的輸入導納也對這個穩定性準則有影響。出於一些匹配考慮，這些MOS器件可能比它們的最小長度長，因此ωt可能接近於濾波器的ωo，這就是為什麼在這種情況下非準靜態的影響成為值得注意的。
在迴轉器用Cgs和gm(即由於yi等等引起的電抗性負載，見式(6))調諧時，MOS電晶體將工作在接近ωt，因此必須不僅在跨導納表示式中而且在輸入導納yi中包括非準靜態的荷電影響。對於最小長度器件，控制極阻抗也成為一個因素，但是在低頻迴轉器設計中這不是問題。
輸出導納通常足夠準確地模型化為一個電導gd，但是按照前面提到的1988年Y.P.Tsvidis的MOS電晶體手冊應該是gd/(1+s*τgm)。
溝道的分布式的和有損耗的特性添加了一個有效電導gch＝εgm≈5gm，與Cgs串聯。於是，溝道電荷顯示出低通的特徵，具有時間常數τgs＝Cgs/gch≈1/5ωt。跨導的時間常數為τgs的兩倍，因此τgm≈2/(5ωt)。然而，在仿真模型中通常忽略由於τgs和τgm引起的影響，但在解釋仿真結果時必須非常謹慎。
由於在輸入導納中添加了電阻性分量和代入了如上典型的MOS參數，式(6)可重新表示為Ygyr=3(sCgs1+sgs+2Cgd+gd1+sgm)-gm1+sgmgm1+sgm3(sCgs1+sgs+2Cgd+gd1+sgm)]]>(16)其中假設了Δgm可以忽略。此外，Cgd與Cgs相比通常是可以忽略的。因此，式(16)可以利用τgm＝2τgs予以簡化，從而可以得出式(16)的特徵方程為|Ygyr|=31+sgm0031+sgmsCgs1+sgm1+sgs+gd-gm3gm3sCgs1+sgm1+sgs+gd]]>(31+sgs)2]]>sCgs(1+s(gm-gs))+gd-gm3gm3sCgs(1+s(gm-gs))+gd(31+sgs)2.]]>sCgs(1+sgs)+gd-gm3gm3sCgs(1+sgs)+gd=0.---(17.1)]]>由於只需要考察右半平面的極點，在將式(17.1)的最後一個行列式展開後，於是可得到穩定條件為4C6gs(gdgm-(gdgm)2-g2d+g2m92g2m)4C6gs(1Ao-(1Ao)2-192)>0,---(17.2)]]>在A0＞＞1的假設下，解為A0＜9ε≈45. (18)為了滿足以上準則，迴轉器器件可以在尺寸上按比例縮小，如上面對第二實施例所作的說明。如果只是內核電晶體改變尺寸，它們必須按比例縮小得超過式(18)，因為gd項相應於所有的輸出電導之和。
如上面對在特徵方程中包括MOS電晶體輸入導納的第八實施例所說明的那樣，具體關係式(18)適用於在穩定性分析中還考慮輸入導納影響的情況下的溝道長度設計。
第九實施例如上面結合式(13)、(14)所說明的那樣，迴轉器的穩定性可以在ym＝gm-s*cm，cm≈εgm/(2ωt)≈Cgs/2.5的假設下足夠準確地加以研究。
在負載電容(式13中的C0)主要取決於一個損耗可以忽略的外部電容器時，可以用式(18)或者Cgsgyr3Co2AoCo40---(19)]]>的穩定性條件。如果負載主要是有損耗的控制極電容，可以用式(18)或者Ao=gmN+gmPgdN+gdP45.---(20)]]>作為穩定性準則。這兩個穩定性條件(19，20)可以這樣加以比較，將C0＝3Cgs gyr，A0＝gd/gm＝g/3/gm，cm＝2Cgs/ε代入式(14)後，得2Cgs9gdgmCgsAo92,---(21)]]>這與小一個因子2的式(18)相同。通過在式(16)的對角線上添加C0，可以看到在(17.1)中Cgs乘了s*τgs，而C0乘了s*τgm。由於τgm≈2τgs，這就說明了(21)與(18)之間的差別。因此，gch與Cgs串聯引進了額外的相位裕度，使具有內部負載的迴轉器更加穩定。Nauta從未提到在相位裕度方面的這種改變。
添加一個外部電容器看來使穩定裕度降低了二分之一。然而，同時這些器件必須在尺寸上按比例縮小，否則不會保持諧振頻率，而由於較大的gd(即較小的A0)引起的負載的增大使迴路更為穩定。
為了使迴路穩定，必須滿足g*C≥gm*cm。如上面所說明的那樣，這個限制可以通過按比例縮小迴轉器件(即縮小它們的長度和寬度)以減小cm或者通過在Δym內產生不平衡以增大g來滿足。這兩個方案都是不錯的可選方案，但是與CM反饋失配，因此g＝3gd+αgm，其中α為1-10％，這就限制了對不可靠和不能很好模型化的gd的依賴性。於是，設計的穩定性在很大程度上取決於gm和ε，而gm和ε對於一些處理偏差是比較穩定的。
在CM反饋內引起不平衡時，通過加載器件(短接反相器)進行是有益的，否則(2)和4)的yf項就不會相同，從而不會出現對消。
第十實施例本發明的另一個實施例是還考慮了N溝道器件和P溝道器件的差別的影響。如果在這裡假設共模反饋電路和內核電路內的N溝道器件和P溝道器件除了遷移率以外是類似的，那麼器件類型之間的唯一主要差別就是它們的截止頻率fT。在這種情況下，輸入導納確定為yi=sCgsN1+sgsN+sCgsP1+sgsP]]>s·CgsN·(1-s·τgsN)+s·CgsP·(1-s·τgsP).≈s(1+)CgsN(1-s1+21+gsN)]]>s·(1+β))CgsN(1-sβτgsN)， (22)其中，β為N器件與P器件的fT之比。以上近似表明電容將是這些電容器電容之和，但是時間常數主要由P器件決定(因為β≈3)。
以類似的方式，迴轉電導(跨導)可以確定為gm=gmN1+sgmN+gmP1+sgmP]]>gmN(1-s·τgmN)+gmP(1-s·τgmP)≈2gm(1-sgm1+2),---(23)]]>其中假設了跨導是相同的，而時間常數相差因子β。
為了考慮N器件與P器件的差別，考慮到一階就足夠了，因此式中代入了Cgs和gm作用之和。時間常數可以分別近似為τgs≈τgsp和τgm≈(τgmN+τgmP)/2，或者分別用最長的時間常數和平均時間常數來近似。如果將這些近似值代入式(15)和(18)就可以得出以下穩定性條件Cgs gys＜C0/40/β (24)Ao92/---(25)]]>第十一實施例以上所揭示的這些實施例確定了若干穩定性準則，可以用於例如如圖3所示的包括一個迴轉器內核段GCi和至少一個共模反饋段CMIi、CMOi的濾波器電路。然而，類似的穩定性分析也適用於如圖5a、5b所示的沒有共模反饋段而迴轉器內核段GCi具有一個差動跨導器結構的濾波器電路。如圖5b所示，兩個差動跨導器DA1、DA2配置在一個反饋迴路內，以便形成迴轉器內核GCi。如果跨導器DA1、DA2都呈現為如圖5a所示，就形成圖5b的具有四個反相器I11、I12、I22、I21的電路。如圖5a所示，每個跨導器DA由FET電晶體形成的兩個電流源CS1、CS2提供偏流Ibias。因此，輸入端i_1、i_2是兩個反相器I1、I2的輸入端，輸出端o_1、o_2是反相器I1、I2的輸出端。如果用兩個圖5a的電路形成反饋迴路，那麼四個電流源CS11、CS12、CS21、CS22和四個反相器I11、I12、I22、I21就形成了這個濾波級的迴轉器內核段GCi。同樣，每個反相器可以由如圖4所示的電晶體形成，這在說明圖3中所用的反相器時作了說明。
可以看到，在圖5b的濾波級內，在差動跨導器配置內只用了一個具有四個在一對輸入端i_1、i_2與一對輸出端o_1、o_2之間相互連接成一個環形結構的反相器的迴轉器內核段而沒有任何附加的如圖3中所示的共模反饋段。當然，圖5b的電路也有一個迴轉器內核段終端有效電導負載g、一個迴轉器內核段終端有效電容性負載C、一個迴轉器內核段有效迴轉常數gm和一個迴轉器內核段有效跨納cm。然而，至少在選擇迴轉器內核段反相器I11、I12、I22、I21的溝道區尺寸上可以象在對圖3進行穩定性分析中那樣運用穩定性準則。也就是說，將迴轉器內核段的電晶體的溝道區尺寸選擇成滿足關係g*C≥gm*cm。例如，減小迴轉器內核段電晶體的溝道區長度，從而改變相應電晶體的跨導納。迴轉器內核段內反相器的所有電晶體可以選擇成相同的。此外，可以減小迴轉器內核段電晶體的溝道區長度和溝道區寬度，從而使相應電晶體的跨導納保持不變。如上面所說明那樣的所有其他有關通過改變溝道區尺寸來滿足前面提到的條件的穩定性分析的解釋也可以用於圖5b。
下面，將對圖5b的典型電路進行更詳細的說明。電流源電晶體CS11、CS12的控制極連接在一起，它們的源極端連接到一個正電源V+上。同樣，電流源電晶體CS22、CS12的控制極連接在一起，它們的漏極接地。來自電流源CS11的電流饋給反相器I12、I22，來自電流源CS12的電流饋給反相器I11、I21。電流源CS22對反相器I12、I22饋電，電流源CS21對反相器I11、I21饋電。迴轉器內核段GCi的輸入端i_1、i_2是反相器I11、I21的輸入端。迴轉器內核段GCi的輸出端o_1、o_2是反相器I11、I21的輸出端。反相器I11的輸出端連接到反相器I22的輸入端上，而反相器I22的輸出端連接到反相器I21的輸入端上。反相器I21的輸出端連接到到反相器I12的輸入端上，而反相器I12的輸出端連接到到反相器I11的輸入端上。因此，在一個輸入端i_1、i_2與相應的輸出端o_1、o_2之間的正向通路內各有一個反相器。相應的輸出端o_1通過一個反相器反饋到第二輸入端i_2，而輸出端o_2通過另一個反相器反饋到第一輸入端i_1。如上面所說明的那樣，式(11)的穩定性準則也可以用於這種類型的電路，如果減小這些反相器電晶體的溝道區尺寸特別是溝道長度的話。
工業實用性以上這些實施例全都基於核心的穩定性關係式(11)，這個關係式是在對MOS跨導納ym進行零點模型近似或極點模型近似的基礎上得到的。
此外，輸入導納可以按照式(17.1)納入特徵方程，從而得出穩定性準則(18)。
還證明了這個穩定性準則在負載電容主要由一個外部電容器確定時和在它不佔支配地位時是相同的。此外，N溝道器件和P溝道器件的差別的影響可以按照式(24)、(25)納入穩定性準則。
如上面所說明的那樣，通過利用核心的穩定性關係式(11)和選擇內核和共模反饋濾波器內的溝道區尺寸可以得到即使在很高的頻率和甚至在實現高階濾波器時也是穩定的濾波電路。
此外，本發明並不局限於以上所說明的實施例，根據包含在這些實施例中的原理可以設計出更多的本發明的實施方式。特別是，本發明可以包括那些具有分別在本說明書中說明的和/或在以下權利要求書中提出的特徵的實施例。
在權利要求書中所標註的數字只是起例示作用，並不對本發明的專利保護範圍有所限制。
權利要求
1.一種製造一種包括至少一個濾波級(FSTi)的方法，所述方法包括下列步驟a)為所述至少一個濾波級(FSTi)各配置(S1)一個迴轉器內核段(GCi)，所述迴轉器內核段具有四個反相器(GI1i-GI4i)，在一對輸入端(i_1，i_2)與一對輸出端(o_1，o_2)之間相互連接成一個環形結構；以及b)配置(S2)至少一個連接在這對輸入端之間和/或這對輸出端之間的共模反饋段(CMIi，CMOi)，所述共模反饋段包括兩個分別由一個反相器(CMI1，CMO1)和一個短路反相器(CMI2，CMO2)形成的串聯連接，反相併聯在所述輸入端或所述輸出端之間；c)每個所述反相器由至少一個具有一個控制極(G)、一個漏極(D)、一個源極(S)和一個在所述漏極(D)與源極(S)之間的溝道區(CH)的MOS、CMOS或BiCMOS電晶體構成；所述方法的特徵是它還包括下列步驟d)將迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸(CL，CW)選擇(S4)成滿足以下關係g*C≥gm+cm(11)其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段有效跨容。
2.一種按照權利要求1所述的方法，其特徵是不同地改變所述迴轉器內核段內和所述共模反饋段內的溝道區尺寸。
3.一種按照權利要求1所述的方法，其特徵是將共模反饋段電晶體的溝道區尺寸保持不變，而減小迴轉器內核段的電晶體的溝道區長度，從而改變相應電晶體的跨導納。
4.一種按照權利要求1所述的方法，其特徵是將共模反饋段的電晶體的溝道區尺寸保持不變，而減小迴轉器內核段的電晶體的溝道區長度(CL)和溝道區寬度(CW)，從而使相應電晶體的跨導納保持不變，而內核段的諧振頻率ωTcore大於濾波電路的諧振頻率ωOfilter。
5.一種按照權利要求1所述的方法，其特徵是將迴轉器內核段的電晶體的溝道區尺寸保持不變，而增大共模反饋段的電晶體的共模鎮流反相器(CMI2，CMO2)的溝道區寬度(CW)。
6.一種按照權利要求1所述的方法，其特徵是減小迴轉器內核段的電晶體的溝道區長度從而改變相應電晶體的跨導納，以及增大共模反饋段的電晶體的溝道區寬度。
7.一種按照權利要求1所述的方法，其特徵是減小迴轉器內核段的電晶體的溝道區長度和溝道區寬度使相應電晶體的跨導納保持不變，以及增大共模反饋段的電晶體的溝道區寬度。
8.一種按照權利要求1所述的方法，其特徵是在所述共模反饋段和所述迴轉器內核段內的所有電晶體都選擇成相同的。
9.一種按照權利要求1所述的方法，其特徵是在所述共模反饋段和所述迴轉器內核段內的所有電晶體選擇成不同的。
10.一種按照權利要求8所述的方法，其特徵是每個反相器的電晶體包括一個電晶體結構，所述電晶體結構具有一個控制極/源極電容Cgs，一個控制極/漏極電容Cgd，一個輸出電導gd，以及一個包括一個電阻性部分gm和一個電容性部分cm的跨導納ym，而式(11)中的那些值確定為g＝3gd(8.1)C＝C0+3Cgs+6Cgd(8.2)其中，C0為迴轉器內核終端之間由於共模反饋段和/或附加的外部電容引起的總有效電容。
11.一種包括至少一個濾波級(FSTi)的濾波電路，所述濾波級包括a)一個迴轉器內核段(GCi)，所述迴轉器內核段具有四個反相器(GI1i-GI4i)，在一對輸入端(i_1，i_2)與一對輸出端(o_1，o_2)之間相互連接成一個環形結構；b)至少一個連接在這對輸入端之間和/或這對輸出端之間的共模反饋段(CMIi，CMOi)，所述共模反饋段包括兩個分別由一個反相器(CMI1，CMO1)和一個短路反相器(CMI2，CMO2)形成的串聯連接，反相併聯在所述輸入端之間或所述輸出端之間；c)每個所述反相器由至少一個具有一個控制極(G)、一個漏極(D)、一個源極(S)和一個在所述漏極(D)與源極(S)之間的溝道區(CH)的MOS、CMOS或BiCMOS電晶體構成；所述濾波電路的特徵是d)迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸(CL，CW)選擇成滿足以下關係g*C≥gm+cm(11)其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段的有效跨容。
12.一種按照權利要求11所述的濾波電路，其特徵是所述迴轉器內核段內和所述共模反饋段內的溝道區尺寸選擇成不同的。
13.一種按照權利要求11所述的濾波電路，其特徵是將共模反饋段的電晶體的溝道區尺寸保持不變，而減小迴轉器內核段的電晶體的溝道區長度，從而改變相應電晶體的跨導納。
14.一種按照權利要求11所述的濾波電路，其特徵是將共模反饋段的電晶體的溝道區尺寸保持不變，而減小迴轉器內核段的電晶體的溝道區長度(CL)和溝道區寬度(CW)，從而使相應電晶體的跨導納保持不變，而內核段的諧振頻率ωTcore大於濾波電路的諧振頻率ωOfilter。
15.一種按照權利要求11所述的濾波電路，其特徵是將迴轉器內核段的電晶體的溝道區尺寸保持不變，而增大共模反饋段的電晶體的共模鎮流反相器(CMI2，CMO2)的溝道區寬度(CW)。
16.一種按照權利要求11所述的濾波電路，其特徵是減小迴轉器內核段的電晶體的溝道區長度從而改變相應電晶體的跨導納，以及增大共模反饋段的電晶體的溝道區寬度。
17.一種按照權利要求11所述的濾波電路，其特徵是減小迴轉器內核段的電晶體的溝道區長度和溝道區寬度使相應電晶體的跨導納保持不變，以及增大共模反饋段的電晶體的溝道區寬度。
18.一種按照權利要求11所述的濾波電路，其特徵是在所述共模反饋段和所述迴轉器內核段內的所有電晶體都是相同的。
19.一種按照權利要求11所述的濾波電路，其特徵是在所述共模反饋段和所述迴轉器內核段內的所有電晶體是不同的。
20.一種按照權利要求18所述的濾波電路，其特徵是每個反相器的電晶體包括一個電晶體結構，所述電晶體結構具有一個控制極/源極電容Cgs，一個控制極/漏極電容Cgd，一個輸出電導gd，以及一個包括一個電阻性部分gm和一個電容性部分cm的跨導納ym，而式(11)中的那些值確定為g＝3gd(8.1)C＝C0+3Cgs+6Cgd(8.2)其中，C0為迴轉器內核終端之間由於共模反饋段和/或附加的外部電容引起的總有效電容。
21.一種按照權利要求11所述的濾波電路，其特徵是所述電晶體都以飽和方式工作。
22.一種按照權利要求11所述的濾波電路，其特徵是所述濾波電路是一種差動信號型濾波電路。
23.一種按照權利要求1所述的濾波電路，其特徵是共模反相器(CMI1，CMO1)的溝道長度是增大的。
24.一種按照權利要求1所述的方法，其特徵是增大共模反相器(CMI1，CMO1)的溝道長度。
25.一種製造一種包括至少一個濾波級(FSTi)的方法，所述方法包括下列步驟a)為所述至少一個濾波級(FSTi)各配置(S1)一個迴轉器內核段(GCi)，所述迴轉器內核段具有四個反相器(I11，I12，I22，I21)，在一對輸入端(i_1，i_2)與一對輸出端(o_1，o_2)之間相互連接成一個反饋迴路；b)這些所述反相器配置成一個差動跨導器結構，使得第一和第二反相器(I11，I21)分別配置在第一輸入端與第一輸出端(i_1，o_1)之間和第二輸入端與第二輸出端(i_2，o_2)之間；c)每個所述反相器由至少一個具有一個控制極(G)、一個漏極(D)、一個源極(S)和一個在所述漏極(D)與源極(S)之間的溝道區(CH)的MOS、CMOS或BiCMOS電晶體構成；所述方法的特徵是它還包括下列步驟d)將迴轉器內核段的電晶體的普通區域尺寸(CL，CB)選擇(S4)成滿足以下關係g*C≥gm+cm(11)其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段的有效跨容。
26.一種按照權利要求25所述的方法，其特徵是減小迴轉器內核段的電晶體的溝道區長度，從而改變相應電晶體的透射率。
27.一種按照權利要求25所述的方法，其特徵是減小迴轉器內核段的電晶體的溝道區長度和溝道區寬度，從而使相應電晶體的跨導納保持不變。
28.一種包括至少一個濾波級(FSTi)的濾波電路，所述濾波電路包括a)至少一個具有一個迴轉器內核段(GCi)的濾波級(FSTi)，所述迴轉器內核段具有四個反相器(I11，I12，I22，I21)，在一對輸入端(i_1，i_2)與一對輸出端(o_1，o_2)之間相互連接成一個反饋迴路；b)這些所述反相器配置成一個差動跨導器結構，使得第一和第二反相器(I11，I21)分別配置在第一輸入端與第一輸出端(i_1，o_1)之間和第二輸入端與第二輸出端(i_2，o_2)之間；c)每個所述反相器由至少一個具有一個控制極(G)、一個漏極(D)、一個源極(S)和一個在所述漏極(D)與源極(S)之間的溝道區(CH)的MOS、CMOS或BiCMOS電晶體構成；所述濾波電路的特徵是d)迴轉器內核段的電晶體的普通區尺寸(CL、CB)選擇成滿足以下關係g*C≥gm+cm(11)其中g為迴轉器內核段終端的有效電導負載；C為迴轉器內核段終端的有效電容性負載；gm為迴轉器內核段的有效迴轉常數；以及cm為迴轉器內核段的有效跨容。
29.一種按照權利要求28所述的濾波電路，其特徵是減小迴轉器內核段的電晶體的溝道區長度，從而改變相應電晶體的透射率。
30.一種按照權利要求28所述的濾波電路，其特徵是減小迴轉器內核段的電晶體的溝道區長度和溝道區寬度，從而使相應電晶體的跨導納保持不變。
全文摘要
本發明涉及一種濾波電路及其製造方法，這種濾波電路包括至少一個迴轉器內核段(GCi)，所述迴轉器內核段具有四個反相器，在一對輸入端(i－1，i－2)與一對輸出端(o－1，o－2)之間相互連接成一個環形結構。至少一個共模反饋段(CMIi，CMOi)配置在這對輸入端之間和/或這對輸出端之間。所述共模反饋段包括兩個分別由一個反相器和一個短路反相器形成的串聯連接，反相併聯在所述輸入端之間或輸出端之間。這些反相器可以由MOS、CMOS或BiCMOS或者雙極型電晶體構成。按照本發明，迴轉器內核段和/或共模反饋段的電晶體的溝道區尺寸選擇成滿足關係g*C≥g
文檔編號H03H11/02GK1402906SQ00816568
公開日2003年3月12日 申請日期2000年11月13日 優先權日1999年12月2日
發明者S·馬蒂松 申請人:艾利森電話股份有限公司