轉換由測量設備測得的物理量的方法和裝置的製作方法
2023-05-04 01:41:06 3
專利名稱：轉換由測量設備測得的物理量的方法和裝置的製作方法
技術領域：
本發明涉及轉換由測量設備測量到的如由流量計測量到的流速之類的物理量Qi的方法和裝置，其中，基於所述測量設備測量到的物理量產生電脈衝，每個脈衝表示通過所述測量設備的單位量P，由脈衝構成的頻率信號與物理量的值成比例。
流量計的製造商，特別是水，燃氣，或汽油流量計的製造商，都在儘可能地尋找從速率計中去掉渦輪，或從流量計中去掉旋轉式活塞等運動部件的方法，因為這樣的部件隨著時間推移的磨損會造成儀表性能的下降。為了取代這樣的傳統儀表，製造商們在計劃所謂的「靜態」流量計，例如，超聲波流量計，射流振蕩器流量計，電磁流量計，以及渦流流量計等。用於這類流量計的傳感器可以由例如壓力傳感器，溫度傳感器，或超聲波變換器構成。
在這類儀表中，流速不是象在傳統儀表中連續地被測量，而是被取樣的。
根據應用的目的，可能有必要提供將取樣得到的流速轉換成由脈衝組成的輸出信號的裝置，這些脈衝以表示流速的頻率發出，每個脈衝對應於通過儀表並被測量的單位流量，也稱為「脈衝權重」。
例如，為了測試、校正、遠程讀表或調試的目的，該輸出信號使儀表能夠與外界通信。
作為例子，這樣的信號也可用於集熱器，該集熱器首先對在確定的時間周期內出現的脈衝數計數，以推斷出由該儀表測出的流速，然後測量流入流出上述儀表的入水口和入水管之間水的溫差，以確定由上述假設中所消耗的熱能量。
將流速轉換成脈衝的裝置基於這種假設，即流速Qi在取樣周期Te保持不變。
因此，設儀表的脈衝權重p(以升為單位)和取樣周期Te(以秒為單位)，則對給定的流速Qi(以升/小時為單位)，所述裝置在所述取樣周期中所需產生的脈衝數Ni由下述公式得出Ni=QiTep3600]]>但在取樣周期中流過的流體流量並不總是等於多種脈衝權重，因而在每次將流速轉換為脈衝時，對於計算要產生的脈衝數可能導致脈衝數的整數需要增加脈衝權重的一部分(fraction)。
這樣的脈衝率部分在取樣周期中不被考慮。因此當將流速轉換成脈衝時，該未被考慮的部分表示一個誤差。
本發明所要解決的問題是，能夠可靠地處理由該脈衝權重部分所表示的誤差，尤其是使其最小化，以改進測量的精確度。改進脈衝的規則性也是有利的，這尤其可避免在從一次測量到另一次測量的傳遞的信號中出現「空洞」。最後，在耗電方面，所述裝置特別應該是經濟的。
本發明實現了這一目的，並提供了將測量設備測得的物理量Qi轉換為電脈衝的方法，其中每個脈衝表示單位量P，所述方法包括以下步驟- 以取樣頻率fe測量物理量Qi；- 計算並以r位編碼相應於物理量Qi的整數ni；- 所述方法的特徵在於，它還包括以下步驟- 通過存儲容量不超過t＝2r的加法器部件以相加頻率f將整數ni與其自身相加mi次，其中mi為對給定值ni使加法器部件超過存儲容量t所需執行的相加次數；- 當超出加法器部件的存儲容量時，首先產生一個電脈衝，然後，當比率Qi/p不是整數時，產生小數部分誤差xi，使得xi＝(mi×ni)/t；- 將所述小數部分誤差xi作為加法器部件的輸入，當沒有新測得的物理量時將其加到整數ni上，或當有新測得的物理量Qi+1時將其加到代表新測量的物理量Qi+1的新整數ni+1上；以及- 重複以上產生電脈衝以及在加法器部件的輸出產生小數部分誤差並將該小數部分誤差再應用到加法器部件的輸入的步驟；本發明的方法可以由硬體部件實現，硬體部件包括，例如，邏輯加法器或以微處理器中已編程的步驟形成的那些。
本發明的方法在於以相加頻率f實施相加及遞進(carry fbrward)操作。
有利地，本方法在於產生其頻率為取樣頻率fe的控制信號PSY，所述信號同時觸發測量物理量Qi，將整數ni相加，以及選擇相加信號AF的頻率f的步驟。
此外，本發明的方法還在於，將相加信號AF的頻率f伺服控制在測得的物理量的值上。
本發明還提供將由測量設備以取樣頻率fe測得的物理量Qi轉換為電脈衝的裝置，其中每個脈衝表示單位量P，所述裝置包括- 連接到測量設備輸出端的計算單元，用於對相應於物理量Qi的整數ni進行計算並進行r位編碼；以及- 連接到計算單元輸出端的轉換單元，用於每當單位量P通過測量設備時產生一個脈衝，這樣的脈衝組構成信號IMP，其頻率表示物理量，所述轉換單元的特徵在於，它由存儲容量不超過t＝2r的加法器部件構成，並且加法器部件有兩個輸入端E1，E2和兩個輸出端S1，S2- 輸入端E1連接到計算單元並接收整數ni；- 輸出端S1或者傳遞兩個輸入相加的結果，或者當比率Qi/p不是整數且超出加法器部件的存儲容量時，產生小數部分誤差xi；- 輸入端E2連接到輸出端S1，以使在輸出端S1的結果被遞進輸入到輸入端E2，這樣加法器部件就可以首先將整數ni與其自身相加mi次，其中mi為使加法器部件超出存儲容量t所需執行的相加次數，然後在輸出端S1所產生的小數部分誤差xi可以被遞進輸入到輸入端E2；以及- 輸出端S2，當超出加法器部件的存儲容量時產生信號IMP。
本發明的裝置使在達到處理單元的存儲容量極限時自動地處理和遞進該誤差成為可能，並且若干取樣周期之後，該誤差就被平均掉了。
有利地，所述裝置還包括用於選擇頻率為f的相加信號AF的部件，相加和進位是基於該頻率進行的，所述頻率f被伺服控制在測得的物理量Qi的值上。因此，所有相加都以預定的頻率f自動地進行。這可能在電脈衝的輸出周期產生等於1/f的不確定常量。選擇高的相加頻率可以減小這種不確定量並因此可增加脈衝的規則性。如果耗電問題不是不可解決的，則在電脈衝的輸出周期產生的該不確定量可以用這種方法明顯降低。而且，伺服控制的優點是增加了本發明裝置的精確度，並降低了其電耗。
所述選擇部件由控制信號PSY控制。
更準確地說，所述選擇部件包括連接到計算單元的解碼器，其輸入連接到該解碼器的鎖存電路，一組每個都具有兩個輸入端的AND(與)類邏輯門，其中一個輸入端用於接收預定頻率的信號，另一個用於接收來自解碼器的選擇信號，以便僅激活所述AND類邏輯門中的一個；以及連接到AND類型邏輯門的每一個輸出端的OR(或)類邏輯門，在其輸出端傳遞來自AND類型邏輯門之一的預定頻率信號。
有利地，正是計算單元通過用於激活AND類邏輯門之一的選擇信號的解碼器控制應用。
根據本發明的一個特徵，所述加法器部件由邏輯加法器構成，因此，與通過微處理器中的編程步驟實現的解決方案相比，這種方法可以降低耗電，因為微處理器比邏輯加法器要執行更多的運算。
轉換單元包括置於計算整數ni的單元與加法器部件輸入端E1之間的第一鎖存部件，所述第一鎖存部件在控制信號PSY控制下授權所述整數ni對加法器部件進行訪問。轉換單元還包括置於第一鎖存部件與加法器部件輸入端E1之間的第二鎖存部件，用於當控制信號PSY對訪問授權後接收整數ni，所述第二鎖存部件對該整數以相加信號AF的頻率f所確定的速率被遞進送到加法器部件輸入端E1進行授權。此外，在加法器部件的輸出端S1和輸入端E2之間還設置了第三鎖存部件，所述鎖存部件允許輸出端S1的值以相加信號AF的頻率f的速率進一步被送到輸入端E2。
第一、第二、第三鎖存部件中至少有一個是由雙穩態電路構成的。其他部件對本領域技術人員來說可以是自然應用的。
對上述類型的裝置，整數ni等於E(tQifP+)]]>， 其中，0≤α＜1其中E(a)為對a取整的數學函數。
下面藉助於不是用於限制的所述例子的方法以及附圖對本發明的其他特徵和優點加以描述，其中-
圖1是本發明的裝置的總圖；- 圖2是圖1中轉換單元20的示意圖；- 圖3是信號AF，PSY，以及IMP的時序圖；- 圖4是產生信號PSY所需的部件以及頻率在4赫茲(Hz)至1024赫茲
(Hz)範圍內的信號的示意圖；- 圖5是圖1中轉換單元20的詳細說明圖；- 圖6為誤差函數Erq(N)的曲線圖；- 圖7是用於選擇信號AF的相加頻率f的部件30的示意圖。
現在以流量計為例對所述方法與裝置進行描述。但無論如何，所述方法與裝置都可以用於任何類型的、其中測量的物理量被取樣、然後進行數位化處理和應用的測量設備。在下面的描述中，用到下列參考標記- Qi測得的流速值；- ni表示流速Qi的整數；- xi小數部分誤差- mi產生一個脈衝所需的相加次數；- t加法器部件的存儲容量；以及- r位數。
低狀態和高狀態分別對應於邏輯「0」和邏輯「1」。
圖1是表示本發明用於產生電脈衝的裝置的示意圖，即將流速轉換成頻率的轉換器，它有一個總的標號10。
轉換器10處於流量計12的下遊，流量計12包括測量單元14，流體如箭頭F所示流過測量單元14；與之在一起的還有測量電子部件16，它對流體的流速Qi和流量V進行測量。
轉換器10包括計算單元18，例如微處理器，接收流量計12測量的流速Qi，並在將流速Qi提供給轉換單元20之前將流速Qi轉換成代表流速Qi的整數ni，轉換單元20將所述整數ni轉換成電脈衝，每一個電脈衝代表已經流過該流量計的單位流體流量P。所測量的流速越大，則產生的脈衝越多；反之亦然。然後所產生的信號IMP的頻率就正比於所測量的Qi。
舉例來說，整數ni按16位編碼，其中，一位相對於例如0伏(V)或3V。
需注意的是，組裝在一起的計算單元18和轉換單元20也可以集成在測量電子部件16中。
有利地，這些脈衝也可以由集熱器或調節設備用作測試臺。
距離來說，當給定脈衝權重的流量計12置於測試臺上時，用給定的脈衝數N，如1000個脈衝對其進行測試。測試首先要固定(fix)流體流速Qi，如通過安裝活塞，然後確定測試的脈衝數N，然後在產生N個脈衝之後確定該儀表及轉換器10在測量流速中產生的誤差。
誤差源自兩種不同的因素首先是儀表所用的測量方法本身產生的結果，其次是由將測得的流速轉換為電脈衝的方式造成的。
本發明主要針對第二類誤差。
如圖3所示，頻率為fe的信號PSY每兩秒鐘有一個上升沿，這可以是例如連續兩次對流體流速取樣的時間間隔。
信號PSY以圖4所示的方式產生。振蕩器11以32千赫(kHz)的頻率信號，如方波信號，為12位計數器13的時鐘輸入端提供信號，該計數器對該信號的頻率進行分頻，並分別在其輸出端Q5至Q12上輸出頻率為1024Hz、512Hz、256Hz、128Hz、64Hz、32Hz、16Hz及8Hz的信號。輸出端Q1至Q3未連接。其復位輸入接地0。計數器13的輸出Q12還連接到12位計數器4的時鐘輸入端。計數器4的復位輸入接地0。計數器4的輸出Q1輸出頻率為4Hz的信號，而其輸出Q4輸出頻率為0.5Hz的信號。
D型雙穩態電路15的CLK輸入端連接到計數器4的輸出端Q1，從那裡接收頻率為4Hz的信號，其反向輸入端CL經反向器5的反向後連接到計數器4的輸出端Q4，從那裡接收頻率為0.5Hz的信號。反向輸入端PRE和輸入端D都連接到電源Vcc。
雙穩態電路15的輸出端Q向第二D型雙穩態電路17的CLK輸入端提供信號。
第二雙穩態電路17的反向輸入端PRE和輸入端D也連接到電源Vcc。
計數器13的輸出端Q4的頻率為2048Hz的信號通過反向電路19施加到第二雙穩態電路17的反向輸入端CL。
因此，圖3所示的信號PSY的形狀是由D型雙穩態電路15和17的操作所形成的結果。通過注入雙穩態電路15和17反向輸入端CL的信號使信號PSY的狀態從低到高變化。其結果是，當輸入端CL處於高狀態及CLK輸入端處於上升沿時，雙穩態電路17的輸出端Q的信號PSY變為高狀態；當輸入端CL處於低狀態，此時無論CLK輸入端的狀態如何，信號PSY變為低狀態。信號PSY表示對流體流速取樣的取樣信號。每當該信號的狀態由低變到高，就實施一次對流速的測量，並將整數ni相加。信號PSY還作為總體上控制處理器單元20的信號，以觸發將整數ni轉換為電脈衝的操作。頻率為f的相加信號AF(如圖3所示)，它對應於頻率範圍為8Hz至1024Hz的某一信號，其形成方式將在下面進行描述。特別是對信號AF的頻率選擇參照圖7進行描述。
如圖2所示，本發明的轉換單元20包括第一鎖存部件22，它有輸入端E22和輸出端S22。輸入端E22連接到計算單元18並接收整數ni。這些第一部件用於存儲整數ni，並使其在控制信號PSY的控制下能夠進到輸出端S22。這種授權由信號PSY的上升沿給出(見圖3)，即在當該信號從低狀態變為高狀態時給出。
圖5更詳細地示出了圖2中的轉換單元20。圖5是一個特別實施例，其中，整數ni被16位編碼，而且整個裝置運行在16位系統中。但不管怎樣，本領域技術人員可以容易地將該裝置的編碼及操作調整為16位以外的其他位數。
整數ni由微處理器18進行16位編碼，通過16位總線7傳遞到由兩個用做鎖存電路的部件22a和22b組成的第一鎖存部件22，每個部件22a，22b都具有八個輸入端D0至D7及八個輸出端Q0至Q7，輸入端分別接收整數ni的八位的第一位和最後一位；輸出端複製相應的輸入端的值。
每個部件還具有接收控制信號PSY的時鐘輸入端CLK。部件22a和22b均通過其輸入端S接地0。
因此，當CLK輸入端處於信號PSY的上升沿時，輸入端D0至D7上的值被複製到輸出端Q0至Q7。
如圖2所示，轉換單元20還具有處於第一鎖存部件22後面的第二鎖存部件24，用於存儲整數ni，並首先在信號PSY釋放所述第一鎖存部件以及其次在頻率為f的相加信號AF出現上升沿時，用於允許整數ni被傳遞到處於其後面的加法器部件26。
如圖2所示，第一鎖存部件22的輸出端S22連接到第二鎖存部件24的輸入端E24。這些第二部件用於存儲整數ni，並使其在相加信號AF的控制下能夠進到輸出端S24。這種授權由信號AF的上升沿給出(見圖3)，即在當該信號從低狀態變為高狀態時給出。
如更詳細的圖5所示，第二部件24與第一部件22相似，包括用做鎖存電路的兩個鎖存電子部件24a和24b。部件24a、24b的每一個都具有分別連接到部件22a，22b的輸出端Q0至Q7的八個輸入端D0至D7，以及接收頻率為f的相加信號AF的時鐘輸入CLK。部件24a和24b均通過其輸入端S接地0。
因此，當CLK輸入端處於信號AF的上升沿時，輸入端D0至D7上的值被複製到輸出端Q0至Q7。
第一、第二鎖存部件的優點是非常簡單。相當於第一、第二鎖存部件22和24的部件也可以用來執行它們的功能，本領域技術人員可以用相互連接的D型雙穩態電路以熟知的方式實現。
第一、第二部件因此可用於以步進方式(step manner)在考慮了取樣頻率fe和相加頻率f下將整數ni從微處理器18的輸出端送到加法器部件26的輸入端。
如圖2所示，轉換器10還包括將整數ni轉換為電脈衝的加法器部件26。舉例來說加法器部件26由具有兩個輸入端E1、E2和兩個輸出端S1、S2的邏輯加法器構成。輸入端E1在第一和第二鎖存部件22和24被釋放之後接收整數ni。輸出端S1輸出或者兩個輸入E1和E2相加的結果，或者小數部分誤差xi。邏輯加法器部件26的第二個輸入端E2通過第三鎖存部件28間接連接到第一個輸出端S1，第三鎖存部件在輸出端S1存儲該值並在頻率為f的相加信號AF出現上升沿時將其進一步送到輸入端E2。輸出端S2提供作為轉換結果的電脈衝。
加法器26更詳細地示於圖5，它包括四個4位邏輯加法器26a、26b、26c和26d。
首先每個加法器具有四個輸入A1至A4，它們分別接收來自兩個部件24a、24b的整數ni的Q0至Q7中的十六個輸出端的四位輸出，其次加法器26a，26b和26c的輸出端CO分別連接到各自隨後的加法器26b、26c和26d的輸入端CK。
加法器26a的輸入端CK接地，而加法器26d的輸出端CO產生構成信號IMP的脈衝。
加法器的這種排列使16位加法通過四個4位加法實現。
應注意的是，也可以使用16位加法器，或較小規模加法器的組合，如2位加法器。
第三鎖存部件28包括兩個用做鎖存電路的電子部件28a和28b。
部件28a有八個輸入端D0至D7，輸入端D0至D3連接到邏輯加法器26a的輸出端S0至S3，而輸入端D4至D7連接到邏輯加法器26b的輸出端S0至S3。
相似地，部件28b也有八個輸入端，其輸入端D0至D3連接到邏輯加法器26c的輸出端S0至S3，而輸入端D4至D7連接到邏輯加法器26d的輸出端S0至S3。
部件28a還有八個輸出端Q0至Q7，其中前四個連接到加法器26a的四個輸入端B1至B4，後四個連接到加法器26b的四個輸入端B1至B4。
相似地，部件28b也有八個輸出端Q0至Q7，其中前四個連接到加法器26c的四個輸入端B1至B4，後四個連接到加法器26d的四個輸入端B1至B4。
此外，部件28a、28b具有接收頻率為f的相加信號AF的輸入端CLK。
部件28a、28b分別具有接地0的輸入端S。
下面對圖1和圖2所示的轉換器10是如何產生電脈衝的進行描述。
需注意的是，這種方法同樣可以由軟體實現。但無論怎樣，這樣的解決方案會由於需要更貴的微控制器及執行更多的運算而增加耗電量。
邏輯加法器26的存儲容量為t＝2r，其中r為位數，如r＝16位。
在第一次測量流速時，I＝1，流量計12測量流速Qi＝Q1，並由計算單元18轉換為整數n1，整數n1被施加到電脈衝產生裝置20的輸入。
當控制信號PSY授權並啟動頻率為f的相加信號AF的下一次上升時，第一和第二存儲部件22和24分別釋放置於邏輯加法器26輸入端E1的整數n1，所述整數n1被進而送到輸出端S1，在頻率為f的相加信號AF的上升沿出現釋放第三部件28時，此時將該值依次送到輸入端E2。
邏輯加法器26然後在其輸入端E1和E2以相加信號AF的速率接收整數n1(如圖3所示)，並執行加法n1+n1，然後將所述值2n1導向輸出端S1，並進而在頻率為f的相加信號AF的下一個上升沿將其導向輸入端E2。邏輯加法器26然後在其輸入端E1接收整數n1，在輸入端E2接收整數2n1，並執行加法n1+2n1，如此循環直至實施的相加結果m1n1超過所述加法器的存儲容量t。此時，加法器「溢出」，首先在輸出端S2產生電脈衝IMP，其次在其輸出端S1產生小數部分「誤差」x1。該誤差是由於比率Q1/p不是整數造成的，並因此而相對於未被考慮進生成的脈衝的脈衝權重p的小數部分。
誤差x1滿足下述關係m1×n1＝t+x1，其中，0≤x1＜n1如果x1＝0則表示轉換時脈衝IMP的產生不帶任何誤差的情況。
誤差x1然後被以頻率f從輸出端S1送到輸入端E2，並與通過輸入端E1加載的整數n1相加，在m2次相加之後，加法器會再次「溢出」，由此產生另一個電脈衝IMP與另一個小數部分誤差x2，它們滿足下述關係x1+m2×n1=t+x2，其中，0≤x2＜n1當產生了第i個脈衝後，小數部分誤差xi由下述關係給出xi-1+mi×n1=t+xi，其中，O≤xi＜n1當流速被再次取樣並且取樣值為Q2時，一個表示該流速的新整數n2被計算並取代n1被加載到輸入端E1，相加及遞進產生脈衝的誤差的操作的方式與上述相同。
由此可見所述應用，所述小數部分誤差由邏輯誤差以信號AF的相加頻率f自動地處理，該信號AF為相加操作提供時鐘，因此該誤差總是要被考慮的。
以產生三個脈衝的情況為例，則下述適用 經簡化之後，由這些等式可以推導出下列關係 由此 或 這意味著在兩個脈衝之間的周期為m1/f或(m1-1)/f。
由此可以看出，按照本發明所建議的方法處理小數部分誤差，所獲得的轉換器10生成的脈；中的輸出周期具有常數不確定的誤差1/f，這比常規取樣方法的結果要好。
現在考慮整數ni與流速Qi之間的關係。
對ni的直接計算並不總是得到整數值，這是設置下述值的原因N=E(tQi3600fP+)]]>其中，0≤α＜1其中E(a)為對a取整的數學函數。
值n是隨流速Qi的變化而變化的函數，而α則是在0與1之間選擇的一個係數。
為了儘快接近ni的實際值，設係數α為0.5。
當配備有本發明的轉換器10的流量計置於測試臺上時，流量計計算來自N個電脈衝輸出的流速Qb，由轉換器10在測試周期(N個脈衝)中在流速中引入的相對誤差根據Erq＝100(Q-Qb)/Qb以百分比(％)的形式寫出，其中Q對應於實驗臺傳給儀表的實際流速。
在計算和簡化掉在這裡不必要的說明，以避免描述過於冗長之後，對給定流速能夠得到的最大誤差在下面以絕對值的形式表示|Erq|＝100×max(|E1|；|E2|)，其中 以及其中max(a，b)是對a和b取其中最大值的數學函數。
以下描述所述方法是如何保證使由產生電脈衝的裝置引入的流速誤差小於X％的。
E1和E2可以分別寫為如下形式 其中 關於E1和E2表達式可以通過設k＝E×N×x/n簡化為 如果假設f，P，t，及Q固定，則作為脈衝數N的數學函數Erq的圖形如圖6所示。
由圖可見最大誤差Erq趨於平均，並在無限個脈衝之後趨於C1值。
此外，如果理想的情況是最大誤差|Erq|小於X％，則只需滿足下述關係(1)1-Xn]]>(2)Xn]]>(3)Nmin1=tn+1-X-(1-)nN]]>(4)Nmin2=tn+1-X-nN]]>由此可見，如上所述選擇α＝0.5源於不等式(3)和(4)，其中依賴於α的函數Nmin1和Nmin2當α＝0.5時有最小值。
這意味著當α＝0.5時，為獲得低於給定閾值的誤差所需的測試脈衝數N以有優勢的方式減少了。
數N越小，測試時間就越短，這當然比在給定時間內需要增加被測試的流量計數時是最具優勢的。
由於脈衝權重P取決於流量計，所能調整的參數就只有t＝2r(邏輯加法器26的存儲容量)以及信號AF的相加頻率f了。
當流速降低時，不等式(1)和(2)將不再滿足所設的誤差X。
由於這個原因，當P和t固定時，本發明人發現通過將信號AF的相加頻率f伺服控制在被測量的流速值來修改信號AF的相加頻率f，以使不等式(1)和(2)關係滿足，以及在不同的流速下有Erq＜X％是明智的。所述伺服控制將在下面參照圖7加以解釋。
舉例說明，對於r＝16位及f＝256Hz，轉換器不能在小於0.1％的誤差下轉換低於每小時70.24升(l/h)的流速。對於r＝20位及f＝256Hz，轉換器可以轉換流速在6l/h至3600l/h範圍內的流速。本例中可見，誤差在兩個脈衝之後趨於平均。
本例說明一個可以從上述不等式推導出的現象，即要使誤差小於預定閾值(如0.1％)所需的脈衝數，隨邏輯加法器26的存儲容量的增加而減少。
無論如何，要想在保證不超過允許的最大轉換誤差的情況下限制本發明的電脈衝產生裝置的電耗，適當地選擇參數t＝2r和頻率f是必要的。
參數值t的選擇是折中的結果首先，存儲容量不能太大，以避免體積過大，耗電過多；此外，存儲容量不能太小，以保證脈衝數N根據不等式(3)和(4)不會過大。
這種折中可以通過例如t＝216得到。
相加信號AF的頻率f被伺服控制在流量計測得的，傳遞給微處理器18的流速值上。
舉例說明，對於Qn＝1000l/h，P＝25ml，及r＝16位的水錶，信號AF的相加頻率f需要按下表中綜述的，作為測得的流速的函數被伺服控制，以保證誤差低於0.1％。
轉換器10包括用於選擇相加頻率的部件30，以使相加信號AF的頻率f可以被修改，該部件示於圖7。
該部件包括解碼器32。解碼器32首先有三個輸入端A0、A1、A2，分別接收來自微處理器18的三個信號D1、D2、D3，此外，它有八個輸出端Y0至Y7。
解碼器的輸入端CS1連接到電源，兩個輸出端CS2，CS3接地。在預設的情況下，微處理器18以高狀態傳遞三個信號D1、D2及D3。設解碼器32的輸入端CS1上施加的電壓為Vcc，則所有輸出端Y0至Y7處於高狀態。當微處理器18修改信號D1、D2及D3中的一個或多個信號時，則輸出端Y0至Y7中之一將從高狀態變為低狀態。
選擇部件30還包括鎖存電路34，首先鎖存電路34包括八個輸入端D0至D7，其中前七個分別連接到解碼器32的七個輸出端Y0至Y6(第八個輸出端Y7未連接)，它還有八個輸出端Q0至Q7。
電路34也有接收控制信號PSY的時鐘輸入端CLK，其輸入端S和D7接地0。
選擇部件30還包括七個邏輯轉換器(inverter)電路36、38、40、42、44、46、48，它們的輸入端分別連接到鎖存電路34的前七個輸出端Q0至Q6(第八個輸出端Q7未用)；以及七個AND類邏輯門50、52、54、56、58、60、62，它們中每一個的兩個輸入之一分別與邏輯轉換器電路36、38、40、42、44、46、48的對應輸出相連接。
各邏輯門的另一個輸入端分別接收頻率為8Hz、32Hz、64Hz、128Hz、256Hz、512Hz和1024Hz的信號。這些信號由圖4所示裝置按如上所述提供。
OR類邏輯門64的各輸入端分別接收對應於AND邏輯門50至62的七個輸出，其輸出端為頻率為f的相加信號AF。
假設微處理器18設置的頻率為16Hz，作為上述例子中指定的流速的相加速率，即5l/h至24l/h，內的相加頻率(見表)，則所有三個邏輯信號D1、D2及D3都為0，由此使Y0處於低狀態，而所有其他輸出端Y1至Y6保持在高狀態。這樣，只有鎖存電路34的輸入端D0轉為低狀態，而其他輸入端D1至D6，仍處於高狀態。
控制信號PSY的上升沿使電路34的輸出端Q0轉變為低狀態，並使所有其他輸出端處於高狀態，這使第一個AND門50的第一個輸入端處於高狀態，而所有其他AND門52至62的第一輸入端都處於低狀態。
由此，頻率為16Hz的信號被選擇，並被施加到OR門64的一個輸入端，而其他輸入端均處於低狀態，因此，該門輸出的頻率為f的相加信號AF是16Hz的，用作圖2和5所示的方框20中的相加和遞進操作的時鐘信號。
因此，相加頻率選擇部件30使相加頻率可以被修改。相加頻率的改變由微處理器18控制。由此，將微處理器和相加頻率選擇部件相關聯，使得對將相加頻率作為測得的流速值的函數，即整數ni的函數進行伺服控制成為可能，微處理器18選擇最合適的頻率作為測得的流速範圍的函數。
權利要求
1.一種將測量設備測得的物理量Qi轉換為電脈衝的方法，每個脈衝表示單位量P，所述方法由以下步驟組成- 以取樣周期fe測量物理量Qi；- 對相應於物理量Qi的整數ni進行計算及進行r位編碼；- 將整數ni與其自身通過存儲容量不超過t＝2r的加法器部件以相加頻率f相加mi次，其中mi為對給定值ni使加法器部件超過存儲容量t所需執行的相加次數；所述方法其特徵在於，還包括下述步驟-當超出加法器部件的存儲容量時，首先產生一個電脈衝，然後，當比率Qi/p不是整數時，產生小數部分誤差xi使得xi＝(mi×ni)/t；-將所述小數部分誤差xi遞進到加法器部件的輸入，當沒有新測得的物理量時將其加到整數ni上，或當有新測得的物理量Qi+1時將其加到整數ni+1上；以及-重複以上在加法器部件的輸出端產生電脈衝以及產生小數部分誤差並將該小數部分誤差遞進到加法器部件的輸入端的步驟。
2.根據權利要求1所述的方法，其特徵在於，以頻率f產生相加信號AF，相加和遞進步驟以頻率f執行，所述頻率f作為測得的物理量的函數被修改，因此將頻率f作為物理量Qi值的函數進行伺服控制。
3.根據權利要求1或2所述的方法，其特徵在於，整數ni等於E(tQifP+)]]>其中E(a)為對a取整的數學函數，其中，0≤α＜1。
4.根據權利要求3所述的方法，其中α＝0.5。
5.根據權利要求1所述的方法，其特徵在於，以取樣頻率fe的頻率產生控制信號PSY，所述信號同時觸發測量物理量Qi的步驟、將整數ni相加的步驟以及選擇相加信號AF的頻率f的步驟。
6.一種用於將測量設備(12)以取樣頻率fe測得的物理量Qi轉換為電脈衝的裝置(10)，其中每個脈衝表示單位量P，所述裝置包括- 連接到測量設備(12)的輸出的計算單元(18)，用於對相應於物理量Qi的整數ni進行計算及進行r位編碼；- 連接到計算單元(18)的輸出的轉換單元(20)，用於每當單位量P通過測量設備時產生一個脈衝，這樣的脈衝組構成信號IMP，其頻率表示物理量，所述轉換單元(20)包括存儲容量不超過t＝2r的加法器部件(26)構成，所述加法器部件(26)的特徵在於，它包括兩個輸入端E1、E2和兩個輸出端S1、S2- 輸入端E1連接到計算單元(18)並接收整數ni；- 輸出端S1或者傳遞兩個輸入端(E1，E2)相加的結果，或者當比率Qi/p不是整數且超出加法器部件(26)的存儲容量時，產生小數部分誤差xi；- 輸入端E2連接到輸出端S1，以使在輸出端S1的結果被遞進到輸入端E2，由此加法器部件(26)就可以首先將整數ni與其自身相加mi次，其中mi為使加法器部件(26)超過存儲容量t所需執行的相加次數，然後加法器部件(26)在輸出端S1所產生的小數部分誤差xi可以被遞進到輸入端E2；以及- 輸出端S2，當超出加法器部件(26)的存儲容量時產生信號IMP。
7.根據權利要求6所述的裝置，其特徵在於，它還包括選擇部件(30)，用於選擇頻率為f的相加信號AF，相加及遞進操作以此頻率進行，所述頻率f作為測得的物理量Qi的函數被修改，因此將頻率f作為物理量值的函數進行伺服控制。
8.根據權利要求7所述的裝置，其特徵在於，選擇部件(30)由控制信號PSY控制。
9.根據權利要求7所述的裝置，其特徵在於，選擇部件(30)包括- 連接到計算單元(18)的解碼器(32)；- 其輸入端連接到該解碼器的鎖存電路(34)；- 一組兩輸入端AND類邏輯門(50，52，54，56，58，60，62)，各邏輯門的一個輸入端以預定的頻率接收信號，而為只激活所述AND門中的一個，另一個輸入端接收來自解碼器(32)的一個選擇信號；以及- OR類邏輯門(64)，與每個所述AND門的輸出端相連，並在其輸出端傳遞由所述AND門之一提供的預定頻率的信號。
10.根據權利要求9所述的裝置，其特徵在於，計算單元(18)使解碼器(32)發出激活AND門之一的選擇信號。
11.根據權利要求6所述的裝置，其特徵在於，加法器部件(26)由邏輯加法器(26a，26b，26c，26d)組成。
12.根據權利要求6所述的裝置，其特徵在於，轉換單元(20)還包括位於計算整數ni的計算單元(18)和加法器部件(26)的輸入端E1之間的第一鎖存部件(22，22a，22b)，所述第一鎖存部件在控制信號PSY控制下使所述整數ni能夠訪問加法器部件。
13.根據權利要求12所述的裝置，其特徵在於，轉換單元(20)包括位於第一鎖存部件(22，22a，22b)和加法器部件(26)的輸入端E1之間的第二鎖存部件(24，24a，24b)，當控制信號PSY對訪問授權時，接收整數ni，所述第二鎖存部件對所述整數授權，以使其能夠在頻率f下以相加信號AF的速率遞進到加法器部件(26)的輸入端E1。
14.根據權利要求12或13所述的裝置，其特徵在於，該裝置包括位於加法器部件(26)的輸出S1與輸入端E2之間的第三鎖存部件(28，28a，28b)，所述鎖存部件對輸出端S1的值授權，以使其能夠在頻率f的相加信號AF的速率遞進到加法器部件(26)的輸入端E2。
15.根據權利要求12至14中任一權利要求所述的裝置，其特徵在於，第一，第二，第三鎖存部件(22，24，28)中至少一個由雙穩態電路構成。
16.根據權利要求6至15任一權利要求所述的裝置，其特徵在於，整數ni等於E(tQifP+)]]>其中E(q)為對a取整的數學函數，其中，0≤α＜1。
17.根據權利要求16所述的裝置，其中α＝0.5。
全文摘要
一種將測量設備測得的物理量Q
文檔編號G01F15/06GK1370272SQ0081189
公開日2002年9月18日 申請日期2000年6月26日 優先權日1999年6月28日
發明者萊昂內爾·貝尼圖, 阿布戴爾·勞埃迪 申請人:施藍姆伯格工業公司