碳化矽器件的電學隔離方法
2023-05-20 01:09:16
專利名稱：碳化矽器件的電學隔離方法
技術領域：
本發明涉及一種半導體器件的製造工藝，尤其是碳化矽半導體器件的電學隔離工藝，具體地說是一種碳化矽器件的電學隔離方法。
背景技術：
SiC材料具有寬禁帶寬度、高臨界擊穿電場、高熱導率和高飽和電子漂移速率等優異的特性，是製作微波大功率器件的理想材料。例如，4H SiC的禁帶寬度為3.26eV，擊穿電場達3×106V/cm，熱導率高達4.9W/cm·K，電子飽和漂移速度達到2×107cm/s。SiC材料優異的擊穿特性使得SiC微波器件可以承受非常高的電壓，而高工作電壓和較低的工作電流意味著較高的輸出阻抗，這為簡化了電路的匹配設計提供了方便。同時，SiC材料非常好的導熱性能方便了器件的熱設計，提高了器件的工作溫度，減小甚至除去了冷卻裝置所佔的空間和重量，使功率器件達到很高的集成度。
SiC金屬半導體場效應電晶體(MESFET)及其電路憑藉其卓越的性能和可靠性獲得了很大的重視。例如，中國專利CN 1441965A一般性地描述了SiCMESFET的製造方法。美國專利No.5,925,895描述了採用n+源和漏歐姆接觸層以及p型緩衝層的SiC MESFET，還描述了消除降低MESFET高頻性能的表面效應的一種結構。儘管這些專利中進行了關於器件製作的報導，SiC MESFET的器件工藝中還存在可以進一步改進的地方。
為了保證器件和電路能夠正常工作，必須實現器件有源區之間的電學隔離。最常用的SiC MESFET器件隔離方法是臺面隔離，它通過在器件有源區之間形成溝槽來實現器件之間的隔離。如圖1所示為採用臺面隔離的SiC MESFET示意圖，SiC MESFET外延結構包括襯底1、緩衝層2和溝道層3，器件製作在由溝道層2和緩衝層3組成的檯面上。由於緩衝層2通常不具有高阻特性，為了獲得較好的隔離效果，溝槽的深度必須延伸到緩衝層2中一定深度。這意味著臺面必須具有相當的高度，一般為300納米到500納米，互連線在跨過臺面的過程中容易發生斷裂，不利於器件的成品率的提高。而對於具有n+歐姆接觸層的SiC MESFET外延結構，如圖2所示，器件隔離的臺面高度還要更高，通常要達到400納米到700納米，互連線跨過臺面更加困難。對於較高的臺面高度，可以採取平整化的工藝，在SiC MESFET材料和器件表面生長與臺面高度相同的絕緣介質，並選擇性的去除有源區上的介質，從而形成平整的器件表面，解決互連問題。但是，平整化工藝具有較高的難度，不利於器件成品率的提高。
發明內容
本發明的目的是針對現有的碳化矽器件採用的臺面隔離所存在的加工困難，成品率低的問題發明一種利用離子注入法獲得高的電學隔離性能的碳化矽器件的電學隔離方法。
本發明的技術方案是一種碳化矽器件的電學隔離方法，包括對帶有歐姆接觸層4的碳化矽器件的電學隔離方法和對不帶有(歐姆)歐姆接觸層4的碳化矽器件的電學隔離方法，其特徵是(一)對帶有歐姆接觸層4的碳化矽器件的電學隔離方法包括以下步驟第一步，在SiC MESFET的歐姆接觸層4上形成第一歐姆接觸區5作為源電極；第二步，在歐姆接觸層4上與第一歐姆接觸區5相距2微米到5微米的地方形成第二歐姆接觸區6作為漏電極；第三步，在SiC MESFET材料和器件表面澱積形成犧牲氧化膜7；第四步，利用光敏薄膜8覆蓋SiC MESFET器件的有源區；第五步，利用幹法刻蝕在犧牲氧化膜7及SiC MESFET器件未覆蓋光敏薄膜8保護的部分形成淺槽；第六步，利用離子注入法向SiC MESFET器件表面注入離子9，使不受光敏薄膜8保護的部分形成高阻的損傷區10；第七步，通過清除犧牲氧化膜7而達到將光敏薄膜8清除的目的；
(二)對不帶有歐姆接觸層4的碳化矽器件的電學隔離方法包括以下步驟第一步，在SiC MESFET的第一選擇摻雜區14上形成第一歐姆接觸區5作為源電極；第二步，在與第一歐姆接觸區5相距2微米到5微米的第二選擇摻雜區15上形成第二歐姆接觸區6作為漏電極；第三步，在SiC MESFET器件表面澱積形成一層犧牲氧化膜7；第四步，利用光敏薄膜8覆蓋在SiC MESFET器件的有源區上；第五步，利用腐蝕法將犧牲氧化膜7上未覆蓋光敏薄膜8部分腐蝕掉；第六步，利用離子注入法向SiC MESFET器件注入離子9，使未覆蓋光敏薄膜8部分受到離子轟擊後形成高阻的損傷區10；第七步，通過清除犧牲氧化膜7而達到將光敏薄膜8清除的目的。
所述的犧牲氧化膜7包括但不限於氧化矽(SiO2)、氮氧化矽SiON)，其厚度為50納米到500納米；犧牲氧化膜7的澱積方法包括但不限於濺射法、電子束蒸發法、等離子體增強化學汽相澱積法(PECVD)。
所述的光敏薄膜8的厚度為2微米到8微米。
所述的犧牲氧化膜7的腐蝕法包括溼法腐蝕或幹法刻蝕，幹法刻蝕的方法包括但不限於反應離子刻蝕(RIE)、感應耦合等離子(ICP)刻蝕。
向SiC MESFET器件注入的離子9包括但不限於氫、氦、硼離子，並採用多能量的複合離子注入的方法。
所述的刻蝕形成的淺槽縱向伸展到歐姆接觸層4之下。
所述的損傷區10縱向伸展到溝道層3之下或襯底1中；損傷區10中的注入離子的濃度不小於溝道層3和緩衝層2中的摻雜濃度。
本發明的原理是通過高能量的離子束轟擊半導體材料的表面，在器件的有源區及其下的一定深度內形成損傷，這一損傷區具有高阻特性，從而實現器件之間的電學隔離。如圖3所示為採用離子注入隔離的SiC MESFET示意圖，圖3中的SiC MESFET材料結構包括襯底1、緩衝層2和溝道層3，器件之間的溝道層3和緩衝層2被高能量的離子束轟擊形成了高阻特性的損傷區10，實現了器件之間的電學隔離。圖3中的選擇摻雜區14和15是為了製作高質量源漏區歐姆接觸通過離子注入和退火激活而形成的高摻雜區。由於離子注入的器件隔離方法是完全平面化的器件工藝，因此方便了器件的互連以及其它器件工藝的實現，有助於器件性能和成品率的提高。
對於具有n+歐姆接觸層的SiC MESFET外延結構，僅靠高能離子轟擊的方法不能直接獲得很好的器件隔離效果，需要結合刻蝕淺槽的方法。如圖4所示為採用淺槽刻蝕結合離子注入隔離的SiC MESFET示意圖，圖4中的SiCMESFET材料結構包括襯底1、緩衝層2、溝道層3和歐姆接觸層4，首先在器件之間刻蝕淺槽，淺槽深度略大於歐姆接觸層4的厚度，再利用高能量的離子束轟擊形成了高阻特性的損傷區10，從而實現器件之間的電學隔離。由於淺槽的深度通常不超過300納米，因此不會引起器件互連的斷裂問題，避免了由於臺面和平整化工藝帶來的複雜的器件工藝流程，有利於提高器件的成品率。
在本發明針對二種不同結構的器件提供了大致相同的方法，其中對於不帶歐姆接觸層4的碳化矽器件而言，其方法可概括為在器件源電極和漏電極形成之後，優選地在SiC MESFET材料表面澱積一層犧牲氧化膜，犧牲氧化膜包括但不限於氧化矽(SiO2)和氮氧化矽(SiON)，澱積的方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)；用掩模將SiCMESFET材料和器件不需要進行離子注入的地方實行保護，優選的掩模是光敏薄膜；最後利用離子轟擊在SiC MESFET材料和器件不受保護的部分形成高阻的損傷區，實現器件之間的電學隔離。
對於帶有歐姆接觸層4的碳化矽器件而言，其隔離方法或概述為在器件的源電極和漏電極形成之後，優選地在SiC MESFET材料表面澱積一層犧牲氧化膜，犧牲氧化膜包括但不限於氧化矽(SiO2)和氮氧化矽(SiON)，澱積的方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)；用掩模將SiC MESFET材料和器件表面不需要進行幹法刻蝕和離子注入的地方進行保護，優選的掩模是光敏薄膜；利用幹法刻蝕在材料和器件表面不受保護的部分形成淺槽，刻蝕方法包括但不限於反應離子刻蝕(RIE)和感應耦合等離子(ICP)刻蝕；最後通過離子轟擊在材料和器件不受保護的部分形成高阻的損傷區，從而實現SiC MESFET器件之間的電學隔離。
本發明具有以下優點本發明從根本上消除了臺面隔離可能造成的互連斷裂問題，從而可大大提高器件的性能和成品率，簡化了製造工藝，可降低生產成本。
圖1為現有臺面隔離的不帶有歐姆接觸層的SiC MESFET器件的剖面圖。
圖2為現有的臺面隔離的帶有歐姆接觸層的SiC MESFET的剖面圖。
圖3為本發明的離子注入隔離的不帶有歐姆接觸層SiC MESFET的剖面圖。
圖4為本發明的淺槽刻蝕結合離子注入隔離的帶有歐姆接觸層的SiCMESFET的剖面圖。
圖5A-5C為本發明的實施例一的製造方法過程示意圖。
圖6A-6D為本發明的實施例二的製造方法過程示意圖。
具體實施例方式
下面結構附圖和實施例對本發明作進一步的說明。
實施例一。
如圖5A-5C所示。
如圖5A所示，在SiC MESFET的選擇摻雜區14上形成第一歐姆接觸區5作為源電極，在與第一歐姆接觸區5相距2微米到5微米的選擇摻雜區15上形成第二歐姆接觸區6作為漏電極。選擇摻雜區14和15通過注入氮或磷離子並高溫退火獲得。優選地在SiC MESFET材料表面澱積一層犧牲氧化膜7，厚度為50納米到500納米，犧牲氧化膜包括但不限於氧化矽(SiO2)和氮氧化矽(SiON)，澱積的方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)；利用光敏薄膜8將SiC MESFET材料和器件表面不需要進行離子注入的地方進行保護，光敏薄膜8的優選厚度為2微米到8微米。
利用光敏薄膜8作掩模腐蝕犧牲氧化膜7，露出SiC MESFET器件之間需要注入隔離的區域，腐蝕方法為溼法腐蝕或幹法刻蝕，幹法刻蝕的方法包括但不限於反應離子刻蝕(RIE)和感應耦合等離子(ICP)刻蝕。對SiC MESFET材料和器件進行離子注入，注入的離子種類包括但不限於氫、氦、硼，如圖5B所示，在材料和器件不受保護的部分形成高阻的損傷區10。離子注入採用多能量的複合注入的方法，注入的最大能量保證損傷區10縱向伸展到溝道層3之下，並優選地伸展到襯底1，離子注入的劑量使得損傷區10內注入離子的濃度不小於溝道層3和緩衝層2的摻雜濃度。
當離子注入隔離完成後，利用有機溶劑去除光敏薄膜8。離子注入後的光敏薄膜8通常很難清除乾淨，利用犧牲氧化膜7來清除材料和器件表面殘餘的光敏薄膜，去除犧牲氧化膜的方法包括但不限於溼法腐蝕。
在SiC MESFET上形成柵電極13並作金屬互連11和12，就得到了如圖5C所示的器件。
實施例二。
如圖6A-6D所示。
如圖6A所示，在SiC MESFET的歐姆接觸層4上形成第一歐姆接觸區5作為源電極，在歐姆接觸層4上與第一歐姆接觸區5相距2微米到5微米的地方形成第二歐姆接觸區6作為漏電極。優選地在SiC MESFET材料表面澱積一層犧牲氧化層7，厚度為50納米到500納米，犧牲氧化介質層包括但不限於氧化矽(SiO2)和氮氧化矽(SiON)，澱積的方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)；用光敏薄膜8將SiC MESFET材料和器件表面不需要進行刻蝕和離子注入的地方進行保護，光敏薄膜8的優選厚度為2微米到8微米。
如圖6B所示，利用光敏薄膜8作刻蝕掩模，通過幹法刻蝕在SiC MESFET材料和器件表面不受保護的部分形成淺槽，淺槽的深度伸展到歐姆接觸層4以下，刻蝕方法包括但不限於反應離子刻蝕(RIE)和感應耦合等離子(ICP)刻蝕。
如圖6C所示，對SiC MESFET材料和器件進行離子注入，注入的離子種類包括但不限於氫、氦、硼，在材料和器件不受保護部分成高阻的損傷區10。離子注入採用多能量的複合注入的方法，注入的最大能量保證損傷區10縱向伸展到溝道層3之下，並優選地伸展到襯底1；離子注入的劑量使得損傷區10內注入離子的濃度不小於溝道層3和緩衝層2的摻雜濃度。
當離子注入隔離完成後，利用有機溶劑去除光敏薄膜8。離子注入後的光敏薄膜8通常很難清除乾淨，可以利用犧牲氧化層7來清除材料和器件表面殘餘的光敏薄膜，去除犧牲氧化層的方法包括但不限於溼法酸腐蝕。
利用幹法刻蝕在第一歐姆接觸區5和第二歐姆接觸區6之間形成寬槽，寬槽深度不小於歐姆接觸層4的厚度，刻蝕方法包括但不限於反應離子刻蝕(RIE)和感應耦合等離子(ICP)刻蝕。在SiC MESFET上形成柵電極13並作金屬互連11和12，就得到了如圖6D所示的器件。
權利要求
1.一種碳化矽器件的電學隔離方法，包括對帶有歐姆接觸層(4)的碳化矽器件的電學隔離方法和對不帶有歐姆歐姆接觸層(4)的碳化矽器件的電學隔離方法，其特徵是(一)對帶有歐姆接觸層(4)的碳化矽器件的電學隔離方法包括以下步驟第一步，在SiC MESFET的歐姆接觸層(4)上形成第一歐姆接觸區(5)作為源電極；第二步，在歐姆接觸層(4)上與第一歐姆接觸區(5)相距2微米到5微米的地方形成第二歐姆接觸區(6)作為漏電極；第三步，在SiC MESFET材料和器件表面澱積形成犧牲氧化膜(7)；第四步，利用光敏薄膜(8)覆蓋SiC MESFET器件的有源區；第五步，利用幹法刻蝕在犧牲氧化膜(7)及SiC MESFET器件未覆蓋光敏薄膜(8)保護的部分形成淺槽；第六步，利用離子注入法向SiC MESFET器件表面注入離子(9)，使不受光敏薄膜(8)保護的部分形成高阻的損傷區(10)；第七步，通過清除犧牲氧化膜(7)而達到將光敏薄膜(8)清除的目的；(二)對不帶有歐姆接觸層(4)的碳化矽器件的電學隔離方法包括以下步驟第一步，在SiC MESFET的第一選擇摻雜區(14)上形成第一歐姆接觸區(5)作為源電極；第二步，在與第一歐姆接觸區(5)相距2微米到5微米的第二選擇摻雜區(15)上形成第二歐姆接觸區(6)作為漏電極；第三步，在SiC MESFET器件表面澱積形成一層犧牲氧化膜7；第四步，利用光敏薄膜(8)覆蓋在SiC MESFET器件的有源區上；第五步，利用腐蝕法將犧牲氧化膜(7)上未覆蓋光敏薄膜(8)部分腐蝕掉；第六步，利用離子注入法向SiC MESFET器件注入離子(9)，使未覆蓋光敏薄膜(8)部分受到離子轟擊後形成高阻的損傷區(10)；第七步，通過清除犧牲氧化膜(7)而達到將光敏薄膜(8)清除的目的。
2.根據權利要求1所述的碳化矽器件的電學隔離方法，其特徵是所述的犧牲氧化膜(7)包括但不限於氧化矽(SiO2)、氮氧化矽(SiON)，其厚度為50內米到500納米；犧牲氧化膜(7)的澱積方法包括但不限於濺射法、電子束蒸發法、等離子體增強化學汽相澱積法(PECVD)。
3.根據權利要求1所述的碳化矽器件的電學隔離方法，其特徵是所述的光敏薄膜(8)的厚度為2微米到8微米。
4.根據權利要求1所述的碳化矽器件的電學隔離方法，其特徵是所述的犧牲氧化膜(7)的腐蝕法包括溼法腐蝕或幹法刻蝕，幹法刻蝕的方法包括但不限於反應離子刻蝕(RIE)、感應耦合等離子(ICP)刻蝕。
5.根據權利要求1所述的碳化矽器件的電學隔離方法，其特徵是向SiC MESFET器件注入的離子(9)包括但不限於氫、氦、硼離子，並採用多能量的複合離子注入的方法。
6.根據權利要求1所述的碳化矽器件的電學隔離方法，其特徵是所述的刻蝕形成的淺槽縱向伸展到歐姆接觸層(4)之下。
7.根據權利要求1所述的碳化矽器件的電學隔離方法，其特徵是所述的損傷區(10)縱向伸展到溝道層(3)之下或襯底(1)中；損傷區(10)中的注入離子的濃度不小於溝道層(3)和緩衝層(2)中的摻雜濃度。
全文摘要
本發明針對現有的碳化矽器件採用的臺面隔離所存在的加工困難，成品率低的問題，公開了一種利用離子注入法獲得高的電學隔離性能的碳化矽器件的電學隔離方法，它通過光敏薄膜圖形劃定器件的有源區和非有源區；利用光敏薄膜作掩模對SiC MESFET外延材料進行幹法刻蝕形成淺槽；通過自對準的方法對SiC MESFET外延材料進行離子注入，在材料和器件不受光敏薄膜保護的部分形成高阻的損傷區。在對器件進行電學隔離的同時避免了工藝複雜化，有利於提高成品率。
文檔編號H01L21/76GK1937205SQ20061009664
公開日2007年3月28日 申請日期2006年10月16日 優先權日2006年10月16日
發明者柏松, 陳剛, 蔣幼泉 申請人:中國電子科技集團公司第五十五研究所