數字通信裝置及解碼方法

2023-05-19 18:48:06

專利名稱：數字通信裝置及解碼方法
技術領域：
本發明有關於一種數字通信裝置，且特別有關於一種可應用於突發(burst) 錯誤偵測機制的增強型錯誤擦除(error-erasure)解碼方法及數字通信裝置。
背景技術：
在現有技術的接收器中，各種類型的噪聲、失真及幹擾通常是致使信號質 量惡化、從而導致輸出錯誤的因素。糾錯編碼(Error-Correcting Coding, ECC) 是一種有助於接收器抵制上述因素影響的通用技術，其可以減小錯誤的機率並 增強輸出數據的可靠性。
級聯編碼(concatenated coding)是一種實施多級編碼的糾錯編碼技術，所 述多級編碼可例如內部編碼(inner coding)及外部編碼(outer coding )。舉例來 講，巻積碼(convolutional code )或網格編碼調製(Trellis-Coded Modulation, TCM ) 碼可作為內部碼，其有助於克服分散的隨機誤差。而裡德所羅門(Reed-Solomon, RS)碼或BCH ( Bose-Chaudhuri Hocquenghem)碼可作為外部碼，其有助於克 服突發錯誤。
圖1是用於解碼級聯碼的現有技術中的接收器的方塊圖。圖1所示的接收 器100包含解調器110、內部解碼器120、解交織器130及外部解碼器140。解 調器110接收射頻信號弁RF以產生數據流，所述解調器110可包含如下組件，例 ^口 用於下變步頁(frequency down conversion)的合成器(synthesizer )、 用於^元 混疊(anti-aliasing)的濾波器、用於時序或頻率恢復的同步裝置以及用於補償 衰落或損害性(impairment)信道效應的均衡器。上述操作的 一部分或全部被執 行後，解調器IIO可產生數據流弁S。
取決於使用何種內部碼，內部解碼器120可通過巻積解碼器或TCM解碼器 來實施，其可以對數據流弁S 4丸^"內部解碼程序以產生內部解碼流弁I。在內部解 碼器120之後，解交織器130解交織內部解碼流#1以產生解交織流弁D。解交織 器130在分散某些類型的突發噪聲以分擔錯誤校正負擔中扮演著重要角色。外部解碼器140對解交織流弁D執行外部解碼程序，以輸出接收器輸出#OUT,且所述外部解碼器140可通過RS解碼器或BCH解碼器來實施。舉例來講，當RS碼被用作外部碼時，外部解碼器140可通過RS解碼器來實施。對於(n, k, 2t) RS碼來講，外部解碼器140最多可校正t個錯誤。換句話說，外部解碼器140具有校正t個錯誤的錯誤校正能力。然而，在某些通信系統中，尤其是地面廣#番(terrestrial broadcasting)系統，複雜的多徑信道會導致各種衰落或幹擾，因此解調器110的均tf器無法完全補償衰落或幹擾。在這種狀況下，突發噪聲可導致內部解碼器120發生錯誤並傳播至外部解碼器140,而解交織器130也無法將其有效分散。因此，為增強錯誤校正能力，需要提出一種擦除標記(erasure marking)才幾制。
若解調器110可偵測突發噪聲，且內部解碼器120具有將不可靠符號標記為擦除指示符的機制，則外部解碼器140可被升級至RS錯誤擦除解碼器。對於(n， k, 2t)RS碼來講，若2x+y^2t,則RS錯誤擦除解碼器可校正x個錯誤及y個擦除。換句話說，若被告知一些被標記為擦除的錯誤的位置，外部解碼器140有可能可校正實際錯誤數超過t的碼字(codeword )。
擦除標記程序必須基於可靠的突發錯誤偵測來執行，然而，當前的突發錯誤偵測機制仍為處於初始階段的技術。因此，需要提供一種增強型突發錯誤偵測器。

發明內容
為了增強通信系統的錯誤校正能力，特提供以下技術方案本發明的實施方式提供一種數字通信裝置，用於解碼數據流以產生接收器輸出，所述數字通信裝置包含突發錯誤偵測器、內部解碼器以及外部解碼器。突發錯誤偵測器用於依據錯誤檢查方程式決定與數據流對應的突發噪聲位置，並相應地產生突發錯誤指示符；內部解碼器用於解碼數據流以產生內部解碼流，所述內部解碼器包含擦除標記器，擦除標記器用於基於突發錯誤指示符對內部解碼流執行擦除標記程序，以產生對應於內部解碼流的擦除指示符；以及外部解碼器耦接至內部解碼器，用於解碼與擦除指示符對應的內部解碼流以產生接收器IIT出。
本發明的實施方式另提供一種解碼方法，用於解碼數據流以產生接收器輸出，所述解碼方法包含依據錯誤檢查方程式決定與數據流對應的突發噪聲位置，並相應地產生突發錯誤指示符；解碼數據流以產生內部解碼流；基於突發錯誤指示符對內部解碼流執行擦除標記程序，以產生對應於內部解碼流的擦除指示符；以及解碼與擦除指示符對應的內部解碼流以產生接收器輸出。
以上所述的數字通信裝置及解碼方法能夠增強通信系統的錯誤校正能力。


圖l是現有技術中接收器的示意圖。
圖2a是依本發明實施例的數字通信裝置的範例的示意圖。
圖2b是依本發明實施例的數字通信裝置的另 一範例的示意圖。
圖3a是依本發明實施例的突發錯誤偵測器的範例的示意圖。
圖3b是依圖3a所示實施例的統計單元的範例的示意圖。
圖3c是依圖3a所示實施例的統計單元的另一範例示意圖。
圖4a是現有技術中內部編碼器的示意圖。
圖4b是決定單元及響應圖4a所示內部編碼器的聯合邏輯單元的範例的示意圖。
圖5a是現有技術中另一內部編碼器的示意圖。
圖5b是依圖5a所示內部編碼器的收縮二進位巻積編碼器的範例示意圖。圖5c是響應圖5b所示收縮二進位巻積編碼器的:f關合邏輯單元的範例的示意圖。
圖5d是依圖5a所示內部編碼器的收縮二進位巻積編碼器的另一範例的示意圖。
圖6是擦除標記程序的範例的示意圖。
圖7a是外部解碼器的範例的示意圖。
圖7b是外部解碼器的另一範例的示意圖。
具體實施例方式
在說明書及權利要求書當中使用了某些詞彙來指稱特定的元件。所屬技術領域的技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及權利要求書並不以名稱的差異作為區分元件的方式，而是以元件在功能上的差異作為區分的準則。在通篇說明書及權利要求項中所提及的「包含J為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接於第二裝置，則代表第一裝置可直接電氣連接於第二裝置，或透過其它裝置或連接手段間接地電氣連接至第二裝置。
本發明圖2a是依本發明實施例的數字通信裝置200a的示意圖。在本實施例中，突發錯誤偵測器300被提供，以基於解調器110輸出的數據流弁S來偵測突發錯誤。內部解碼器220採用了擦除標記器225，以基於突發錯誤偵測器300輸出的突發錯誤指示符弁B來輸出擦除指示符弁E。更具體地，當內部解碼器220將數據流弁S解碼為已恢復位(recovered bit)時，擦除標記器225將數據流弁S於符號級(symbol level)映射至對應的位。在將內部解碼流#1轉換為解交織流弁D時，解交織器230也解交織擦除指示符弁E，以產生輸出至外部解碼器240a的解交織擦除指示符弁E，。隨後，外部解碼器240a基於解交織流弁D及解交織擦除指示符弁E，執行適應性錯誤校正程序，以輸出接收器輸出#OUT。
應注意，解交織器230為可選的組件，其取決於產生射頻信號弁RF的傳送器的結構。圖2b是依本發明實施例的另一數字通信裝置200b的示意圖，所述數字通信裝置200b不包含解交織器230。如圖2b所示，內部解碼器220提供內部解碼流粗及擦除指示符弁E至外部解碼器240b。隨後，外部解碼器240b基於解交織流弁D及擦除指示符弁E執行適應性錯誤校正程序，以輸出接收器輸出#OUT。各功能區塊的具體才喿作詳述如下。
圖3a是第2a及2b圖所示的突發錯誤偵測器300的示意圖。數據流弁S為連續位流，其以特定比特率連續輸入突發錯誤偵測器300。突發錯誤偵測器300分析數據流弁S以產生突發錯誤指示符弁B，所述突發錯誤指示符弁B用來表示對應時段中是否出現突發錯誤。在突發錯誤偵測器300中，決定單元310截割(slices)或量化數據流弁S，且從數據流弁S中擷取有用位(usefUl bit)以產生至少一個編碼流弁U。所述有用位是針對與數據位一同嵌入數據流弁S中的奇偶校驗位(paritybit)或錯誤檢查碼(error check code)而言，其才各式取決於下述的不同編碼方案。舉例來講，數據流弁S可以是符號流，因此決定單元310可作為限幅器(slicer)或量化器(quantizer),而編碼流弁U可作為編碼位流輸出。可選地，若數據流弁S是並行編碼位，則編碼流弁U可是串行編碼位流。
聯合邏輯單元320耦接至決定單元310的輸出，用於基於錯誤檢查方程式(error-check equation)對編碼流弁U執行聯合邏輯操作以產生邏輯值弁L，所述邏輯值弁L用於表示特定時段中特定多個編碼流弁U的正確性。在本實施例中，所述錯誤檢查方程式是通過與數字通信裝置200a及200b實施的編碼方案相關的特定算法得出。所述錯誤檢查方程式可依實施的編碼方案而改變，其可通過對應的傳送器的已知結構而預先決定或估計。由於數據流弁S是連續輸入，因此邏輯值弁L連續地於每一時隙輸出，且每一邏輯值禮對應於特定多個編碼流存U。
在聯合邏輯單元320之後，統計單元330編譯一個時段內的多個邏輯值弁L,以產生累積值弁A。所述時段是針對隨時間偏移的一組連續時隙而言。所述邏輯值弁L連續地在每一時隙產生。同時，累積值弁A可被較佳地一見為連續時隙中多個邏輯值弁L的匯總。
比較器340耦接至統計單元330，用於比較累積值弁A與閾值射h以偵測是否有突發錯誤出現。若累積值弁A超過閾值射h,比較器340將突發錯誤指示符弁B設置(asserts)為一個特定值(例如邏輯"1")以表示突發錯誤已於近期發生。相反，若累積值弁A未超過閾值弁th,則突發錯誤指示符弁B被設置為另一特定值(例如邏輯"O，，)。所述閾值射h可以是固定值、 一階(single-level)值或多階(multi-level)值。應注意，其它方式也可被採用以提供適合的閾值射h。
圖3b是依圖3a所示實施例的統計單元330b的示意圖。依據巻積碼的標準，數據流弁S中的編碼流弁U是通過編碼周期(時段)來分段，且在統計單元330b中，延遲線(delay line) 334被指定以代表所述編碼周期(時段)，所述延遲線334包含多行(column),每一行對應於所述時段中一個時隙，且每一行存儲一個邏輯值弁L。加法器332從聯合邏輯單元320處連續接收邏輯值弁L,以累積延遲線334的每一行。之後，選擇器336偵測編碼流弁U的段邊界(收縮邊界-puncture boundary),並輸出對應於所述段邊界(收縮邊界)的累積的行的值以作為累積值弁A。偵測所述段邊界的機制可由不同的現有技術得知，其詳細描述不另贅述。
在統計單元330中，延遲線334中每一行的累積可重複一個或多個時段(編碼流弁S的編碼周期)，選擇器336可選擇延遲線334中具有最小初始累積結果的一行作為所述邊界。隨後，選擇器336基於所述邊界，輸出所述累積結果以作為累積值存A。
圖3c是依圖3a所示實施例的統計單元330c的示意圖。類似地，悽t據流弁S中的編碼流弁U是通過編碼周期(時段)來分段，且在統計單元330b中，存儲組件344 (例如緩衝器)存儲累積值弁A的初始累積結果。加法器332從聯合邏輯單元320處接收邏輯值弁L並從存儲組件344接收初始累積結果，以連續地將每一輸入的邏輯值弁L與所述的初始累積結果相加，並相應地將所述相加結果存
儲於存儲組件344中以作為所述的初始累積結果。計數器346計數一個時段(編碼流弁S的編碼周期)，從而使能存儲組件344中所述的初始累積結果的輸出，以作為累積值弁A。隨後，計數器346重置存儲於存儲組件344中的初始累積結果。圖4a是現有技術中內部編碼器400的示意圖。內部編碼器400是符合八電平殘留邊帶(8-level Vestigial Sideband, 8-VSB )標準的傳送器的TCM區塊，所述內部編碼器400包含預編碼器(pre-coder) 410、網才各編碼器(trellis encoder)420及符號映射器(symbol mapper) 436。預編碼器410接收兩個信息位流Xt與X2並分別產生兩個位流Yi與Y2。預編碼器410具有異或(XOR)門402及延遲周期為12符號的延遲組件404,其接收位流X2以產生位流Y2。網格編碼器420接收兩個位流Y,與Y2並產生三個輸出位流Uo、 及U2。所述網格編碼器420包含異或門424及延遲周期為12符號的延遲組件422與426,其接收位流1並產生輸出位流Uo及U!。符號映射器436接收三個輸出位流U0、 及U2,並利用8-VSB標準定義的預定符號映射規則產生數據流弁S。
在網格編碼器420中，輸出位流Uo及Ui是通過位流Yt並利用異或門424及兩個延遲組件422與426來決定。依網格編碼器420的結構，包含輸出位流U及Q且與位流Yi不相關的三個方程式可被決定，其表述如下
U0[n]=Q0[n-l]; (1)
Qo[n],[n] @ Qi[n-l]; (2)
Q![n-l卜Uo[n-l], (3)
其中，n代表索引且每一增量都對應於一個12符號延遲周期，Qo及Qi分別代表延遲組件422與426的輸出。
因此，等式U0[n+l]二Ul[n]十UO[n-l]可基於方程式(l)、 (2)和(3)而推導得出。相應地，誤差4企查方程式可決定如下
P[n] =U0[n+1 ] @ " [n] @ U0[n-1 ] (4)
利用符合8-VSB標準的傳送器固有的錯誤檢查方程式(4)，可設計一種計算錯誤量度(error metric)的裝置。P[n]具有邏輯值"0"時表示對應的編碼流弁U正確。相反，P[n]具有邏輯值"1"時則表示對應的編碼流弁U不正確。
圖4b是決定單元310a及響應圖4a所示內部編碼器400的聯合邏輯單元320a的示意圖。在聯合邏輯單元320a中，延遲組件405與異或門407構成圖3a所示的4關合邏輯單元320。決定單元310a及4關合邏輯單元320a於圖3a的實施例中被採用，以構成突發錯誤偵測器300 。
舉例來講，通常源自解調器110的均衡器的數據流弁S被輸入至決定單元 310a。利用與圖4a中內部編碼器400的符號映射器436的符號映射規則對稱的 符號映射規則，決定單元310a產生三個編碼流U。'、 Ur及U2'。若編碼流Uo'、 IV及IV是正確的，則可假定數據流弁S中的對應符號也是正確的。因此，聯合 邏輯單元320a的延遲組件405可一皮用以筒化方程式(4)，其中編碼流IV被延遲 12符號，編碼流IV被延遲24符號。隨後，異或門407接收延遲的編碼流Uo， 及U,，以執行錯誤檢查操作，而異或門407輸出的邏輯值弁L則代表錯誤檢查結 果。顯然，在本實施例中，邏輯值"0"代表設置為正確的，而邏輯值"1"則 代表設置為不正確的。
圖5a是現有技術中內部編碼器500的示意圖。內部編碼器500是符合ITU-T Recommendation J.83 Annex B (以下稱為J83B )標準的傳送器的TCM區塊，其 是利用64正交振幅調製(Quadrature Amplitude Modulation, QAM)機制。在圖 5a中，內部編碼器500連續接收7位的數據流弁Din。解析器(parser) 540識別 一組的四個7位符號(即28位)，並指定同相(in-phase)的'T，組分及正交 (quadrature)的"Q，，組分。如圖5a所示，對於I組分，解析器540輸出上部 (upper)的兩個未編碼位流502 (I2,15,18, Iu, 113 )、 504 (Il514， 17,110， 112)以及下 部(lower)的編碼位流512a (10,13,16,19 )。而對於Q組分，解析器540輸出上 部的兩個未編碼位流506 (Q2,Q5,Q8,Qii,Qi3)、 508 (Q!, Q4, Q7， Qi。， Q12)以及 下部的編碼位流512b (Q。，Q3,Q6, Q9)。未編碼位流502、 504、 506及508 一皮發 送至QAM映射器530,而編碼位流512a及512b則糹皮發送至差分預編碼器510。 差分預編碼器510對I與Q的位對QQ與IQ、 Q3與I3、 Q6與16及Q9與19執行旋 轉不變網4各編碼(rotationally invariant trellis coding )。差分預編碼器510隨後將 差分編碼的下部流弁X與弁Y( 4位)分別傳送至收縮二進位巻積編碼器(punctured binary convolutional encoder) 520a與520b 。
在本實施例中，4/5速率(4/5-rate)的收縮二進位巻積編碼器520a與520b 是基於具有收縮碼(punctured code )的1/2速率的二進位巻積編碼器。通常來講， 在數字通信系統中，錯誤校正碼被用來增加冗餘(redundancy)以提高抗噪聲能 力。在l/2速率下，收縮二進位巻積編碼器520a與520b接收4位(弁X與弁Y) 並產生8個編碼位。此外，若所有編碼位都^皮作為負荷(payload)傳送，則負 荷可因過度的冗餘而極大地減少，收縮二進位巻積編碼器520a與520b應用的收縮功能可用於補償負荷的減少。換句話說， 一些編碼位的傳送先前是由傳送
器同意的，且接收器被旁路(bypassed)。收縮二進位巻積編碼器520a與520b 符合J83B標準，其為每8個編碼位傳送5個位，從而導致總的收縮碼率為4/5。 即，依據4個輸入位產生5個位。
最後，QAM映射器530接收未編碼位流502、 504、 506及來自收縮二進位 巻積編碼器520a與520b的編碼流弁U (1^， U2, U3, U4, U5)與弁V ( V!, V2, V3, V4, V5)，並產生64QAMlt據流弁S。
圖5b是依圖5a所示內部編碼器500的收縮二進位巻積編碼器520a的示意 圖。由於收縮二進位巻積編碼器520b與520a的結構類似，故收縮二進位巻積 編碼器520b將不再詳細描述。應注意，下述討論中推導出的錯誤檢查方程式也 可適用於收縮二進位巻積編碼器520b。收縮二進位巻積編碼器520a包含四個延 遲組件555、兩個異或門524與526以及轉向器(commutator) 528。四個延遲 組件555存儲四個先前輸入位X[O]、 X[-l]、 X[-2]及X[-3],從而收縮二進位巻 積編碼器520a中具有16個狀態。如圖5b所示，碼OUTu及OUTl可表示如下
OUTu = X[l] X[畫1 ]④X[-3]; (5)
OUTL = X[l] @ X[O] @ X[-l] @ X[-2] X[-3] (6)
方程式(5)和(6)是通過產生碼(generating code) Gi與G2來決定，其中 Gl=
, G2=
。應注意，不同的巻積編碼器具有不同的產生碼。轉 向器528的收縮功能是利用收縮矩陣(puncturematrix) [Pl;P2h
來實 現，其中"0"表示該位不傳送，"1"表示該位依序傳送。
對於每一網格組(trellis group )而言，收縮二進位巻積編碼器520a可從表 示為X[l]、 X[2]、 X[3]及X[4]的4個輸入位中產生8個編碼位。依據收縮矩陣， 轉向器528從8個編碼位中選擇5個位以作為編碼流弁U。此處， 一組編碼流(例 如U[5]、 U[4]、 U[3]、 U[2]、 U[l])可被表示為對應的一組輸入位(例如X[4]、 X[3]、 X[2]、 X[l])與先前輸入位(X[O]、 X[隱l]、 X[12]、 X[陽3])的方程式。一 般來講，對於第n組，5個輸出位可表示如下
U[n+1] = X[n+1]十X[n] X[n-l] @ X[n-2] @ X[n-3] U[n+2] = X[n+2]④X[n+1]④X[n] X[n-l]④X[n-2] U[n+3] = X[n+3〗④X[n+2] X[n+1〗④X[n]④X[n-l] U[n+4] = X[n+4]十X[n+2]④X[n] U[n+5] = X[n+4]十X[n+3]十X[n+2]十X[n+1]十X[n]其中，n代表索引。除第n組外，先前兩組(第(n-2)及(n-l)組)及後 續兩組(第(n+l )及(n+2)組)也列示如下，以作參考 第(n-2)組
U[n-9] = X[n-7] X[n-8] @ X[n-9] @ X[n-lO] @ X[n-ll] U[n-8] = X[n-6] @ X[n-7] @ X[n-8] X[n-9] X[n-lO〗 U[n隱7] = X[n-5] @ X[n-6] X[n-7]④X[n-8] @ X[n-9] U[n-6] = X[n-4] X[n-6] @ X[n-8] U[n-5] = X[n-4]十X[n-5]十X[n-6]十X[n-7]十X[n-8] 第(n-l)組
U[n-4]=X[n-3] @ X[n--4] @ X[n-5;i @ X[n-■6]@X[n-.7]
U[n-3]=X[n-2]十X[n--3] @ X[n-4] @ X[n.-5]X[n--6〗
U[n-2]=X[n隱l]十X[n--2] e X[n-3] X[n.-4] X[n--5]
U[n畫l] = X[n] X[n-2] @ X[n陽4] U[n] = X[n]④X[n-l]④X[n-2]④X[n-3]④X[n-4] 第(n+l)組
U[n+6] = X[n+5]十X[n+4]十X[n+3] X[n+2]十X[n+1] U[n+7] = X[n+6]十X[n+5]十X[n+4] @ X[n+3]十X[n+2] U[n+8] = X[n+7] @ X[n+6]十X[n+5] @ X[n+4]十X[n+3] U[n+9] = X[n+8]十X[n+6]十X[n+4] U[n+10] = X[n+8] @ X[n+7] X[n+6]④X[n+5]④X[n+4] 第(n+2)組
U[n+11] = X[n+9] @ X[n+8] X[n+7]④X[n+6]④X[n+5] U[n+12] = X[n+10] @ X[n+9] @ X[n+8]④X[n+7] @ X[n+6] U[n+13] = X[n+11] X[n+10]④X[n+9] @ X[n+8]④X[n+7] U[n+14〗=X[n+12]④X[n+10]④X[n+8] U[n+15] = X[n+12] X[n十ll] O X[n十lO]十X[n+9] @ X[n+8] 依據上述連續5組的輸出位，可推導出與輸入位X不相關的下述等式 U[n-6]@U[n-5]@U[n-4]@U[n-3]@U[n-2]@U[n-l] U[n+l]@U[n+4]@U[n+5]@ U[n+8],[n+9]@U[n+ll]@U[n+12] U[n+13]@U[n+14]@U[n+15]三0 其也可以;故進一步推導為多項式形式，表示為
P(X^X承(l+X+x2+x3+x4+x6+x7+xi。+X"+X"+^6+X"+X)S+X)9+x2。+X21) (7)利用符合J83B標準的傳送器固有的錯誤檢查方程式(7),可設計出圖3a所 示的聯合邏輯單元320。
另一方面，在J83B電纜系統(cable system)的接收器中，由於不存在訓練 序列(training sequence ),從傳入(incoming)位流中確定收縮邊界或收縮位置 (puctured position)是必要的。如上所述， 一組5個輸出碼位是通過4個輸入 位產生，其表明接收器中TCM解碼器的傳入位流具有5個可能的收縮位置。因 此，錯誤檢查方程式(7)僅可應用於5個可能的收縮位置中的正確收縮位置(收 縮邊界)。
圖5c是響應圖5b所示收縮二進位巻積編碼器520a的聯合邏輯單元320b 的示意圖，其符合J83B標準並利用錯誤檢查方程式(7)來檢驗數據流弁S的正確 性。在數字通信裝置200中，射頻信號弁RF被接收，並被解調器110連續地解 調為數據流弁S,本實施例是利用64-QAM解調機制。聯合邏輯單元320b包含延 遲線560及異或門562，其中延遲線560包含串聯的多個延遲組件D,且異或門 562具有多個輸入，所述多個輸入分別耦接至延遲線電路延遲線560的多個延遲 組件D的一部分的輸出。圖3a所示的決定單元310接收數據流弁S的同相及正 交組分以再次擷取圖5a所述的編碼流#11與弁V。在本實施例中，僅描述編碼流 弁U。
編碼流弁U被傳送至聯合邏輯單元320b。在聯合邏輯單元320b中，延遲線 560利用多個延遲組件D存儲編碼流弁U的有限序列。在本實施例中，延遲線560 具有21個延遲組件D以存儲編碼流弁U中從U[n-6]至U[n+14]的序列。依據錯誤 檢查方程式(7),第1 (右側)、2、 3、 4、 5、 6、 8、 11、 12、 15、 16、 18、 19、 20、 21 (左側)個延遲單元D的輸出及當前位連接至異或門562的輸入。異或 門562連續地對上述輸入執行異或操作以輸出多個連續的邏輯值弁L。其中每一 邏輯值弁L代表錯誤檢查方程式(7)的一個結果。
可選地，突發錯誤偵測器300可廣泛地在所有突發錯誤偵測的應用中使用。 舉例來講，圖5d所示為收縮二進位巻積編碼器520d,其是通過數字視頻廣播 (Digital Video Broadcasting, DVB )標準ETSI EN 300 744 Vl.4.1 (2001陽01)定義 並具有包含1/2、 2/3及3/4的不同收縮碼率(punctured code rate )。收縮二進位 巻積編碼器520d包含6個延遲組件555、兩個異或門524與526以及轉向器528。 6個延遲組件555存儲6個先前輸入位X[O]、 X[-l]、 X[-2]、 X[-3]、 X[-4]及X[-5]。 如圖5d所示，輸入轉向器528的碼OUTu及OUTY可表示如下OUTu = X[l]④X[O]十X[-l] @ X[陽2] @ X[-5]; (8) OUTL = X[l]④X[-l]十X[-2] @ X[-4]十X[-5] (9) 歐洲DVB標準建議的三個收縮碼率包含1/2、 2/3及3/4。依據方程式(8)、 (9)及特定收縮碼率，可推導出至少 一個僅包含輸出位及其奇偶校驗多項式的等 式。為簡便起見，相關推導在此不另贅述。
當收縮碼率設定為1/2時，收縮序列[l-up l-down]可表示為 U[1]=X[1] + X[O] + X[-l] + X[-2] + X[畫5] U[2]=X[1] + X[-l] + X[-2] + X[隱4] + X[-5] U[3]=X[2] + X[l] + X[O] + X[-l] + X[-4〗
類似地，U[4] U[16]也可以從收縮序列獲取。因此，基於U[1] U[16]可得 出如下等式
U[l] U[2] U[4]十U[5] U[7]十U[8] U[11] U[13] U[15] U[16]=0
錯誤檢查方程式也可以由此得出，其可表示為
P(x)=l+x+x3+x5+ x8+ x9+ xu+ x12+ x14+ x15 (10)
當收縮碼率設定為2/3時，收縮序列[1 -up 1 -down 2-down]可表示為
U[1]=X[1] + X[O] + X[-l] + X[-2] + X[-5]
U[2]=X[1] + X[-l] + X[-2] + X[隱4] + X[-5]
U[3]=X[2] + X[O] + X[隱l] + X[-3] + X[-4]
U[4]=X[3] + X[2] + X[l] + X[O] + X[隱3]
類似地，U[5]-U[20]也可以從收縮序列獲取。因此，基於收縮碼率設定為 2/3的U[l] ~U[16],可得出如下錯誤檢查方程式
U[l] U[2] U[3] U[4] @ U[8] @ U[IO] U[12] U[13] U[15] @ U[18] @ U[19] U[20]=0
其多項式形式表示為
P(x)=l+x+x2+x5+ x7+ x8+ x10+ x12+ x16+ x17+ x18+ x19 (11) 更進一步，當收縮碼率設定為3/4時，收縮序歹'J[l-up l-do職2-down 3-up] 可表示為
U[1]=X[1] + X[O] + X[-l] + X[-2] + X[-5] U[2]=X[1] + X[-l] + X[-2] + X[-4] + X[-5] U[3]=X[2] + X[O] + X[-l] + X[-3] + X[-4] U[4]=X[3] + X[2] + X[l] + X[O] + X[-3]U[5]=X[4] + X[3] + X[2] + X[l] + X[陽2]
類似地，U[6] U[34]也可以從收縮序列獲取。因此，基於收縮碼率設定為 2/3的U[l] ~ U[16],所述等式可表示如下
U[l] U[2] U[3] U[4] U[7] U[IO] U[14] U[15] U[16] @ U[24] U[28] U[29] U[31] U[32] U[33] U[34]=0
其多項式形式為
P(X"l+X+x2+x3+x5+x6+,+X"+^9+x2。+x24+x27+x3。+X"+x32+X33 (12)
顯然，圖5c所建議的結構可^^f'務飾，以實施例如(IO)、 (11)及(12)的不同的
錯誤檢查方程式。
圖6是通過第2a及2b圖的擦除標記器225實施的擦除標記程序的範例的 示意圖。圖6的上部是突發錯誤指示符弁B的狀態。在周期d中，突發錯誤指示 符弁B為高(high),表明有突發錯誤出現。在周期C2中，突發錯誤指示符存B為 低(low),表明沒有突發錯誤出現。
舉例來講，第2a及2b圖的內部解碼器220可採用維特比算法(Viterbi Algorithm )以解碼數據流弁S，圖6中部是從通過內部解碼器220執行的回溯(trace back)程序中找出的殘餘^各徑(survivorpath),用來解碼其中的內部解碼流弁I。 所述擦除標記程序是在維特比解碼程序運行期間執行。由於周期Q中出現突發 錯誤，其需要更高的標準來決定擦除。帶有陰影的節點(shadowed node)代表 標記的狀態。相反地，由於周期C2中未出現突發錯誤，其可使用更低的標準來 決定擦除。圖6的下部是擦除指示符弁E的信號狀態，其是依據網格圖(Trellis diagram)中殘餘路徑上的標記而決定。若殘餘路徑上一個狀態被標記，則擦除 標記器225發出邏輯"1"的擦除指示符弁E。相反地，若殘餘路徑上一個狀態未 被標記，則擦除標記器225發出邏輯"0"的擦除指示符弁E。
圖6所示的實施例可使能圖2a的外部解碼器240a,以根據不可靠位置解碼 解交織流弁D,其中，所述不可靠位置已被解交織擦除指示符弁E，確定為與解交織 流弁D對應的擦除位置，且解交織擦除指示符弁E，是圖2a的解交織器230通過解 交織擦除指示符弁E而產生。類似地，圖6所示的實施例可用於圖2b的外部解碼 器240b,以根據已被擦除指示符弁E確定為與內部解碼流#1對應的擦除位置的不 可靠位置解碼內部解碼流#1。
圖7a是依本發明實施例的外部解碼器240a的示意圖，所述外部解碼器240a 用於校正解交織流弁D以產生接收器輸出弁OUT。解交織流弁D為(n,k, 2t)RS編決定的突 發錯誤位置，且執行解碼期間由解交織器130產生的解交織擦除指示符弁E，表示 解交織流弁D中的不可靠位置。在外部解碼器240a中，第一錯誤校正單元710解碼解交織流弁D以產生第一 初始輸出#01。由於第一錯誤校正單元710的運行與解交織擦除指示符弁E，無關， 因此，可能由擦除標記器225執行的不正確的擦除標記程序不會影響第一錯誤 校正單元710的性能。第一錯誤校正單元710最多可校正每一碼字中t個錯誤。 另一方面，第二錯誤校正單元720依據解交織擦除指示符弁E，解碼解交織流弁D 以產生第二初始輸出#02。更具體地，通過將解交織擦除指示符弁E，確定的不可 靠位置作為擦除位置，第二錯誤校正單元720解碼解交織流弁D。若2x+y^2t, 則一個碼字內的x個錯誤及y個擦除可被成功校正。即，通過解交織擦除指示 符弁E，提供的額外信息，第二錯誤校正單元720最多可校正2t個擦除。換句話說， 若一個碼字內所有錯誤位置皆被擦除標記器225準確地決定為擦除位置，且沒 有不正確的擦除位置被標記，第二錯誤校正單元720最多可校正2t個錯誤，其 相當於第一錯誤校正單元710校正能力的兩倍。在本實施例中，第一錯誤4交正單元710與第二錯誤校正單元720可並行運 行。對於解交織流弁D中每一碼字而言，第一錯誤校正單元710與第二錯誤校正 單元720都可嘗試解碼所述碼字以分別產生第一初始輸出#01及第二初始輸出 #02。上述方案可在解交織流弁D中一個碼字的錯誤數量不超過t時確保外部解 碼器240a的校正能力，並在解交織流弁D中一個碼字的錯誤數量超過t時增強外 部解碼器240a的校正能力。此外，當解碼解交織流弁D的碼字時，第一錯誤校正單元710進一步產生第 一標誌弁fl，以表示是否解交織流弁D中每一碼字都已被第一錯誤校正單元710 成功校正。類似地，當依據解交織擦除指示符弁E，解碼解交織流弁D的碼字時，第 二錯誤校正單元720也產生第二標誌#￡2,以表示是否解交織流弁D中每一碼字都 已被第二錯誤校正單元720成功校正。依據第一標誌弁fl及第二標誌弁f2，多工器 730選擇第一初始輸出弁Ol及第二初始輸出弁02其中之一以作為接收器輸出 #OUT。由於第一錯誤校正單元710為相對可靠的解碼器，且其性能不會受到可能由擦除標記器225執行的不正確的擦除標記程序的影響，因此，只要第一標誌 #fl表示解交織流弁D已被第一錯誤校正單元710成功校正以產生第一初始輸出 #01,則多工器730可選擇第一初始輸出#01以作為接收器輸出弁OUT。在本實施例中，解交織器230不僅限於是必要組件。 一般來講，解交織器 230被置於第一錯誤校正單元710與第二錯誤校正單元720的輸入端之前，以在 解交織流弁D輸入第一錯誤校正單元710與第二錯誤校正單元720之前解交織來 自內部解碼器220的內部解碼流#1,並解交織擦除指示符弁E，從而產生解交織 擦除指示符弁E，並將其提供至第二錯誤;歐正單元720。可選地，如圖2b所示，外 部解碼器240b直接連接至內部解碼器220,以處理內部解碼流#1而並非解交織 流弁D。圖7b是類似於圖7a所示實施例的外部解碼器240b的示意圖。外部解碼器 240b是在圖2b所示的實施例中採用，其基於擦除指示符弁E及內部解碼流弁I而 運行，解交織器230在圖2b中被省略。第一錯誤校正單元710解碼內部解碼流 #1以產生第一初始輸出#01,且第二錯誤校正單元720依據擦除指示符弁E解碼 內部解碼流#1以產生第二初始輸出#02。更具體地，通過將^^除指示符弁E確定 的不可靠位置作為擦除位置，第二錯誤校正單元720解碼解交織流弁D。當解碼 內部解碼流#1的碼字時，第一錯誤校正單元710進一步產生第一標誌弁fl，以表 示是否內部解碼流弁I中每一碼字都已被第一錯誤校正單元710成功校正。類似 地，當依據擦除指示符弁E解碼內部解碼流粗的碼字時，第二錯誤校正單元720 也產生第二標誌弁f2，以表示是否內部解碼流#1中每一碼字都已被第二錯誤校正 單元720成功校正。依據第一標誌弁fl及第二標誌弁f2,多工器730選擇第一初始 輸出#01及第二初始輸出弁02其中之一以作為接收器輸出弁OUT。基於以上所述 外部解碼器240a的相關描述，本領域的技術人員應可知曉外部解碼器240b如 何執行所述操作及功能。因此，其操作及功能的詳細描述於此不另贅述。以上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的均等變化 與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1.一種數字通信裝置，用於解碼數據流以產生接收器輸出，該數字通信裝置包含突發錯誤偵測器，用於依據錯誤檢查方程式決定與該數據流對應的突發噪聲位置，並相應地產生突發錯誤指示符；內部解碼器，用於解碼該數據流以產生內部解碼流，該內部解碼器包含擦除標記器，該擦除標記器用於基於該突發錯誤指示符對該內部解碼流執行擦除標記程序，以產生對應於該內部解碼流的擦除指示符；以及外部解碼器，耦接至該內部解碼器，用於解碼與該擦除指示符對應的該內部解碼流以產生該接收器輸出。
2. 如權利要求1所述的數字通信裝置，其特徵在於該擦除標記器依據該 突發錯誤指示符來採用多個決定標準其中之一以執行該擦除標記程序，以產生 該4察除指示符。
3. 如權利要求1所述的數字通信裝置，其特徵在於當該突發錯誤偵測器將該突發錯誤指示符設置為第 一值時，該擦除標記器 採用第一決定標準以對該內部解碼流執行該糹寮除標記程序；以及當該突發錯誤偵測器將該突發錯誤指示符設置為第二值時，該擦除標記器 採用第二決定標準以對該內部解碼流執行該4察除標記程序。
4. 如權利要求1所述的數字通信裝置，更包含解交織器，耦接於該內部解 碼器及該外部解碼器，該解交織器解交織該內部解碼流及該擦除指示符，以分 別產生解交織流以及對應於該解交織流的解交織擦除指示符，其中該外部解碼 器解碼對應於該解交織^"除指示符的該解交織流，以產生該接收器輸出。
5. 如權利要求1所述的數字通信裝置，其特徵在於該外部解碼器包含 第一錯誤校正單元，用於校正該內部解碼流以產生第一初始輸出；第二錯誤校正單元，用於校正對應於該擦除指示符的該內部解碼流以產生 第二初始輸出；以及多工器，耦接至該第一錯誤校正單元及該第二錯誤校正單元，用於選擇該 第 一初始輸出與該第二初始輸出其中之一以作為該接收器輸出。
6. 如權利要求5所述的數字通信裝置，其特徵在於通過將該擦除指示符標示的不可靠位置設置為對應於該內部解碼流的擦除位置，該第二錯誤校正單元解碼該內部解碼流。
7. 如權利要求6所述的數字通信裝置，其特徵在於該第一錯誤校正單元更產生第一標誌，該第一標誌用於表示該內部解碼流是否糹皮該第 一錯誤校正單元成功校正；該第二錯誤校正單元更產生第二標誌，該第二標誌用於表示該內部解碼流是否^皮該第二錯誤校正單元成功校正；以及該多工器依據該第 一標誌及該第二標誌來選擇該第 一初始輸出與該第二初始輸出其中之一，以作為該接收器輸出。
8. 如權利要求1所述的數字通信裝置，其特徵在於該數據流符合八電平殘留邊帶標準，該數據流包含並行編碼位U。、 U:及U2，其中Uo代表Ui的奇偶才交-驗，表示為U。[n+i;hUi[n]ffiU。[n-l]，其中n代表時隙，運算符 代表異或操作；以及該錯誤檢查方程式表示為P[nhUo[n+l]eUJn]④Uo[n-l],其中P[n]代表邏輯值，當該邏輯值為0時，表示該數據流的編碼流是正確的，當該邏輯值為1時，表示該數據流的該編碼流是錯誤的。
9. 如權利要求1所述的數字通信裝置，其特徵在於該數據流符合ITU-TRecommendation J.83 Annex B標準，該4昔誤才全查方禾呈式為奇偶4交-瞼多項式P[x]，其表示為P(X)= ^(1+乂+ +^+^+/+^+^。+ X"+ X"+ X16+ X1 + X'8+ X19+ X X21)。
10. 如權利要求1所述的數字通信裝置，其特徵在於該數據流符合數字視頻廣#~標準，該錯誤;險查方程式為奇偶校驗多項式P[x],當該數據流的碼率為1/2時,其表示為P(x)=l+x+x3+x5+ x8+ x9+ x"+ x12+ x14+ x15,當該數據流的碼率為2/3時，其表示為P(X)=1+X+X2+X5+ X7+ X8+ X10+ X'2+ X'7+ X18+ X19,當該數據流的碼率為3/4時，其表示為P(x)=l+X+X2+x3+ x5+ x6+ x10+ x18+ x19+ x20+ x24+ x27+ x30+ x31+ x32+ x33。
11. 如權利要求1所述的數字通信裝置，其特徵在於該突發錯誤偵測器包含決定單元，接收該數據流以產生至少 一個編碼流；聯合邏輯單元，耦接至該決定單元，用於基於該錯誤檢查方程式對該編碼流執行聯合邏輯操作，以產生用於表示該編碼流的正確性的邏輯值；統計單元，耦接至該聯合邏輯單元，用於編譯一個時段內的多個連續邏輯值，以產生累積值；以及比較器，耦接至該統計單元，用於比較該累積值與閾值，以產生用於表示對應於該時段的突發錯誤是否出現的該突發錯誤指示符。
12. 如權利要求11所述的數字通信裝置，其特徵在於該聯合邏輯單元包含延遲線，具有串聯的多個延遲組件，用於存儲該數據流的有限序列；以及異或門，具有多個輸入，可選地接收該多個延遲組件的輸出以實施該錯誤檢查方程式，其中被選定的該多個延遲組件的輸出執行異或操作以產生該邏輯值。
13. 如權利要求11所述的數字通信裝置，其特徵在於該統計單元包含延遲線，包含多行，用於存儲該累積值的多個初始累積結果，其中每一行對應於該時l殳中 一個時隙；加法器，遞歸併連續地累積每一行依次輸入的邏輯值；以及選擇器，用於偵測該數據流的邊界，並基於該邊界輸出該多個初始累積結果其中之一，以作為該累積值。
14. 如權利要求13所述的數字通信裝置，其特徵在於當每一行的該累積操作重複至少一個時段時，該選擇器選擇該多行中具有最小初始累積結果的一行作為該邊界，並依據該邊界輸出該初始累積結果以作為該累積值。
15. 如權利要求11所述的數字通信裝置，其特徵在於該統計單元包含加法器，用於將來自該聯合邏輯單元的每一連續輸入邏輯值與初始累積結果相加，以作為該初始累積結果；存儲組件，用於存儲來自該加法器的該累積結果；以及計數器，用於使能該存儲組件中該初始累積結果的輸出，以將該初始累積結果作為每一 時段的該累積值。
16. 如權利要求11所述的數字通信裝置，更包含解調器，用於接收射頻信號並解調該射頻信號，以產生該悽t據流。
17. —種解碼方法，用於解碼數據流以產生接收器輸出，該解碼方法包含依據錯誤檢查方程式決定與該數據流對應的突發噪聲位置，並相應地產生突發錯誤指示符；解碼該悽史據流以產生內部解碼流；基於該突發錯誤指示符對該內部解碼流執行擦除標記程序，以產生對應於該內部解碼流的擦除指示符；以及解碼與該擦除指示符對應的該內部解碼流以產生該接收器輸出。
18. 如權利要求17所述的解碼方法，其特徵在於該擦除標記程序包含依據該突發錯誤指示符來採用多個決定標準其中之一以執行該擦除標記程序，以產生該擦除指示符。
19. 如權利要求17所述的解碼方法，更包含當該突發錯誤指示符被設置為第 一值時，採用第 一決定標準以對該內部解碼流執行該糹察除標記程序；以及當該突發錯誤指示符被設置為第二值時，採用第二決定標準以對該內部解碼流執行該糹察除標記程序。
20. 如權利要求17所述的解碼方法，更包含解交織該內部解碼流及該擦除指示符，以分別產生解交織流以及對應於該解交織流的解交織擦除指示符；以及解碼對應於該解交織擦除指示符的該解交織流，以產生該接收器輸出。
21. 如權利要求17所述的解碼方法，其特徵在於解碼該解交織流的步驟包含對該內部解碼流執行第 一錯誤校正，以產生第 一初始輸出；對該內部解碼流執行第二錯誤校正，以產生第二初始輸出；以及選擇該第一初始輸出與該第二初始輸出其中之一以作為該接收器輸出。
22. 如權利要求21所述的解碼方法，其特徵在於該第二錯誤校正包含通過將該擦除指示符標示的不可靠位置設置為對應於該內部解碼流的擦除位置，解碼該內部解碼流。
23. 如權利要求17所述的解碼方法，其特徵在於該數據流符合八電平殘留邊帶標準，該數據流包含並行編碼位Uo、 U,及U2，其中U。代表Ui的奇偶校驗，表示為formula see original document page 5其中n代表時隙，運算符④代表異或操作；以及該錯誤檢查方程式表示為P[n]=U0[n+l] UJn] U0[n-l],其中P[n]代表邏輯值，當該邏輯值為0時，表示該數據流的編碼流是正確的，當該邏輯值為1時，表示該數據流的該編碼流是錯誤的。
24. 如權利要求17所述的解碼方法，其特徵在於該數據流符合ITU-TRecommendation J.83 Annex B標準，該錯誤檢查方程式為奇偶校驗多項式P[x],其表示為P(x)= X*(l+X+X2+X3+X4+X6+x7+X10+ Xu+ x14+ x16+ x17+ x18+ x19+ x2。+ x21)。
25. 如權利要求17所述的解碼方法，其特徵在於該數據流符合數字視頻廣播標準，該錯誤檢查方程式為奇偶校驗多項式P[x],當該數據流的碼率為1/2時，其表示為P(x)=l+x+x3+x5+ x8+ x9+ x"+ x12+ x14+ x15,當該數據流的碼率為2/3時，其表示為P(x)=l+x+x2+x5+ x7+ x8+ x10+ x12+ x16+ x17+ x18+ x19，當該數據流的碼率為3/4時，其表示為P(x)=l+X+X2+x3+ x5+ x6+ x10+ x18+ x19+ x20+ x24+ x27+ x30+ x31+ x32+ x33。
26. 如權利要求17所述的解碼方法，其特徵在於決定該突發噪聲位置的步驟包含才妄收該lt據流以產生至少 一個編碼流；基於該錯誤檢查方程式對該編碼流執行聯合邏輯操作，以產生用於表示該編碼流的正確性的邏輯值；編譯一個時段內的多個連續邏輯值，以產生累積值；以及比較該累積值與閾值，以產生用於表示對應於該時段的突發錯誤是否出現的該突發錯誤指示符。
27. 如權利要求17所述的解碼方法，更包含接收射頻信號並解調該射頻信號，以產生該數據流。
全文摘要
一種數字通信裝置及解碼方法。所述數字通信裝置包含突發錯誤偵測器、內部解碼器以及外部解碼器。突發錯誤偵測器依據錯誤檢查方程式決定與數據流對應的突發噪聲位置，並相應地產生突發錯誤指示符；內部解碼器解碼所述數據流以產生內部解碼流，所述內部解碼器包含擦除標記器，用於基於突發錯誤指示符對內部解碼流執行擦除標記程序，以產生對應於內部解碼流的擦除指示符；以及外部解碼器解碼與擦除指示符對應的內部解碼流以產生接收器輸出。以上所述數字通信裝置及解碼方法可增強通信系統的錯誤校正能力。
文檔編號H04L1/00GK101674155SQ20091017007
公開日2010年3月17日 申請日期2009年9月2日 優先權日2008年9月8日
發明者劉明倫, 邱榮梁 申請人:聯發科技股份有限公司