交錯柱超級結的製作方法

2023-04-23 19:36:56 2

專利名稱：交錯柱超級結的製作方法
技術領域：
本發明主要涉及金屬氧化物半導體場效應管(MOSFET)，更確切地說，是交錯超級 結器件及其製備過程。
背景技術：
功率MOSFET典型應用於需要功率轉換和功率放大的器件中。對於功率轉換器件 來說，市場上可買到的代表性的器件就是雙擴散MOSFET (DM0SFET)。在一個典型的電晶體 中，大部分的擊穿電壓BV都由漂流區承載，為了提供較高的擊穿電壓BV，漂流區要低摻雜。 然而，低摻雜的漂流區會產生高導通電阻&s-。n。對於一個典型的電晶體而言，1,與階2 5 成正比。因此，對於傳統的電晶體，隨著擊穿電壓BV的增加，Rds_on也急劇增大。超級結是一種眾所周知的半導體器件。超級結電晶體提出了一種可以在維持很高 的斷開狀態擊穿電壓(BV)的同時，獲得很低的導通電阻(I ds_。n)的方法。超級結器件含有 形成在漂流區中的交替的P-型和N-型摻雜立柱。在MOSFET的斷開狀態時，在相對很低的 電壓下，立柱就完全耗盡，從而能夠維持很高的擊穿電壓(立柱橫向耗盡，因此整個ρ和η 立柱耗盡)。對於超級結，導通電阻Rds_。n的增加與擊穿電壓BV成正比，比傳統的半導體結 構增加地更加緩慢。因此，對於相同的高擊穿電壓(BV)，超級結器件比傳統的MOSFET器件 具有更低的&s-。n(或者，相反地，對於特定的Rds_。n，超級結器件比傳統的MOSFET具有更高的 BV)。無箝位感應開關(UIS)是一種對環境敏感的元件，用於說明功率MOSFET在雪崩模 式(當功率MOSFET的漏源電壓超過大塊擊穿電壓時)中，承受電流而不造成永久性損壞的 能力。UIS通常用於測量MOSFET的耐用性。為了獲得高UIS，關鍵點之一就是確保在有源 區擊穿之前，MOSFET的終止區不擊穿。有源區覆蓋的面積比終止區大得多，因此有源區所 能承受的雪崩電流比終止區大得多。在傳統的超級結器件中，可能存在由工藝變化或較低 的終止或角區BV引起的不穩定的UIS。此外，當要在一個公共晶片中形成多個超級結器件 時，由於整個晶片上的工藝變化，Rds_。n和BV可以互不相同。正是在這一前提下，提出了本發明的各種實施例。

發明內容
本發明的目的是提出一種新的交錯柱垂直超級結半導體器件及其製備方法，能有 效解決上述現有技術中的困難和局限。本發明的這些實施例涉及一種交錯柱垂直超級結半導體器件，該器件含有一個帶 有一個或多個器件單元的有源區。有源單元(或主要)區域中的每個器件單元，都含有一個 第一導電類型的第一半導體層(例如半導體襯底)。第一導電類型的第二半導體層(例如 外延層)位於襯底上方。第一摻雜立柱形成在第二半導體層中，到達第一深度，第二摻雜立 柱形成在第二半導體層中，到達第二深度。第一深度比第二深度深一個單位深度。第一和第 二立柱用相同的第二導電類型的摻雜物摻雜，並沿著第二半導體層的厚度部分延伸。通過作為漂流區的一部分第二半導體層，第一和第二立柱相互分開。本發明的其他實施例涉及， 使器件主要部分中第二導電類型的其中一個立柱的深度，小於器件終止部分中第二導電類 型的立柱的深度。本發明的一些其他實施例涉及一種交錯柱超級結半導體器件的製備方法。依據 該方法，在與具有第一導電類型的摻雜物摻雜在一起的第一半導體層的表面上使用第一掩 膜。該第一掩膜所形成的圖案，在對應第一立柱的位置處有開口，對應第二立柱的位置處沒 有開口。具有第二導電類型的摻雜物，可以通過開口植入，以形成第一植入區。第二半導體 層可以生長在第一半導體層上方，並與第一導電類型的摻雜物摻雜在一起。在第二半導體 層的表面上使用第二掩膜。該第二掩膜所形成的圖案，在對應第一和第二立柱的位置處都 有開口。在第二半導體層中植入第二導電類型的摻雜物，通過對應第一和第二立柱位置處 的開口，形成第二植入區。重複該工藝，直到立柱達到所需的高度(或深度)。然後，擴散第 二導電類型的摻雜物，形成被第一導電類型的漂流區隔開的第二導電類型的立柱。充分摻 雜第二導電類型的立柱，使它們同附近的第一導電類型的漂流區，在水平方向上電荷平衡。 然而，由於第二立柱延伸地不如第一立柱深，因此第二立柱下面的區域沒有充分達到電荷 平衡，這會改變BV和Rds,的特性。參照以下附圖並閱讀本發明的較佳實施例的詳細說明之後，本發明的這些以及其 他特點和優勢，對於本領域的技術人員而言，無疑將顯而易見。


圖1表示一種現有技術的MOSFET器件的剖面圖。圖2表示一種現有技術的超級結MOSFET器件的剖面圖。圖3A表示依據本發明的一個實施例，一種超級結MOSFET器件的剖面圖。圖;3B表示圖3A所示的那類超級結MOSFET器件的超級結結構的剖面圖。圖4A表示依據本發明的一個實施例，一種利用有源區和終止區中的交錯柱超級 結結構的半導體器件的一部分的俯視圖。圖4B-4C表示交錯柱的可選結構的俯視圖。圖4D-4E表示依據本發明的一個實施例，一種利用有源區和終止區中的交錯柱超 級結結構的半導體器件的一部分的剖面圖。圖5A-50表示依據本發明的一個實施例，一種製備超級結MOSFET器件方法的剖面 圖和俯視圖。圖6A-6C表示三種不同類型的超級結MOSFET的剖面圖。圖7A表示圖6A-6C所示的三種不同類型的超級結的BV與P-立柱電荷平衡的變 化關係圖。圖7B表示圖6A-6C所示的三種不同類型的超級結的Rds_。n與P-電荷的變化關係 圖。
具體實施例方式以下結合圖3A 圖7B，詳細說明本發明的優選實施例。儘管為了解釋說明，以下詳細說明包含了許多具體細節，但是本領域的任何技術人員都應理解基於以下細節的多種變化和修正都屬本發明的範圍。因此，本發明的典型實 施例的提出，對於請求保護的發明沒有任何一般性的損失，而且不附加任何限制。圖1表示一種典型的傳統垂直DMOS場效應管(FET)器件的一個單單元100的剖 面圖。DMOS FET的特點在於，含有許多個這樣的單元。單元100的垂直FET結構(在本例 中為N-通道)形成在N+襯底102上，N+襯底102作為漏極區。N-外延層或N-漂流區104 位於襯底102上方。結構100也含有P-本體區106、N+源極區108、N+多晶矽柵極區112， 以及沉積在N+多晶矽柵極112下方的柵極氧化物110。然而，這種器件的設計要在低導通 電阻(當柵極開啟時，漏極和源極之間的電阻)與高擊穿電壓(當柵極關閉時，源極和漏極 擊穿時的電壓)作出取捨，這通常與漂流區104的濃度和厚度有關。圖2表示一種超級結DMOS場效應管(FET)器件的一個單元200的剖面圖。單元 200的垂直FET結構形成在N+襯底102上，N+襯底102作為一個漏極區。然而，在超級結 電晶體中，P-型206和N-型204的交替立柱用於代替標準漂流區。N-型立柱204可以從 N-外延層的部分開始形成，靠近P-型立柱206。與結構100類似，結構200也含有P-本體 區106、N+源極區108、N+多晶矽柵極區112，以及沉積在N+多晶矽柵極112下方的柵極氧 化物110。使交替立柱204和206的尺寸與摻雜程度，在水平方向上同附近的立柱達到電荷 平衡。當MOSFET處於開啟狀態時，N-型立柱204允許垂直方向上的漂流電流通過。對於典 型的電晶體而言，立柱的濃度可以比漂流區的濃度大得多，也就是說，在開啟狀態時，立柱 的導通電阻較低。在關閉狀態，當柵極斷開時，P-型立柱206(連接到源極電壓)和N-型 立柱204(連接到漏極電壓)之間的電壓差升高，導致立柱在水平方向上相互耗盡，從而大 幅提升了器件的擊穿電壓。由於MOSFET器件處於開啟狀態時，降低了漂流路徑(以及電阻)，因此縮減N-型 立柱204的深度(縮短N-型立柱204中的電流路徑)，對於降低MOSFET的導通電阻非常 有效。但是，縮減N-型立柱204的深度後，由於沒有足夠的耗盡區，耗盡層中的電場強度立 即達到矽的最大(臨界)值，因此會使電壓較低時，發生關閉狀態擊穿。然而，在具有高擊 穿電壓的半導體器件中，較深的N-型立柱204會提高Rds_。n。因此，MOSFET的導通電阻和擊 穿電壓之間，仍然存在一種取捨關係，如上所述，這種取捨比在傳統的DM0SFET中要容易得 多。帶有超級結的話，&s-。n大約與BV成正比。擊穿電壓由耗盡層維持，耗盡層從P-型立 柱206和N-型立柱204之間的PN-結開始延伸。當電荷完全平衡時，立柱將在水平方向上 完全耗盡。當N-型立柱204和P-型立柱206越深，擊穿電壓也隨之增加。圖2所示類型的超級結器件可以量產，通過利用多層(例如六層)、連續的外延生 長和植入，形成間隔的P-立柱，用於平衡外延N-型漂流區中的電荷，P-立柱就形成在該外 延N-型漂流區中。通過一個植入掩膜，在每個連續的外延層中植入離子。其特點是同一 個掩膜可以重複使用於每個外延層的植入，以製備P-立柱。超級結結構(例如選擇性地摻雜立柱)可以用於電晶體器件晶片中的有源器件單 元和終止區中。這需要終止區中的擊穿電壓高於有源器件單元中的擊穿電壓。擊穿發生在 有源器件單元中，要比發生在終止區中更好，這是因為擊穿電流可以在一個更大的範圍上 傳輸，從而將損害降至最低。但是，工藝的變化常常會使終止區中的BV低於有源器件單元 中的BV。而且，我們需要儘可能高的擊穿電壓，以及儘可能低的Rds_。n。鑑於上述原因，這些都是相互矛盾的要求。用傳統的超級結結構來滿足這些要求，涉及到要使終止區中的立柱 更深，有源器件單元中的立柱更淺。依據本發明的一個實施例，一種實用的解決該問題的方案就是帶有交錯柱深度的 超級結器件。帶有交錯柱深度的超級結器件圖3A表示一種交錯柱超級結DMOS場效應管(FET)器件的單單元300的剖面圖。 與單元200的結構類似，單元300也形成在作為漏極區的N+襯底102上，並具有P-本體區 106、N+源極區108、N+多晶矽柵極區112，以及沉積在N+多晶矽柵極112下方的柵極氧化 物110。單元300含有P-型306、308和N-型304的交替立柱，用於代替標準漂流區。N-型 立柱304是由位於P-型立柱306、308附近的N-型外延層的區域構成的。使交替立柱304、 306和308的尺寸與摻雜程度，在水平方向上同附近的立柱達到電荷平衡。當MOSFET處於 開啟狀態時，N-型立柱304作為使漂流電流垂直傳輸的區域。對於一個典型的電晶體，立 柱的濃度可以比漂流區的濃度大得多，以便在開啟狀態時，能夠具有較低的導通電阻。在本發明的一些實施例中，某些P立柱306、308已經交錯，也就是深度不同。圖 表示圖3A所示類型的交錯柱超級結結構320的一個示例的剖面圖。如圖:3B所示，P立柱 308為6個單位深度，P立柱306為7個單位深度。一個單位深度可以是5_15微米(μ m)， 更確切地說是6-7 μ m，這僅作為示例，不作為局限。還可選擇，在襯底102和P立柱306之 間，形成一個緩衝310。適當的設計(例如緩衝310的厚度為5-15 μ m)可以改善BV、工藝 窗口以及UIS性能。可以用N-型矽來製備緩衝310，這僅作為示例，不作為局限。還可選 擇，P立柱306 —直向下延伸到襯底102。由於超級結結構的交錯或非對稱，因此N-型立柱 304靠近P-型立柱308底部、僅有6個單位深度的區域，將不會完全耗盡，從而不僅降低了 擊穿電壓BV，而且也降低了 Rds_。n。MOSFET的源極和柵極可以通過標準工藝，形成在立柱306、308的上方。另一種方 案是，只要MOSFET的本體區303延伸到接觸P立柱306和308頂部的地方，就可以選擇在 形成P-型立柱時，不植入最上面一層，為P立柱306留下6個單位深度，為P立柱308留下 5個單位深度。由於器件的曲率以及電場，終止區中(尤其是在器件的邊緣附近)的BV往往較 低，導致電場較高，對應的BV較低。通過調整在器件不同區域中的P立柱的交錯程度，可以 略微降低有源區(器件的中間)中的擊穿電壓，有源區中需要較低的Rds_。n，同時在終止區中 保持高擊穿電壓(終止區中所形成的全部P立柱都達到完整的7個單位深度)。帶有交錯和傳統超級結的器件在一個公共器件晶片上，利用交錯超級結器件和非交錯(即傳統的)超級結結構 可以對晶片的不同部分，調節BV和I ds_。n之間的平衡關係。圖4A表示在一個有源單元和終 止區中使用交錯柱超級結結構的一種半導體器件400的可能的布局，這僅作為示例，不作 為局限。器件400可以形成在半導體襯底上的層中。可以將層的選定部分形成圖案或摻雜 離子，以製備多個有源單元402和終止區404。為了簡便，圖4A所示的布局中僅表示了超級 結立柱，金屬層、氧化物、源極和本體區等其他特徵都已省略。如圖4D所示，有源單元402含 有一個或多個圖3A-;3B所示類型的交錯單元超級結電晶體器件300。P型立柱306比立柱 308更深，這兩個P型立柱可以在有源區402中的一個行內交替互換。位於P-型立柱306和308附近的N-型外延層304部分，構成N-型立柱，N-型立柱與P-型立柱306和308電 荷平衡。源極金屬150通過含有硼磷的矽玻璃BPSG層140中的開口，接觸源極區108。終 止區404含有圖4E中剖面所示的超級結結構406。超級結電晶體器件300和終止區超級結 結構形成在公共襯底102上，公共襯底102作為有源單元402和終止區404中器件的漏極。 如圖4A所示，在終止區中構成超級結結構406的摻雜立柱，在有源單元402的區域附近延 伸。圖4B和4C表示有源單元內交錯P立柱306和308的可選布局。在圖4B中，交錯P立 柱306和308構成連續的交替平行行列。在圖4C中，交錯P立柱306和308在一個交替的 方格圖案中。如圖4E所示，終止區404中的超級結結構406，含有一個P-型區107、一個N+區 109以及一個或多個P-型立柱410和N-型立柱412。N-型立柱412可以由位於P-型立 柱410附近的N-型外延層304部分構成。終止結構也含有115氧化物、場板125、BPSG 140 以及浮動終止金屬151。然而眾做周知，這僅是一種可能的終止區的一個示例，要注意的是， 該圖更重要的一方面在於，P-型立柱410是平放在終止區404中的，因此其BV比有源單元 402的交錯的P-型立柱306和308的BV更高。但是，在本發明範圍內的其他示例中卻不 一定是如此。在本例中，終止區超級結結構406中的P-型立柱410並不交錯，而是形成到 一個統一的深度。例如，該深度的全長為7個單位。相比之下，有源單元402中超級結器件 300的P-型立柱306和308形成交錯的深度，例如6個單位和7個單位深度。這使得器件 400可以設計成為在終止區404中具有較高的BV，在有源單元402中具有較低的BV和較低 的Rds_。n。憑藉終止區404中較高的BV，無需增加有源單元402中的I ds_。n，就可以穩定UIS。在一些實施例中，通過使角區域414中的有源單元裡的超級結器件(見圖4A)，就 像終止區那樣，帶有全深度交替立柱，例如如圖2所示，當剩餘的有源單元有源區具有交錯 深度交替立柱時，同樣可以穩定UIS。由於有源單元角區域固有的幾何彎曲，其電場會比剩 餘的有源單元中的電場高，從而降低擊穿電壓——在角區域414中形成全深度交替柱，能夠 削減這種效應。交錯超級結器件的製備本發明的實施例包括上述類型的交錯超級結結構和器件的製備方法。圖5A-5M表 示依據本發明的一個實施例，製備交錯柱超級結器件的工藝示例的剖面圖和俯視圖。該方 法可以用於製備圖3A-;3B和4A-4B所示類型的器件。如圖5A所示，製備有源單元501的起始材料包括N+襯底502以及形成在N+襯 底502上方的第一 N-外延層501。N+襯底502含有足量的摻雜物(例如砷)，用於提供 3-5m0hm-cm甚至更低的電阻，方向為。第一 N-外延層504:的厚度約為5 μ m至15 μ m， 摻雜濃度約為5X1014/cm3至5X1015/cm3，在500-600V的應用中，最好採用2X 1015/cm3o N-型摻雜物(例如磷)的總電荷約為lX1012/cm2至3X1012/cm2，在形成(例如外延生長) N-外延層501時，原位摻雜到N-外延層501中。如圖5B所示，在第一 N-外延層501上方使用第一掩膜506，以便植入P-型摻雜 物。圖5C和5D表示兩種可選掩膜5063和50~的俯視圖。如圖5B-5D所示，每個506a和 50 掩膜都含有位於角或終止區(圖中沒有表示出)的開口 510，以及位於有源區501的開 口 508。開口 508和510的寬度d約為3 μ m。形成開口 508的圖案，確定每個開口 508的 位置，使所形成的最終結構P-立柱帶有交錯深度。開口 508隻位於將要形成全深度P立柱的位置處。P-型摻雜物(例如硼)的劑量約為5X 1012/cm2，通過開口 508和510植入在第 一 N-外延層501上，以便如圖5E所示形成第一 P-型植入區511。可以選擇將N-型緩衝 511置於P-型植入區5H1和襯底502之間。如圖5F所示，第二 N-外延層5042形成在第一 N-外延層5011。然後，如圖5G 所示，在第一 N-外延層5042上方使用第二掩膜516，以便植入P-型摻雜物。圖5H表示第 二掩膜516的俯視圖。如圖5F所示，掩膜516為終止區503和有源單元有源區501留有開 口 518、519。開口 518、519的寬度d與第一掩膜相等。形成開口 518和519的圖案，使任一 個P-立柱(無論是否全深度)都位於如圖5G所示的位置處。圖5G也表示圖5C的掩膜開 口 508和510的虛線輪廓的位置。通過開口 518和519，在第二 N-型層5042上植入P-型 摻雜物，以便如圖51所示，形成P-型植入區5142和520i。圖5J4K表示與圖5F-5I所示類似的步驟的剖面圖。如圖5J是，在第二 N-型層 5042上形成第三N-外延層5043。然後在結構N-型層5042上方使用同一個第二掩膜516， 以便植入P-型摻雜物(圖中沒有表示出)。通過開口 518和519，在第三N-型層5043上 植入P-型摻雜物，並擴散，以便如圖漲所示，形成P-型區5143和5202。多次(例如3-5次甚至更多)重複圖5F-5I所示的步驟，重複的次數取決於每個 N-外延層504^504等的厚度以及所需的擊穿電壓。圖5L表示一種具有7個N-外延層 504r5047和P-型植入區514廣5147和52(^-52(^的實施例的剖面圖。利用擴散工藝，將所 有的P-型植入物擴散到P-型區中，形成P-型立柱514和520。圖5M表示一種交錯柱超級 結結構的剖面圖，該結構帶有7個單位深度的P-立柱514和6個單位深度的P-立柱520。 終止區所有的立柱都在7個單位全深度(圖中沒有表示出)，還可以植入終止區。因此，終 止區的BV高於有源區中的BV，提高了 UIS性能。P-立柱514和520的深度交錯，使得相比 於具有全深度的立柱，有源區中的所降低。而且，可以利用在這部分有源區中進行全 深度立柱植入，來補償有源區的角處電場較大、BV較低的問題。此外，通過改變第一P-型區 514!的布局，可以輕鬆調節擊穿電壓BV、I ds_。n和UIS性能。可以有選擇地改變第一 P-型區 514!的特性，來調節BV、I ds_。n等。與其他P-型區5142等相比，所形成的第一 P-型區5叫 可以更寬或更窄、或更深、或更淺，或具有不同的摻雜濃度。沉積在N+柵極5 下方的P-本體區522、N+源極區524、N+多晶矽柵極區528以 及柵極氧化物526，都可以通過標準方法形成，以完成如圖5N所示的交錯柱超級結MOSFET 器件530。N-型可選緩衝區511位於全深度P-立柱514的底部和N+襯底502之間。圖50為另一種可能的布局結構沿圖5N中的0-0線的俯視剖面圖，表示與部分深 度P-立柱520交錯的全深度P-立柱514，N-外延層504形成在P-立柱520和P-立柱514 之間。圖6A表示通過沉積帶有7次植入P-型摻雜物的7個N-外延層，形成的一種超級 結結構600的剖面圖。如圖6A所示，兩個P立柱602都是7個單位深度。圖6B表示圖4和圖5L所示類型的交錯超級結結構610的剖面圖。如圖6B所示， 第一立柱614為7個單位深度，但P立柱612僅為6個單位深度。圖6C表示通過沉積帶有6次植入P-型摻雜物的7個N-外延層，形成的一種超級 結結構620的剖面圖。如圖6A所示，兩個P立柱622都是6個單位深度。圖7A表示圖6A-6C所示的三種不同類型的超級結結構的BV和P立柱電荷平衡之間的關係圖。圖7B表示圖6A-6C所示的三種不同類型的超級結結構的Rds_。n和P立柱電荷 平衡之間的關係圖。如圖7A-7B所示，憑藉同樣的P立柱摻雜濃度，超級結結構600 (具有全深度立柱) 導致高BV和高Rds_。n。超級結結構620(具有較淺深度的立柱)導致低BV和低I ds_。n。當在 某個區域需要較低但又不是太低的BV時，只有本發明所述的交錯柱超級結結構610產生中 等的BV和&s_。n，才是一種理想的折中辦法。儘管以上內容完整說明了本發明的較佳實施例，但仍可能存在各種等價的變化和 修正。例如，可以改變導電類型，或用二極體或絕緣柵雙極電晶體(IGBT)等其他器件代替 MOSFET0因此，本發明的範圍不應由上述說明限定，而應由所附的權利要求書及其等價範圍 限定。除非特別聲明，否則本說明中所述的所有可選件(包括所附的權利要求書、摘要 以及附圖)都可以用出於相同、等價或類似目的的可選件代替。因此，除非特別聲明，否則 所述的每個可選件都只是一個通用系列的等價或類似可選件中的一個示例。儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的 描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的 多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的權利要求來限定。
權利要求
1.一種交錯立柱超級結半導體器件，其特徵在於，包含一個具有一個或多個器件單元的有源區，其中在該有源區中的一部分器件單元包括一個第一導電類型的第一半導體層；一個位於第一半導體層上方的第一導電類型的第二半導體層；以及一個形成在第二半導體層中到達第一深度的第一摻雜立柱，以及一個形成在第二半導 體層中到達第二深度的第二摻雜立柱，其中第一深度大於第二深度；所述的第一摻雜立柱 和第二摻雜立柱用同一種不同於第一導電類型的第二導電類型的摻雜物摻雜，並且其中第 一摻雜立柱和第二摻雜立柱沿著第二半導體層的厚度部分延伸，該第一摻雜立柱和第二立 柱相互交替，並緊鄰部分的第二半導體層。
2.如權利要求1所述的半導體器件，其特徵在於，所述的第一摻雜立柱和第二摻雜立 柱被摻雜後，使第一導電類型的立柱同緊鄰的第二半導體層部分在水平方向上大致達到電 荷平衡。
3.如權利要求1所述的半導體器件，其特徵在於，所述的第一導電類型為N-型。
4.如權利要求1所述的半導體器件，其特徵在於，所述的第一導電類型為P-型。
5.如權利要求1所述的半導體器件，其特徵在於，所述的第一深度為6或7個單位深 度，第二深度小於第一深度約1個單位深度。
6.如權利要求1所述的半導體器件，其特徵在於，還包括終止區，其中終止區具有一個 或多個第二導電類型的摻雜立柱，形成在第一導電類型的第二半導體層中，達到第一深度。
7.如權利要求1所述的半導體器件，其特徵在於，還包括終止區，其中終止區包括第二 導電類型的摻雜立柱，其中終止區中所有的第二導電類型的摻雜立柱都延伸到第一深度。
8.如權利要求1所述的半導體器件，其特徵在於，所述的第一立柱比第二立柱深大約 5-15微米。
9.如權利要求1所述的半導體器件，其特徵在於，所述的有源區的角落中所有的第二 導電類型的摻雜立柱都延伸到第一深度。
10.一種製備交錯立柱垂直超級結半導體器件的方法，其特徵在於，包括以下步驟a)在第一導電類型的第一半導體層的表面上使用第一掩膜，其中第一掩膜所形成的圖 案，在對應第一立柱的位置處有開口，對應第二立柱的位置處沒有開口 ；b)通過開口植入具有第二導電類型的摻雜物，以形成第一植入區；c)在第一半導體層上方生長一個第一導電類型的第二半導體層；d)在第二半導體層的表面上使用第二掩膜，其中第二掩膜所形成的圖案，在對應第一 立柱和第二立柱的位置處都有開口 ；e)通過位於對應第一立柱和第二立柱位置處的開口，植入具有第二導電類型的摻雜 物，以形成第二植入區；並且f)重複步驟c)至f)，在第一導電類型的累積半導體層中，形成第二導電類型的第一立 柱和第二立柱，其中累積半導體層含有第一半導體層，以及生長在第一半導體層上方的一 個或多個連續的半導體層，其中至少某些第一立柱位於有源區中。
11.如權利要求10所述的方法，其特徵在於，所述的第一立柱和第二立柱在水平方向 上同累積半導體層的緊鄰區域充分達到電荷平衡。
12.如權利要求10所述的方法，其特徵在於，所述的步驟c)至步驟f)重複3至5次。
13.如權利要求10所述的方法，其特徵在於，所述的步驟c)至步驟f)重複4次。
14.如權利要求10所述的方法，其特徵在於，所述的第一導電類型為N-型。
15.如權利要求10所述的方法，其特徵在於，所述的第一導電類型為P-型。
16.如權利要求10所述的方法，其特徵在於，所述的一個半導體襯底位於第一半導體 層下方，並提供一個緩衝層，位於半導體襯底和第一植入區之間。
17.如權利要求10所述的方法，其特徵在於，所述的第一掩膜所形成的圖案，在第一半 導體層的有源區中對應第一立柱的位置處有開口，對應第二立柱的位置處沒有開口。
18.如權利要求10所述的方法，其特徵在於，其中形成掩膜的圖案，使得僅有第一立柱 形成在終止區的累積半導體層中。
19.一種垂直超級結器件，其特徵在於，包含多個第二導電類型的立柱，與一個或多個第一導電類型的立柱交替；其中一個或多個在器件的主要部分中的第二導電類型的立柱深度，小於器件的終止部 分中的第二導電類型的立柱深度，其中第二導電類型的立柱同第一導電類型的立柱在水平 方向上電荷平衡。
20.一種垂直超級結器件，其特徵在於，包含多個第二導電類型的立柱，與一個或多個第一導電類型的立柱交替；其中第二導電類型立柱具有交錯的深度，並且其中第二導電類型的立柱同第一導電類 型的立柱在水平方向上電荷平衡。
全文摘要
一種交錯柱超級結半導體器件，含有一個帶有一個或多個器件單元的單元有源區。單元有源區中的一個或多個器件單元包括一個用作漏極的半導體襯底以及一個形成在襯底上的半導體層。一個第一摻雜立柱形成在半導體層中，達到第一深度，一個第二摻雜立柱形成在半導體層中，達到第二深度。第一深度大於第二深度。第一立柱以及第二立柱和同一種第二導電類型的摻雜物摻雜在一起，並且沿著半導體層的厚度部分延伸，第一立柱和第二立柱通過一部分半導體層，相互隔開。
文檔編號H01L29/78GK102082168SQ20101053042
公開日2011年6月1日 申請日期2010年10月20日 優先權日2009年10月30日
發明者哈姆扎·依瑪茲, 安荷·叭剌, 管靈鵬, 馬督兒·博德 申請人:萬國半導體股份有限公司