一種多通道的nandflash控制器的製作方法
2023-04-23 17:28:36
專利名稱：一種多通道的nand flash控制器的製作方法
技術領域：
本實用新型涉及一種閃速存儲技術領域，特別涉及一種多通道的NAND FLASH控制
ο
背景技術：
NAND型閃速存儲器(NAND FLASH)是一種可在線進行電擦寫的非易失半導體存儲器，具有擦寫速度快，功耗低，容量大，成本低等優點，廣泛應用於U盤，固態硬碟，MP3，MP4 手機等電子產品中。不同於傳統的EEPROM，NAND FLASH晶片中存儲的數據必須通過專門的 NAND FLASH控制器進行讀取、寫入等操作。當一個NAND FLASH控制器對NAND FLASH晶片進行讀入或是寫入操作時，其具體的硬體連接方式如圖1所示。NAND FLASH控制器與一片或是多片NANDFLASH晶片之間存在兩組互聯線，一組是控制總線，主要包含WRN，CEN, ALE, CLE, RBN等控制信號；另一組是數據總線，數據總線的寬度與通道數相關，若是一個通道，則數據總線的位寬為8bit，若是N個通道，則數據總線的寬度為8xN bit。數據總線上需要傳送命令，地址和數據，其中命令與地址由NAND FLASH控制器傳向NAND FLASH晶片；而數據的方向則是與具體的讀取或是寫入的操作相關。當寫入操作時，數據由NAND FLASH控制器傳向NAND FLASH控制晶片；讀取操作時，數據由NAND FLASH晶片傳向NAND FLASH控制器。這三種信息(命令，地址和數據) 在統一的數據總線上的傳輸是按照分時共享總線的方式完成的，具體的傳輸信息類型由控制總線中的CLE，ALE等控制信號標識。根據NAND FLASH的標準傳輸協議，在數據總線上傳輸的內容隨每個具體的操作命令而不同，其格式序列如圖2所示。在CSN，WRN, RDN, CLE和ALE等信號的控制下，數據總線上傳輸的內容依次為命令字10，物理地址11和數據12。其中，若在傳輸數據(1 期間的控制信號WRN為低，RDN為高，代表數據12由NAND FLASH控制器向NAND FLASH晶片進行寫入操作；若在傳輸數據12期間的控制信號WRN為高，RDN為低，代表數據12由NAND FLASH控制器從NANDFLASH晶片進行讀取操作；由於工藝加工的特殊性，特別近年來MLC工藝技術的不斷普及，生產出來的NAND FLASH晶片總會存在一定的缺陷單元，這些缺陷單元存放的數據在被控制器讀出時，會得到錯誤的結果。針對這種不可避免的生產缺陷錯誤，在NANDFLASH控制器中通常會設計相關的ECC糾錯電路，在該ECC糾錯電路能夠實現對缺陷單元中的數據糾錯。其基本的方式是， 在進行寫入操作時，按照最小的寫入數據塊進行ECC運算，獲得該數據塊的ECC校驗碼，然後通過相同的數據寫入通路將該部分校驗碼寫入NAND FLASH晶片內對應存儲區間的擴展區中。當通過NAND FLASH控制器進行讀出操作時，該部分校驗碼會與保存的原始數據一起被通過NAND FLASH控制器讀出，然後ECC糾錯電路會利用該部分校驗碼檢測出錯誤的數據，並進行糾正，然後將糾正後的數據輸出給系統軟體使用。由於ECC校驗位字長是有限的，因此這種ECC電路的糾錯能力也是有限的，當單位數據區間中的缺陷單元超過了 ECC糾錯電路的糾錯能力時，這個數據區間的是不安全的，必須被標識為壞塊，不能被用於正常的數據存儲。在具體的存儲系統的應用中，應用程式對存儲區間的使用是認為存儲區間是連續的，可靠的，這種連續的可靠的由應用程式直接訪問的存儲空間被稱為是邏輯地址區間，而因為存在壞塊而導致的NAND FLASH晶片上不連續的存儲區間被稱為是物理區間。為了實現應用程式在存在有壞區的NAND FLASH中進行有效，可靠的存放，在NAND FLASH驅動程序中必須有一個稱為FTL(Flash Translation Layer)的部件，該軟體部件可以根據實際的 NAND FLASH晶片的壞區信息生成並維護著一個邏輯地址區間到物理區間的地址映射表，並根據該地址映射表實現邏輯地址區間到物理地址空間的映和轉換。如圖3所示，13-19代表應用程式所訪問的邏輯地址區間，由邏輯地址進行尋址。20-27則為NANDFLASH晶片內部的物理地址區間，由具體的物理地址進行尋址。邏輯地址區間中每個標號對應的尋址空間與物理區間中每個標號對應的尋址空間的大小是相同的，為一個或多個物理塊(BLOCK)的大小。其中區間20，21，23，24，沈，27為好區；而22和25為壞區；從左到右的箭頭表示從邏輯空間到物理空間的塊地址的映射關係，該映射關係由FTL軟體進行管理、維護和使用。當應用程式要完成對邏輯地址區間的某個區域進行讀取或寫入操作時，FTL軟體能夠通過查表的方式將邏輯空間的地址轉換為物理區間的地址，然後將該物理地址傳遞給 NAND FLASH晶片，通過NAND FLASH晶片實現對物理區間的具體地址進行相應的讀寫操作。現有技術一是採用單通道的NAND FLASH控制器對單片NAND FLASH晶片進行讀寫操作，即NAND FLASH晶片僅為一顆，其數據總線的寬度也僅為Sbit ；該方案中數據總線上傳輸的信息序列如圖2所示，其邏輯地址與物理地址的映射關係如圖3所示。通過軟體部件FTL功能的實施，該技術方案能夠避開對NANDFLASH晶片中的壞區而支持應用軟體對 NAND FLASH晶片的讀取和寫入操作。但是，此方法由於同時只能對一顆NAND FLASH晶片進行讀寫操作，數據的傳輸只能是通過唯一的Sbit數據總線進行傳輸，因此其讀寫性能不高，特別是對大文件的讀寫操作，效率尤其低下。現有技術二採用了多通道(N個)的NAND FLASH控制器對多片NAND FLASH晶片進行並行讀寫。即NAND FLASH晶片可以是N顆，其數據總線的寬度為SxNbit;採用這種技術方案，可以實現同時對多顆NAND FLASH晶片進行讀寫操作，這在對NAND FLASH晶片的訪問速度有了極大的提升。但是，對NAND FLASH晶片中壞塊的管理是按照統一尋址的模式進行， FTL軟體部件採用的邏輯地址和物理地址的映射關係如圖4所示(以四通道為例)，28-31 代表應用程式所訪問的邏輯地址區間，每個標號對應的尋址空間為4個物理塊(BLOCK)的實際空間，由邏輯地址進行尋址。32-39則為第一片NAND FLASH晶片的物理地址區間(對應通道1)，40-47則為第二片NAND FLASH晶片的物理地址區間(對應通道2)，48-55則為第三片NAND FLASH晶片的物理地址區間(對應通道3)，56-63則為第四片NAND FLASH晶片的物理地址區間(對應通道4)，每個標號對應一個實際的物理塊，由具體的物理地址進行尋址，其中物理塊34，45，51，63分別為第一片，第二片，第三片和第四片NAND FLASH晶片中的壞塊。此方案中由於是對所有通道採用了統一的壞塊管理模式，在每一次操作中，NAND FLASH控制器採用同一個物理地址，同時訪問所有通道中的NAND FLASH晶片。因此，由NAND FLASH控制器發起的每一次操作所採用的物理地址對每個通道來講都是相同的，同時訪問所有通道中的NAND FLASH晶片的這個地址區間對應的物理塊，一旦某個通道對應的NAND FLASH晶片有一個壞塊，則在其他通道上與這個壞塊相同物理地址的物理塊無論好壞，均會被認為是壞塊而被FTL維護的地址映射表所屏蔽。這種粗獷的壞塊統一管理機制對所有NAND FLASH壞塊分布相同的情況是有效的， 但隨著半導體工藝加工缺陷的隨機性，這種預期壞塊分布完全相同的假設是不成立。一旦並聯在一起使用的所有NAND FLASH晶片中的某一顆晶片存在壞塊，則在其他NAND FLASH 晶片中與這個壞塊相同地址的區域都被認為是壞塊區域，這對有效的物理存儲容量是很大的浪費，單顆晶片中的壞塊區間越多，則整體存儲容量的浪費就越大，並聯NAND FLASH晶片越多，浪費就越大。因此，這種現有支持多通道模式的技術方案二對於性價比要求高的大容量存儲系統有著致命的缺陷。
實用新型內容本實用新型的目的在於提供一種多通道的NAND FLASH控制器，其該控制器可並聯操作的多片NAND FLASH晶片，並對每片NAND FLASH晶片的壞塊區間進行分別管理。本實用新型通過這樣的技術方案解決上述的技術問題一種多通道的NAND FLASH控制器，其與多個NAND FLASH晶片通訊連接，包括系統總線和片上總線接口，該控制器包括多個通道專用硬體，每個通道專用硬體內均包括一個數據緩衝區和與該數據緩衝區連接的ECC校驗模塊；存放各個通道的物理地址的地址寄存器；具有多通道不同地址輸出端和輸入端的數據序列狀態機，其可從地址寄存器中獲取物理地址並訪問數據緩衝區或NAND FLASH晶片；用於控制數據序列狀態機以及每個通道專用硬體內的ECC校驗模塊的硬體控制
ο本實用新型具有以下優點在對多通道NAND FLASH控制器的設計中，實現對每顆NAND FLASH晶片的壞塊信息進行獨立管理，避免因統一管理導致的對存儲容量的浪費問題。在NAND FLASH控制器對多顆NAND FLASH晶片進行並行多通道讀取和寫入操作時，對每顆NAND FLASH晶片的操作地址是可以不同的。本發明所涉及的輸出時序狀態機為每個通道都設立了獨立的地址寄存器，從而能夠支持驅動軟體同時對多個通道的不同區域的訪問。
圖1為NAND FLASH控制器和NAND FLASH晶片連接示意圖；圖2為圖1中控制總線和數據總線的命令序列示意圖；圖3為現有技術一中單通道模式下邏輯地址區間和物理地址區間的映射關係圖；圖4為現有技術二中採取統一壞塊管理方式下的多通道模式的邏輯地址區間和物理地址區間的映射關係圖；圖5為本實用新型提供的多通道的NAND FLASH控制器的硬體連接示意圖；圖6為本實用新型提供的多通道的NAND FLASH控制器採用多通道模式下的邏輯地址區間和物理地址區間的映射關係圖。
具體實施方式
請參閱圖1，本實用新型提供一種多通道的NAND FLASH控制器，其通過片上總線接口 67連接到系統總線66上，系統總線66上有兩個主控模塊MCU(Microcontroller Unit，微控制單元)64以及DMA控制器65。NAND FLASH控制器包括N個通道專用硬體、地址寄存器75、數據序列狀態機74以及硬體控制器76。其中，每個通道專用硬體均包括一個數據緩衝區和ECC校驗模塊，數據緩衝區用於存放準備寫入的數據，ECC校驗模塊用於對輸出到本通道的每個字節的數據進行 ECC運算，得到ECC校驗碼。例如，第一通道專用硬體包括數據緩衝區68和ECC校驗模塊 69 ；第二通道專用硬體包括數據緩衝區70和ECC校驗模塊71，以此類推，此處不再敖述。硬體控制器76的輸出端連接到數據序列狀態機74，同時分別連接到每個通道專用硬體中的ECC校驗模塊的輸入端，硬體控制器76根據軟體的具體設置對數據序列狀態機 74和各通道專用硬體的ECC校驗模塊進行相應的控制。地址寄存器75的輸入端與片上系統總線接口 67連接，其輸出端連接到數據序列狀態機74。地址寄存器75存放各個通道的物理地址，其大小與所設計的通道數相關。本實用新型實施例中的數據序列狀態機74具有多個通道不同地址並行輸出的功能，同時還可對各個通道的數據緩衝區進行並行訪問。數據序列狀態機74根據硬體控制器76下發的讀取數據指令從地址寄存器75中獲取物理地址，產生控制總線和數據總線相應的時序波形實現對NANDFLASH晶片的讀取訪問，並自啟動ECC校驗模塊對存放在數據緩衝區中錯誤數據進行校驗；數據序列狀態機74 根據硬體控制器76下發的寫入數據指令從地址寄存器75中獲取物理地址，產生控制總線和數據總線相應的時序波形，實現對NAND FLASH晶片的寫入訪問，並同時輸入各個通道的 ECC校驗碼到各個通道NANDFLASH晶片中對應物理區間的擴展區中。當需要將特定的數據寫入到某特定的邏輯地址區間時，包括如下步驟步驟一、先啟動系統DMA控制器65，將需要寫入的數據批量搬入對應通道的數據緩衝區等；步驟二、將寫入的邏輯地址傳遞給運行在MCU 64中的FTL軟體，FTL軟體查詢地址映射表獲得相應的物理地址。由於本實用新型所涉及的壞塊管理機制是對各個通道進行獨立管理的，因此該查詢結果可得到對應該邏輯地址區間的每個通道對應的NAND FLASH晶片的具體的物理地址，這些地址可以是不同的。步驟三、將上述各個通道的物理地址通過系統總線66以及片上總線接口 67寫入地址寄存器75 ；步驟四、硬體控制器76向數據序列狀態機74發出寫入操作的指令，數據序列狀態機74在收到寫入指令後，將主動地從地址寄存器75獲得各個通道的物理地址和從各個通道的數據緩衝區並行地獲取數據，然後按照NAND FLASH定義的標準波形序列完成對NAND FLASH晶片的批量寫入；與此同時各個通道的ECC校驗模塊對輸出到本通道的每個字節的數據進行ECC運算，得到ECC校驗碼；步驟五、所述ECC校驗碼在本次批量寫入結束後再由數據序列狀態機74輸出寫入到各個通道NAND FLASH晶片中對應物理區間的擴展區中。[0040]當需要從某邏輯地址區間讀取相應的數據時，包括如下步驟步驟一、由MCU 64內部的FTL軟體查詢地址映射表，查找特定的邏輯地址對應的物理地址，由於本實用新型所涉及的壞塊管理機制是對各個通道進行獨立管理的，因此該查詢結果可得到對應該邏輯地址區間的每個通道對應的NANDFLASH晶片的具體的物理地址，這些地址可以是不同的；步驟二、通過系統總線66以及片上總線接口 67將所述的物理地址寫入對地址寄存器75 ；步驟三、通過硬體控制器76向數據序列狀態機74發出讀取操作的指令，數據序列狀態機74收到讀取指令後，將主動地從地址寄存器75獲得各個通道的物理地址，然後按照 NAND FLASH定義的標準波形序列完成對NAND FLASH晶片的批量讀出操作，讀出的數據包含了原始的有效數據和位於對應擴展區中ECC校驗碼，這些數據會被存放在各自通道的數據緩衝區中；步驟四、當數據序列狀態機74完成了本次讀取的命令序列後，將自動啟動ECC校驗模塊對存放在數據緩衝區中錯誤數據就行糾正；步驟五、硬體控制器76發出請求給DMA控制器65，然後由DMA控制器65將數據緩衝區中的數據搬運到系統內存當中。本實用新型提供的多通道的NAND FLASH控制器，針對每個通道中對應NANDFLASH 晶片都有一個獨立的壞區標識表，其標識了本通道對應NAND FLASH晶片的壞區信息。所以， 當NAND FLASH控制器在管理整個存儲空間時，可根據每顆NAND FLASH晶片壞區標識表，形成統一的邏輯地址到物理地址的地址映射關係表。請參閱圖6，其實以4通道的架構為例進行說明，其中77-80為邏輯地址區間，81-86為通道1對應的NAND FLASH的物理地址塊，其中83為壞塊，87-92為通道2對應的NAND FLASH的物理地址塊，其中92為壞塊，93-98為通道3對應的NAND FLASH的物理地址塊，其中96為壞塊，99-104為通道4對應的NANDFLASH 的物理地址塊，其中沒有壞塊。邏輯地址區間的每個存儲區間的容量為4個物理塊的大小， 即每個邏輯存儲區間與4個物理塊對應，這4個物理塊分布在4個通道中，每個通道提供一個好的物理塊與其對應。邏輯地址區間77與物理地址塊81，87，93和99對應；其中物理塊 81，87，93和99分別來自於通道1，通道2，通道3和通道4上的NAND FLASH晶片的物理地址區間；邏輯地址區間79與物理地址塊85，89，95和101對應；每組物理塊的地址可以是相同的，如物理塊81，87，93和99 ；也可以是不同的，如物理塊85，89，95和101。本實用新型所描述的NAND FLASH控制器對NAND FLASH晶片的讀取和寫入操作的命令序列是採用硬體狀態機的方式實現的，該硬體狀態機按照具體的命令類型，控制從 NAND FLASH控制器到NAND FLASH晶片之間的所有連線信號，發出相應的命令數據序列。本實用新型所描述的NAND FLASH控制器可以支持包括2通道在內的多通道操作， 每個通道均包括一個獨立的數據緩衝區和一個獨立的ECC校驗模塊。本實用新型所涉及的ECC校驗模塊可從各個通道的數據緩衝區傳入數據序列狀態機74的同時進行ECC運算，得到ECC校驗碼，同時也可在數據從數據序列狀態機74傳入各個通道的數據緩衝區的同時進行ECC運算，並在數據傳輸完畢後對各自通道的數據進行糾錯。本實用新型中運行在MCU 64上的FTL軟體組件可對各通道中的NAND FLASH進行獨立的壞塊管理，其相應的地址映射表具有對應多通道的多塊不同地址的而物理地址區間映射到一個邏輯地址區間。 以上所述僅為本實用新型的較佳實施方式，本實用新型的保護範圍並不以上述實施方式為限，但凡本領域普通技術人員根據本實用新型所揭示內容所作的等效修飾或變化，皆應納入權利要求書中記載的保護範圍內。
權利要求1.一種多通道的NAND FLASH控制器，其與多個NAND FLASH晶片通訊連接，包括系統總線和片上總線接口，其特徵在於該控制器包括多個通道專用硬體；存放各個通道的物理地址的地址寄存器；具有多通道不同地址輸出端和輸入端的數據序列狀態機，其可從地址寄存器中獲取物理地址並訪問數據緩衝區或NAND FLASH晶片；用於控制數據序列狀態機以及每個通道專用硬體內的ECC校驗模塊的硬體控制器。
2.如權利要求1所述的多通道的NANDFLASH控制器，其特徵在於系統總線上包括微處理單元。
3.如權利要求2所述的多通道的NANDFLASH控制器，其特徵在於地址寄存器的輸入端與片上總線接口連接，用於保存各個通道的物理地址。
專利摘要本實用新型提供一種多通道的NAND FLASH控制器，其與多個NAND FLASH晶片通訊連接，包括系統總線和片上總線接口。該控制器包括多個通道專用硬體，每個通道專用硬體內均包括一個數據緩衝區和與該數據緩衝區連接的ECC校驗模塊；存放各個通道的物理地址的地址寄存器；具有多通道不同地址輸出端和輸入端的數據序列狀態機，其可從地址寄存器中獲取物理地址並訪問數據緩衝區或NAND FLASH晶片；用於控制數據序列狀態機以及每個通道專用硬體內的ECC校驗模塊的硬體控制器。
文檔編號G06F13/16GK202003346SQ201020674560
公開日2011年10月5日 申請日期2010年12月22日 優先權日2010年12月22日
發明者餘少華, 胡健, 胡興微 申請人:上海宇芯科技有限公司