雙向高阻等離子體保護電路及其製造方法與流程

2023-05-24 02:23:36 1

本發明涉及集成電路製造技術領域，尤其涉及一種雙向高阻等離子體保護電路及其製造方法。

背景技術：

集成電路製造的工藝評估與監控需要各種測試結構作為載體。測試結構的輸入輸出端需要連接到金屬墊上，從而可以對測試結構進行信號輸入輸出。在工藝過程中，金屬墊相對於測試結構是很大的電荷收集天線，電荷會通過金屬墊傳導至測試結構上，對測試結構產生應力，導致測試結構退化甚至失效，從而失去功能。所以對測試結構進行保護，避免工藝過程中的電荷損傷測試結構，才能保證測試結構正常評估和監控制造工藝。

測試結構的保護在滿足工藝過程中避免電荷損傷的要求外，還要儘量避免幹擾測試結構的功能，保證測試結構能夠正常進行測試。

目前多採用單個PN結二極體和氧化物電容兩種方式進行測試結構保護，將二極體或氧化物電容與測試結構柵極並聯。工藝過程中，二極體呈導通狀態，工藝電荷優先通過二極體被導走，實現對測試結構的保護；氧化物電容通過與測試結構分擔電荷的原理將電荷應力降到最低。

這種採用單個PN結二極體的保護方式有兩大缺陷，一是二極體的單向導通特性使測試過程中測試結構只能加單向電壓或電流，保證二極體不導通，測試結構才能正常工作這樣會限制測試結構的測試分析能力，例如交流應力測試分析；而採用氧化物電容的保護方式，需要大面積的電容來分攤工藝電荷，佔用晶片面積，不利於測試結構的設計。

技術實現要素：

鑑於上述技術問題，本發明旨在設計一種簡單靈活的保護方式，保護測試結構避免工藝電荷損傷的同時，不限制測試結構的加壓方向，提高測試結構的分析能力。

本發明解決上述技術問題的主要技術方案為：

一種雙向高阻等離子體保護電路，其特徵在於，包括：

金屬氧化物半導體場效應電晶體；

串聯的至少兩個保護二極體，與所述金屬氧化物半導體場效應電晶體連接；並且

所述串聯的至少兩個保護二極體正極對接或負極對接，以使當所述金屬氧化物半導體場效應電晶體的柵極加壓時，至少一個所述保護二極體反偏截止，以保護所述金屬氧化物半導體場效應電晶體。

優選的，上述的雙向高阻等離子體保護電路，其中，所述金屬氧化物半導體場效應電晶體為NMOS管。

優選的，上述的雙向高阻等離子體保護電路，其中，所述串聯的至少兩個保護二極體包括第一至第三保護二極體；

其中，所述第一保護二極體的負極與所述NMOS管的柵極連接，正極與所述第二保護二極體的正極連接；並且

所述第二保護二極體的負極與所述第三保護二極體的負極連接，且所述第三保護二極體的正極與所述NMOS管的N溝道連接。

優選的，上述的雙向高阻等離子體保護電路，其中，所述金屬氧化物半導體場效應電晶體為PMOS管。

優選的，上述的雙向高阻等離子體保護電路，其中，所述串聯的至少兩個保護二極體包括第四至第六保護二極體；

其中，所述第四保護二極體的正極與所述PMOS管的柵極連接，負極與所述第五保護二極體的負極連接；並且

所述第五保護二極體的正極與所述第六保護二極體的正極連接，且所述第六保護二極體的負極與所述PMOS管的P溝道連接。

本發明還提供一種雙向高阻等離子體保護電路的製造方法，其特徵在於，包括：

提供一半導體襯底，在所述半導體襯底中摻雜形成阱區，並在所述阱區中進行源漏摻雜以形成MOS管結構；

臨近所述阱區，在所述半導體襯底的一側邊緣摻雜製備若干串聯的PN結，以形成用於保護所述MOS管結構的若干串聯的保護二極體。

優選的，上述的製造方法，其中，所述阱區為P型阱區，於所述P型阱區中形成的所述MOS管結構為NMOS管。

優選的，上述的製造方法，其中，所述摻雜製備若干串聯的PN結的步驟包括：

臨近所述P型阱區，在所述半導體襯底的一側邊緣注入N型離子，以形成第一N型摻雜區，且所述第一N型摻雜區與所述P型阱區接觸；

在所述第一N型摻雜區中注入P型離子，以形成P型摻雜區，且所述第一N型摻雜區將所述P型摻雜區包圍；以及

在所述P型摻雜區中注入N型離子，以形成第二N型摻雜區，且所述P型摻雜區將所述第二N型摻雜區包圍；

其中，所述第二N型摻雜區與所述P型摻雜區的接觸界面形成第一PN結，所述P型摻雜區與所述第一N型摻雜區的接觸界面形成第二PN結，所述第一N型摻雜區與所述P型阱區的接觸界面形成第三PN結。

優選的，上述的製造方法，其中，所述第一PN結的N型區通過接頭與所述NMOS管的柵極連接。

優選的，上述的製造方法，其中，所述阱區為N型阱區，於所述N型阱區中形成的所述MOS管結構為PMOS管。

優選的，上述的製造方法，其中，所述摻雜製備若干串聯的PN結的步驟包括：

臨近所述N型阱區，在所述半導體襯底的一側邊緣注入P型離子，以形成第一P型摻雜區，且所述第一P型摻雜區與所述N型阱區接觸；

臨近所述第一P型摻雜區，在所述半導體襯底的所述一側邊緣注入N型離子，以形成N型摻雜區，且所述N型摻雜區與所述第一P型摻雜區接觸；以及

在所述N型摻雜區中注入P型離子，以形成第二P型摻雜區，且所述N型摻雜區將所述第二P型摻雜區包圍；

其中，所述第二P型摻雜區與所述N型摻雜區的接觸界面形成第一PN結，所述N型摻雜區與所述第一P型摻雜區的接觸界面形成第二PN結，所述第一P型摻雜區與所述N型阱區的接觸界面形成第三PN結。

優選的，上述的製造方法，其中，所述第一PN結的P型區通過接頭與所述PMOS管的柵極連接。

上述技術方案具有如下優點或有益效果：

本發明設計的雙向高阻等離子體保護電路，能夠保護測試結構（例如金屬氧化物半導體場效應電晶體）免受工藝電荷損傷，同時提升測試結構的測試分析功能；本發明的保護電路採用多個二極體串聯，具有雙向不導通特性，從而使一些雙向加壓測試（如交流應力測試）可以順利進行，避免了針對雙向測試單獨設計測試結構，節省晶片面積；並且，本發明採用集成電路製造工藝中各種離子注入類型進行組合，製造形成多個串聯的PN二極體，例如對於N型和P型金屬氧化物電晶體，通過源漏（Source/Drain）摻雜和阱（Well）摻雜的組合，形成串聯的極性相反連接的PN結二極體結構，使其與MOS電晶體柵極並聯；當MOS電晶體柵極加壓時，由極性相反連接的PN結二極體構成的雙向不導通電路中至少一個PN結二極體處於反偏不導通狀態，從而保證加壓正常。

附圖說明

參考所附附圖，以更加充分地描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。

圖1是本發明的雙向高阻等離子體保護電路應用於NMOS管的電路圖；

圖2是本發明的雙向高阻等離子體保護電路應用於NMOS管的結構圖；

圖3是本發明的雙向高阻等離子體保護電路應用於PMOS管的電路圖；

圖4是本發明的雙向高阻等離子體保護電路應用於PMOS管的結構圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。當然除了這些詳細描述外，本發明還可以具有其他實施方式。

本發明採用集成電路製造工藝中各種離子注入類型進行組合，結構測試結構給出相應的串聯二極體方案。例如對於N型和P型金屬氧化物電晶體，通過Source/Drain摻雜和Well摻雜的組合，形成串聯PN結二極體結構，使其與電晶體柵極並聯以保護電晶體。

下面結合具體的實施例以及附圖詳細闡述本發明的雙向高阻等離子體保護電路及其製造方法。

實施例一：

本發明的串聯二極體方案可運用於任何需要測試保護的集成電路，本實施例以串聯二極體與NMOS管組合形成雙向高阻等離子體保護電路為例進行闡述。

如圖1所示，本實施例的保護電路包括：

NMOS管（N-Metal-Oxide-Semiconductor），即N型金屬-氧化物-半導體場效應電晶體；

串聯的至少兩個保護二極體（圖中以三個為例進行展示，分別為保護二極體A、保護二極體B及保護二極體C），與該NMOS管連接，且多個保護二極體正極對接或負極對接，以使當NMOS管的柵極加壓時，至少一個保護二極體反偏截止，以保護NMOS管。

具體的，三個保護二極體與NMOS管之間的連接方式為：第一保護二極體A的負極與NMOS管的柵極（圖中標示為G）連接，正極與第二保護二極體B的正極連接，第二保護二極體B的負極與第三保護二極體C的負極連接，且第三保護二極體C的正極與NMOS管的N溝道連接。

採用這種二極體正極對接或負極對接的連接方式的有益之處在於：使得整個保護電路具有雙向不導通特性，也即雙向高阻特性，當NMOS電晶體柵極加壓時，雙向不導通電路中有至少一個PN結二極體處於反偏不導通狀態，從而保證加壓正常。

具體的，當在NMOS管的柵極G加正壓時，第一保護二極體A和第三保護二極體C不導通；當在NMOS管的柵極G加負壓時，第二保護二極體B不導通。這種雙向不導通特性，保證NMOS管可以進行雙向加壓測試分析。

需要注意的是，本實施例是以三個保護二極體為例進行說明，在實際運用時，可根據需求同時串聯多個保護二極體，例如兩個，三個，五個，六個，以對電晶體進行保護。

製造本實施例的保護電路的方法，是採用源漏摻雜和阱摻雜，形成多個PN結，並使得PN結相反摻雜類型的兩端連接，實現PN結串聯；當然不限於源漏摻雜和阱摻雜，只要能形成PN結即可。並且，將串聯的PN結與被保護結構並聯，實現保護；當然也不限於直接並聯，可以根據實際被保護結構的特徵設計相應的連接方式。

具體的，可參照圖2所示，本實施例的雙向高阻等離子體保護電路的製造方法，主要包括：

第一步，提供一半導體襯底1，在該半導體襯底1中摻雜形成P型阱區2，並在P型阱區2中進行N型源漏摻雜以形成NMOS管結構。該NMOS管結構具有柵極（圖中標示為G）、源極（圖中標示為S）及漏極（圖中標示為D）。

第二步，臨近P型阱區2，在半導體襯底1的一側邊緣（圖中所示為左側邊緣）注入N型離子，以形成第一N型摻雜區3，且該第一N型摻雜區3與P型阱區2接觸。

第三步，在第一N型摻雜區3中注入P型離子，以形成P型摻雜區4，且該第一N型摻雜區3將形成的P型摻雜區4包圍；也即這一步中僅將P型離子注入第一N型摻雜區3的中間區域，以使得形成P型摻雜區4後，第一N型摻雜區3將該P型摻雜區4與P型阱區2隔離。

第四步，在P型摻雜區4中注入N型離子，以形成第二N型摻雜區5，且該P型摻雜區4將形成的第二N型摻雜區5包圍；也即這一步中僅將N型離子注入P型摻雜區4的中間區域，以使得形成第二N型摻雜區5後，P型摻雜區4將該第二N型摻雜區5與第一N型摻雜區3隔離。

於是，在第二N型摻雜區5與P型摻雜區4的接觸界面形成第一PN結（圖中虛線框出並標示為A），在P型摻雜區4與第一N型摻雜區3的接觸界面形成第二PN結（圖中虛線框出並標示為B），以及第一N型摻雜區3與P型阱區2的接觸界面形成第三PN結（圖中虛線框出並標示為C）。並且，第一PN結A的N型區通過接頭與NMOS管的柵極G連接。

作為一個優選的實施例，當在NMOS管的柵極G加正壓時，第一PN結A和第三PN結C不導通；當在NMOS管的柵極G加負壓時，第二PN結B不導通。這種雙向不導通特性，保證NMOS管可以進行雙向加壓測試分析。

實施例二：

本實施例以串聯二極體與PMOS管組合形成雙向高阻等離子體保護電路為例進行闡述，其中與上述實施例一相同的部分不再贅述。

如圖3所示，本實施例的保護電路包括：

PMOS管（P-Metal-Oxide-Semiconductor），即P型金屬-氧化物-半導體場效應電晶體；

與PMOS管連接的串聯的三個保護二極體（圖中分別標示為A、B、C），且該三個保護二極體正極對接或負極對接，以使當PMOS管的柵極加壓時，至少一個保護二極體反偏截止，以保護PMOS管。

具體的，三個保護二極體與PMOS管之間的連接方式為：第一保護二極體A的正極與PMOS管的柵極（圖中標示為G）連接，負極與第二保護二極體B的負極連接，第二保護二極體B的正極與第三保護二極體C的正極連接，且第三保護二極體C的負極與PMOS管的P溝道連接。

作為一個優選的實施例，採用本實施例的保護電路，當在PMOS管的柵極G加負壓時，第一保護二極體A和第三保護二極體C不導通；當在PMOS管的柵極G加正壓時，第二保護二極體B不導通。這種雙向不導通特性，保證PMOS管可以進行雙向加壓測試分析。

製造本實施例的保護電路的方法，與實施例一類似，也是採用源漏摻雜和阱摻雜，形成多個PN結，並使得PN結相反摻雜類型的兩端連接，實現PN結串聯；當然不限於源漏摻雜和阱摻雜，只要能形成PN結即可。並且，將串聯的PN結與被保護結構並聯，實現保護；當然也不限於直接並聯，可以根據實際被保護結構的特徵設計相應的連接方式。

具體的，可參照圖4所示，本實施例的雙向高阻等離子體保護電路的製造方法，主要包括：

第一步，提供一半導體襯底10，在該半導體襯底10中摻雜形成N型阱區20，並在N型阱區20中進行P型源漏摻雜以形成PMOS管結構。該PMOS管結構具有柵極（圖中標示為G）、源極（圖中標示為S）及漏極（圖中標示為D）。

第二步，臨近N型阱區20，在半導體襯底10的一側邊緣（同樣為左側邊緣）注入P型離子，以形成第一P型摻雜區30，且該第一P型摻雜區30與N型阱區20接觸。

第三步，繼續在第一P型摻雜區30的左側邊緣注入N型離子，以形成N型摻雜區40，且該N型摻雜區40與第一P型摻雜區30接觸；也即這一步中形成N型摻雜區40後，第一P型摻雜區30將該N型摻雜區40與N型阱區20隔離。

第四步，在N型摻雜區40中注入P型離子，以形成第二P型摻雜區50，且該N型摻雜區40將形成的第二P型摻雜區50包圍；也即這一步中僅將P型離子注入N型摻雜區40的中間區域，以使得形成第二P型摻雜區50後，N型摻雜區40將該第二P型摻雜區50與第一P型摻雜區30隔離。

於是，在第二P型摻雜區50與N型摻雜區40的接觸界面形成第一PN結（圖中虛線框出並標示為A），在N型摻雜區40與第一P型摻雜區30的接觸界面形成第二PN結（圖中虛線框出並標示為B），以及第一P型摻雜區30與N型阱區20的接觸界面形成第三PN結（圖中虛線框出並標示為C）。並且，第一PN結A的P型區通過接頭與PMOS管的柵極G連接。

作為一個優選的實施例，當在PMOS管的柵極G加負壓時，第一PN結A和第三PN結C不導通；當在PMOS管的柵極G加正壓時，第二PN結B不導通。這種雙向不導通特性，保證PMOS管可以進行雙向加壓測試分析。

綜上所述，本發明設計的雙向高阻等離子體保護電路，能夠保護測試結構（例如金屬氧化物半導體場效應電晶體）免受工藝電荷損傷，同時提升測試結構的測試分析功能；本發明的保護電路採用多個二極體串聯，具有雙向不導通特性，從而使一些雙向加壓測試（如交流應力測試）可以順利進行，避免了針對雙向測試單獨設計測試結構，節省晶片面積，且在同一個測試結構上進行多種測試分析有利於數據的一致性和分析。並且，本發明採用集成電路製造工藝中各種離子注入類型進行組合，製造形成多個串聯的PN二極體，例如對於N型和P型金屬氧化物電晶體，通過源漏（Source/Drain）摻雜和阱（Well）摻雜的組合，形成串聯的極性相反連接的PN結二極體結構，使其與MOS電晶體柵極並聯；當MOS電晶體柵極加壓時，由極性相反連接的PN結二極體構成的雙向不導通電路中至少一個PN結二極體處於反偏不導通狀態，從而保證加壓正常。

對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。