晶片級封裝、多封裝疊層、及其製造方法
2023-04-26 04:39:56 1
專利名稱：晶片級封裝、多封裝疊層、及其製造方法
技術領域：
本發明總的來說涉及半導體晶片(semiconductor chips)的封裝。更具體地說，本發明涉及一種晶片級封裝(wafer level packages)、晶片級封裝的多封裝疊層(multi-package stacks)、以及製造晶片級封裝和多封裝疊層的方法。
背景技術：
電子器件的微型化導致用於將半導體集成電路(IC)晶片包含在越來越小的封裝中的技術的發展。電子設備工程聯合委員會(JEDEC)已提出用名稱「晶片尺寸封裝(CSP)」來表示一種幾乎與半導體晶片本身一樣小的半導體晶片封裝。具體地說，JEDEC將CSP定義為一種外形為包含在該封裝中的半導體晶片外形的1.2倍或更小的封裝。CSP技術適於封裝用在電子產品，如數字攝像放像機(digital camcorders)、筆記本式計算機、存儲卡，中的IC。具體地說，CSP技術的主要應用包括數位訊號處理器(DSP)、微處理器、專用集成電路(ASIC)、動態隨機存取存儲器(DRAM)、以及快閃記憶體(flash memories)。
然而，CSP技術的一個缺點是這種封裝的製造相對較昂貴，特別是與更為傳統的和常用的塑料封裝，如球柵陣列(BGA)封裝和薄小外形封裝(TSOP)，相比尤其如此。
在努力降低成本的過程中，已經推出了晶片級封裝(WLP)技術。晶片級封裝形成為晶片級(於是降低了成本)，然後被切成單個器件。該封裝本身的特徵在於外部端子，如金屬焊料凸起或焊球，在該封裝底面上分布成二維陣列。這減小了半導體晶片至封裝I/O位置(location)的信號通路，藉此提高了該器件的運算速度。此外，與其他的具有從該封裝的側面延伸的周邊引線的晶片包裝不同，WLP佔有印刷電路板(PCB)表面的面積粗略地說不多於該晶片本身的尺寸。
圖1是表示傳統WLP 20的一部分的平面圖，圖2是沿圖1的I-I』線剖開的橫截面視圖。在半導體基板(semiconductor substrate)12上，半導體集成電路晶片14包括多個晶片焊盤(chip pad)11和一層鈍化層13。鈍化層13由二氧化矽、氮化矽或其組合層。晶片焊盤11由鋁形成。聚醯亞胺第一介電層22形成於半導體晶片14上。多個金屬跡線圖案(metal trace pattern)21形成於第一介電層22之上。每個金屬跡線圖案21與相應的一個晶片焊盤11相接觸。在金屬跡線圖案21和第一介電層22上形成第二介電層24。金屬跡線圖案21、第一介電層22和第二介電層24構成了重選路徑層(rerouting layer)21』。多個焊球28置於金屬跡線圖案21的另一端。隨後，製得的結構經受回流處理(reflow process)，以便將焊球28連接到金屬跡線圖案21上。
然而，不幸地，焊球接點往往不可靠。其主要原因在於由WLP20和外部印刷電路板(PCB)的熱膨脹係數(CTE)不同而產生的應力。也就是說，一般，WLP安裝在PCB上，從而WLP的焊球連接於WLP和PCB之間。當工作期間電力耗散時，半導體晶片14變熱，並且接著在不工作時冷卻下來。連接在焊球相對側的WLP和PCB之間膨脹率的不同在焊球內產生了機械應力，有時導致裂縫或其它缺陷。
同時，近來的建議方案包括疊置多個晶片級封裝以便形成一個用於安裝在單個印刷電路板上的多封裝疊層。
例如，美國專利號6,429,096即指向一種傳統的形成如圖3所示的多封裝疊層10的方法。在晶片級，孔穿過半導體晶片而形成，並且這些孔用導電塞(conductive plug)2充滿。然後，將半導體晶片切成小塊並分成多個封裝1。至少兩個封裝1通過使用連接在相鄰封裝的塞2之間的凸起(bump)3而被疊置，藉此形成多封裝疊層10。通過利用在最底層封裝1a上的凸起3a，多封裝疊層10被安裝在外部PCB4的放置盤(landing pad)5上。
然而，最底層封裝1a和外部印刷電路板(PCB)的熱膨脹係數(CTE)又有差異。結果，由焊球3a形成的接點也不可靠並易於損壞。
發明內容
根據本發明的一個方面，提供一種包括一個半導體晶片的半導體晶片封裝，該半導體晶片具有從有源(active)第一表面到無源(inactive)第二表面的貫穿其中的通孔。第一導電焊盤在所述半導體晶片的有源第一表面上至少部分地圍繞所述通孔。該封裝還包括一個印刷電路板，其具有連接到所述半導體晶片無源第二表面上的第一表面，以及與所述半導體晶片的通孔對齊的第二導電焊盤。導電材料充滿所述通孔，並接觸第一和第二導電焊盤。
根據本發明的另一個方面，提供一種半導體多封裝疊層，其包括多個疊置的半導體晶片封裝。每個晶片封裝包括一個半導體晶片，該晶片具有從有源第一表面到無源第二表面的貫穿其中的通孔。第一導電焊盤在每個半導體晶片的有源第一表面上至少部分地圍繞所述通孔。每個封裝還包括一個印刷電路板，該印刷電路板具有連接到所述半導體晶片無源第二表面上的第一表面以及與所述半導體晶片的通孔對齊的第二導電焊盤。導電材料充滿了每個半導體晶片的通孔，並接觸第一和第二導電焊盤。
根據本發明的又一個方面，提供一種製造半導體晶片封裝的方法，該方法包括形成穿過一個半導體晶片的通孔，從而所述通孔從該半導體晶片的有源第一表面延伸至所述半導體晶片的相對的無源第二表面，並且在所述半導體晶片的第一表面上，第一導電焊盤至少部分地圍繞所述通孔。然後將一個印刷電路板的第一表面連接到所述晶片的第二表面，從而所述印刷電路板的第二導電焊盤與所述半導體晶片的通孔對齊。然後，用導電材料填滿所述通孔，從而所述導電材料接觸所述第一和第二導電焊盤。
根據本發明再一個方面，提供一種製造半導體晶片封裝的方法，該方法包括形成多個穿過包含在一個晶片中的相應多個半導體晶片的通孔。所述通孔從所述晶片的有源第一表面延伸至該晶片的相對的無源第二表面，並且在所述晶片的第一表面上，第一導電焊盤至少部分地圍繞每個通孔。在印刷電路板的第一表面上形成多個第二導電焊盤，並將印刷電路板的第一表面連接到所述晶片的第二表面上，從而所述多個第二導電焊盤分別與所述晶片的多個通孔對齊。然後，用導電材料填滿所述多個通孔，從而所述導電材料接觸每個通孔的所述第一和第二導電焊盤。
通過以下參照附圖的詳細描述，本發明的各個方面和特徵將變得顯然，其中圖1是表示傳統晶片級封裝的一部分的平面圖；圖2是沿圖1的I-I』線剖開的示意性橫截面視圖；
圖3是傳統的多封裝疊層的示意性橫截面視圖；圖4是根據本發明的一個實施例的晶片級封裝的示意性橫截面視圖；圖5至16是用來解釋形成圖4的晶片級封裝的連續工序的圖；圖17是表示根據本發明的一個實施例的多封裝疊層的示意性橫截面視圖；圖18是表示根據本發明的另一個實施例的晶片級封裝的示意性橫截面視圖；圖19至21是用來解釋形成圖18的晶片級封裝的連續工序的圖；圖22是表示根據本發明的另一個實施例的多封裝疊層的示意性橫截面視圖；圖23至26是表示根據本發明的另一個實施例的晶片級封裝和多封裝疊層的示意性橫截面視圖；圖27至30是表示根據本發明的另一個實施例的晶片級封裝和多封裝疊層的示意性橫截面視圖；以及圖31是表示根據本發明另一個實施例的多封裝疊層的示意性橫截面視圖；具體實施方式
下面將通過幾個非限制性的優選實施例來詳細描述本發明。
圖4是根據本發明的一個實施例的晶片級封裝(WLP)80的橫截面視圖。WLP80包括一個通常由一個半導體基板32形成的半導體晶片34，在半導體基板32的有源上表面上有一層鈍化層33。鈍化層33的例子包括二氧化矽、氮化矽以及它們的組合物。
至少一個通孔37從晶片34有源上表面穿過晶片34到達無源底面。並且，在半導體晶片34的有源第一表面上，導電晶片焊盤31至少部分地圍繞著每個通孔37。舉例來說，導電晶片焊盤31可以由鋁形成。
WLP80還包括一個上表面連接到半導體晶片34的無源底面上的印刷電路板(PCB)42。例如，PCB42可以通過粘結劑72附著在晶片34上。另外，PCB42包括至少一個與半導體晶片34的各個通孔37相對準的導電PCB焊盤45。
導電塞50填滿每個通孔37，並與導電焊盤31和45相接觸。如此，在晶片34的晶片焊盤31與PCB42的導電PCB焊盤45之間建立了電接觸。並且，絕緣層38可以形成於通孔37的側壁上，以便使導電塞50與基板32絕緣。
優選地，導電塞50由焊料製成。更為優選地，如圖4所示，導電塞50由從PCB42的導電焊盤45伸入通孔中的金屬PCB凸起52和圍繞PCB凸起52的焊料54的組合來形成。
印刷電路板42優選包括在與每個通孔相對一側上在每個導電焊盤之下的對齊的孔49。孔49露出導電焊盤45的底面，並如後面的實施例所述，可用於疊置WLP80和/或用於將WLP80連接到外部印刷電路板上。例如，焊球(用於外部連接)可以連接到導電PCB焊盤45的底面上，從而從PCB42的下表面通過孔49向下伸出。然而，可替換地，在沒有設置孔49的情況，焊球可以形成在PCB42的下表面上並且通過PCB42與PCB焊盤45電連接。
現在將參考圖5至16，這些圖是用來解釋製造圖4的晶片級封裝80的連續工序的圖。
首先參見圖5，設置了一個包括一個半導體基板32的矽晶片30，該基板具有多個半導體集成電路晶片34。如圖所示，晶片劃片線36將晶片34彼此分開。
圖6顯示出圖5的晶片30的晶片34的一部分的示意性頂視圖，圖7是沿圖6的VII-VII』線剖開的示意性橫截面視圖。在半導體基板32上，每個集成電路晶片34在半導體基片上包括多個晶片焊盤31和一層鈍化層33。鈍化層33包括露出晶片焊盤31一部分表面的開口。鈍化層33可由二氧化矽、氮化矽或它們的組合物形成。晶片焊盤31可由鋁形成。
參見圖8，設置了一個包括一個不導電PCB基板42的PCB盤40，該基板具有多個形成於劃片線46之間的PCB晶片區域44。PCB晶片區域44與矽晶片30的晶片34(圖5)重合，並且PCB盤40的外周邊尺寸優選與矽晶片30的相似。然而，優選地，PCB盤40不如矽晶片30那樣厚。例如，在8英寸直徑晶片的情況，PCB盤40的厚度為約130um。
圖9顯示出圖8的PCB盤40的晶片區域44的一部分的示意性頂視圖，圖10是沿圖9的X-X』線剖開的橫截面視圖。每個PCB晶片區域44包括在不導電PCB基板42上的多個PCB焊盤45。PCB焊盤45可由銅形成，並且在從上面看時具有正方形形狀。PCB基板42具有多個穿過其形成的PCB窗口49。每個PCB窗口49露出對應的PCB焊盤45的底面部分。而且，PCB凸起52形成於每個PCB焊盤45的頂面上。PCB凸起可以通過將一層導電材料，優選一層銅，沉積在PCB盤40和PCB焊盤45頂面41上，然後使該沉積層經受光刻處理而形成。如圖所示，PCB凸起52與PCB窗口49對齊。而且，PCB凸起52和PCB焊盤45可以鍍上一層金層或一個鎳和金的組合層。
參見圖11至13，現在將對圖5至7的矽晶片30中的通孔的形成進行描述。通孔相應於圖4所示的晶片34的通孔37而形成。
首先參見圖11，多個槽(trenches)37』穿過晶片焊盤31併到達圖7所示的結構內一深度而形成。槽37』可以通過雷射打孔、幹蝕刻或溼蝕刻(wetetching)而形成。例如，在直徑8英寸的晶片的情況下，槽37』的深度為約100um。
參見圖12A，一層絕緣層38a形成於矽晶片30的有源表面(activesurface)35之上。絕緣層38a優選由相對於晶片焊盤31和鈍化層33具有蝕刻選擇性的材料，如二氧化矽、氮化矽或它們的組合物，形成。
參見圖12B，光刻膠(photoresist)71沉積在圖12A的結構上，由此將槽37』填滿。
參見圖12C，光刻膠71經受反蝕刻(etchback)技術，從而光刻膠71僅保持在槽37』中。
參見圖12D，絕緣層38a用保持在槽37』之內的光刻膠71作蝕刻掩模來進行有選擇地蝕刻。
參見圖12E，將槽37』內的光刻膠71除去。
作為圖12A至12E的過程的結果，獲得了其中槽37』的側壁覆蓋有一層絕緣體38的結構。
下面參見圖13，矽晶片30的無源表面39經受機械研磨，以便形成完全貫穿矽晶片30的孔37。例如，在直徑8英寸、最初厚度為約720um的晶片的情況下，研磨過程後晶片30的厚度為約80um。人們意識到矽晶片30的無源表面39可以改為經受化學機械拋光(CMP)來形成孔37。
下面參見圖14至16，現在將描述如何由圖8至10的PCB盤40和根據圖11至13加工的矽晶片30的組合來形成晶片級封裝。
參見圖14，矽晶片30相對於PCB盤40而定位，從而集成電路晶片34和矽晶片30的劃片線36與PCB盤40的PCB晶片區域44和劃片線對齊。用粘結劑72將PCB盤40的頂面連接到矽晶片30的下部無源表面39上。如此，PCB盤40的PCB凸起52插入矽晶片30的孔37中。
參見圖15，多個互連凸起54被形成，從而將晶片焊盤31電連接到PCB凸起52上。絕緣體38使得互連凸起54與半導體基板32電絕緣。互連凸起54，優選為焊球，可以通過球放置(ball placement)技術、電鍍技術、模板印刷技術或金屬噴射技術來形成。在該實施例中，互連凸起54為通過模板印刷和回流而形成的半球狀焊球。每對互連凸起54和PCB凸起52組成了塞50。
參見圖16，如參考標號78所表示的，在晶片劃片線36和PCB劃片線46處將製得的圖15的結構分成多個封裝80。在PCB窗口49上形成了外部端子，未示出。外部端子優選由焊球形成，但是也可由金或鎳而不是由焊料來形成。並且，可以在將圖15的結構分成多個封裝80之前形成外部端子。
於是，封裝80是集成電路晶片34和PCB晶片44的組合物，並且PCB晶片44位於半導體集成電路晶片34和外部端子(例如焊球)之間。封裝80的外部端子安裝在外部印刷電路板上，在這種狀態下，PCB晶片44充當減小封裝80與外部印刷電路板之間的熱膨脹差異的緩衝器。如此，減小了施加到外部端子上的潛在的破壞應力值。
上面描述的晶片級封裝80可以用許多不同的方法來改進。例如，PCB窗口45不必在PCB凸起52下對齊，而改為可以與PCB凸起52偏離一段距離。在這種情況下，PCB焊盤可以是細長的，並從PCB凸起52延伸至偏置的PCB窗口45。也就是說，PCB焊盤45可以形成為條狀重選路徑導電圖案。
並且，PCB基板可以不設置PCB窗口。在這種情況下，每個PCB焊盤45將由一個上PCB焊盤和一個下PCB焊盤所取代。上PCB焊盤將形成在PCB基板的頂面上，並且其上形成有PCB凸起52。下PCB焊盤將形成在PCB基板42的下表面上，並且其上形成有外部端子(例如，焊球)。如果上下PCB焊盤彼此對齊，則它們將通過一個貫穿PCB基板42的通孔電連接。如果上下PCB焊盤彼此不對齊，則它們將通過貫穿PCB基板42的通孔和PCB基板42表面上的導電圖案的結合而電連接。
在另一種改進中，PCB盤40可以由粘性的帶狀介質構成，而不是由相對剛性的基板構成。
圖17是表示根據本發明一個實施例的多封裝疊層90的示意性橫截面視圖。如圖所示，多封裝疊層90包括一個疊置在另一個上的多個晶片級封裝80。每個晶片級封裝80相當於圖4中所示的並在上面已描述的晶片級封裝。
在該實施例中，在疊層90中，每個晶片級封裝80的導電塞50的焊料與PCB焊盤相連並通過上面的晶片級封裝80的窗口47。
外部端子60形成於PCB焊盤的底面上，並穿過疊層90的最下層封裝80的窗口47。外部端子60優選由焊球形成，但也可由金或鎳而不是焊料形成。疊層90的外部端子60安裝在一個外部印刷電路板(未示出)上，並且在這種狀態下，最下層封裝80的PCB晶片44充當減小疊層90與外部印刷電路板之間的熱膨脹差異的緩衝器。如此，減小了施加到外部端子60上的潛在的破壞應力值。
圖18至20是表示本發明另一個實施例的示意性橫截面視圖。除了如圖18所示的保護層74的形成以外，該實施例與前面的實施例基本上相同。
也就是說，首先參見圖19，液體型樹脂的保護層74形成於根據圖15所示並具有在前面描述的結構的晶片34的有源表面上。液體型樹脂通過傳遞模塑技術(transfer molding technique)、注模技術、絲網印刷技術或分配技術來施加。
參見圖20和21，外部端子60以與前面描述的相同的方式形成於PCB底面上，並且如圖21的參考標號78所表示的，製得的結構被分成多個封裝80。人們注意到，外部端子60可以在封裝80分開之後再安裝。
在分開之後，得到了圖18的結構。其保護層74作用來保護半導體晶片34的有源表面不受外部環境的影響。
圖22是表示本發明另一個實施例的多封裝疊層190的示意性橫截面視圖。該實施例與前面所述的圖17的疊層的區別在於該實施例最上層的封裝180包括圖18的保護層74。
圖23、24、25和26是表示本發明的另一種改進了的實施例的示意性橫截面視圖。圖23、24、25和26分別與前面描述的圖16、17、21和22的區別僅在於在該改進的實施例中沒有PCB凸起。
圖27、28、29和30是表示本發明另一個實施例的示意性橫截面視圖。圖27、28、29和30分別與前面描述的圖23、24、25和26的區別僅在於PCB晶片44和集成電路晶片34的連接是通過各向異性導電薄膜(ACF)ACF 452來實現的。該薄膜的特徵在於在垂直於其表面的方向上是導電的，而在平行於其表面的方向上則是不導電的。於是，ACF 452可以施加到晶片的整個底面或PCB的整個頂面上。該實施例的優點在於不需要使前面實施例的粘結劑72形成圖案。
圖31是表示根據本發明的另一個實施例的多封裝疊層690的示意性橫截面視圖。在與前面的實施例相比，該實施例的特徵在於至少兩個封裝80是倒置的。另外，最底層封裝80的互連凸起54被連接到重選路徑PCB晶片44上。重選路徑PCB晶片44包括PCB焊盤48，每個PCB焊盤48由一個上PCB焊盤45和一個下焊盤47形成。上PCB焊盤45和下PCB焊盤47分別形成於PCB基板42的上、下表面上。外部端子60形成於下PCB焊盤47上。上PCB焊盤45與最底層封裝80的孔37對齊，而下PCB焊盤47與孔37不對齊。貫穿PCB基板42形成的信號通路677使每組上PCB焊盤45和下PCB焊盤47電連接。上PCB焊盤45、下PCB焊盤47和信號通路677組成重選路徑導電圖案。在PCB基板42的上下表面上分別形成一層阻焊劑層688。
疊層690的外部端子60安裝在一個外部印刷電路板(未示出)上，並且在這種狀態下，在疊層底部的重選路徑PCB晶片44充當減小疊層690和外部印刷電路板之間的熱膨脹差異的緩衝器。如此，減小了施加到外部端子60上的潛在的破壞應力值。
在附圖和說明書中，已經公開了本發明的典型的優選實施例，儘管所闡明的是具體的例子，然而它們僅僅是在一般意義上和描述意義上來使用的，而不是為了限定。很清楚，本發明的保護範圍應由附加的權利要求來解釋，而不是由這些示例性實施例來解釋。
權利要求
1.一種半導體晶片封裝，包括半導體晶片，其包括從有源第一表面到無源第二表面的貫穿其中的通孔；第一導電焊盤，其在所述半導體晶片的有源第一表面上至少部分地圍繞所述通孔；印刷電路板，其包括連接到所述半導體晶片的無源第二表面上的第一表面，其還包括與所述半導體晶片的通孔對齊的第二導電焊盤；以及導電材料，其充滿所述通孔，並接觸所述第一和第二導電焊盤。
2.如權利要求1所述的半導體晶片封裝，其中所述導電材料包括焊料。
3.如權利要求2所述的半導體晶片封裝，其中所述焊料在所述半導體晶片的有源第一表面上形成焊料凸起。
4.如權利要求1所述的半導體晶片封裝，其中所述導電材料包括從所述印刷電路板第二導電焊盤伸入所述通孔中的金屬塞以及圍繞金屬塞的焊料。
5.如權利要求4所述的半導體晶片封裝，其中所述焊料在所述半導體晶片有源第一表面上形成焊料凸起。
6.如權利要求1所述的半導體晶片封裝，其中所述印刷電路板包括孔，該孔在所述第二導電焊盤之下與所述通孔相對並對齊。
7.如權利要求4所述的半導體晶片封裝，進一步包括電極，其與所述第二導電焊盤電連接，並且穿過所述印刷電路板中的所述孔伸出。
8.如權利要求7所述的半導體晶片封裝，其中所述電極是焊球。
9.如權利要求1所述的半導體晶片封裝，進一步包括電極，其與所述第二導電焊盤電連接，並且被安裝在與所述印刷電路板第一表面相對的印刷電路板的第二表面上。
10.如權利要求9所述的半導體晶片封裝，其中所述電極是焊球。
11.如權利要求1所述的半導體晶片封裝，進一步包括位於所述半導體晶片的通孔側壁上的絕緣層。
12.如權利要求1所述的半導體晶片封裝，進一步包括置於所述半導體晶片無源第二表面與所述印刷電路板第一表面之間的粘結劑層。
13.如權利要求1所述的半導體晶片封裝，進一步包括置於所述半導體晶片無源第二表面與所述印刷電路板第一表面之間的各向異性導電薄膜。
14.如權利要求1所述的半導體晶片封裝，進一步包括覆蓋所述半導體晶片的有源第一表面的保護層。
15.一種半導體多封裝疊層，包括多個疊置的半導體晶片封裝，每個晶片封裝包括(a)半導體晶片，其包括從有源第一表面到無源第二表面的貫穿其中的通孔，(b)第一導電焊盤，其在所述半導體晶片的有源第一表面上至少部分地圍繞所述通孔，(c)印刷電路板，其包括連接到所述半導體晶片的無源第二表面上的第一表面以及與所述半導體晶片的通孔對齊的第二導電焊盤，以及(d)導電材料，其充滿所述通孔，並接觸所述第一和第二導電焊盤。
16.如權利要求15所述的半導體多封裝疊層，其中所述半導體晶片封裝疊置，從而下面的晶片封裝的導電材料與相鄰的上面晶片封裝的印刷電路板相接觸。
17.如權利要求16所述的半導體多封裝疊層，其中每個半導體晶片封裝的導電材料包括焊料。
18.如權利要求17所述的半導體多封裝疊層，其中所述焊料在每個半導體晶片封裝的半導體晶片有源第一表面上形成焊料凸起。
19.如權利要求18所述的半導體多封裝疊層，其中所述每個半導體晶片封裝的導電材料包括從所述印刷電路板第二導電焊盤伸入所述通孔中的金屬塞以及圍繞金屬塞的焊料。
20.如權利要求19所述的半導體多封裝疊層，其中所述焊料在每個半導體晶片封裝的所述半導體晶片有源第一表面上形成焊料凸起。
21.如權利要求16所述的半導體多封裝疊層，其中所述每個半導體晶片封裝的印刷電路板包括孔，該孔在所述第二導電焊盤之下與所述通孔相對並對齊，並且下面晶片封裝的導電材料通過相鄰的上面晶片封裝的孔與相鄰的上面晶片封裝的印刷電路板的第二導電焊盤相接觸。
22.如權利要求16所述的半導體多封裝疊層，進一步包括電極，其與最底層的半導體晶片封裝的第二導電焊盤電連接，並且穿過所述最底層半導體晶片封裝的印刷電路板中的所述孔伸出。
23.如權利要求16所述的半導體多封裝疊層，其中所述電極是焊球。
24.如權利要求16所述的半導體多封裝疊層，進一步包括電極，其與最底層半導體晶片封裝的第二導電焊盤電連接，並且被安裝在與所述印刷電路板第一表面相對的印刷電路板的第二表面上。
25.如權利要求24所述的半導體多封裝疊層，其中所述電極是焊球。
26.如權利要求16所述的半導體多封裝疊層，進一步包括位於每個半導體晶片封裝的半導體晶片的所述通孔側壁上的絕緣層。
27.如權利要求16所述的半導體多封裝疊層，進一步包括置於每個半導體晶片封裝的所述半導體晶片無源第二表面與所述印刷電路板第一表面之間的粘結劑層。
28.如權利要求16所述的半導體多封裝疊層，進一步包括置於每個半導體晶片封裝的所述半導體晶片無源第二表面與所述印刷電路板第一表面之間的各向異性導電薄膜。
29.如權利要求16所述的半導體多封裝疊層，進一步包括一層覆蓋最上層半導體晶片封裝的半導體晶片的有源第一表面的保護層。
30.如權利要求15所述的半導體多封裝疊層，其中半導體晶片封裝疊置，從而上面的晶片封裝的導電材料與相鄰的下面的晶片封裝的印刷電路板相接觸。
31.如權利要求30所述的半導體多封裝疊層，進一步包括外部印刷電路板，該外部印刷電路板具有形成於第一表面上的第一導電焊盤和形成於相對的第二表面上的第二導電焊盤，並還具有連接到所述第二導電焊盤上的外部電極，其中最底層半導體晶片封裝的導電材料連接到所述外部印刷電路板的第一導電焊盤上，並且所述外部印刷電路板的第一和第二導電焊盤電連接。
32.如權利要求31所述的半導體多封裝疊層，其中所述外部電極是焊球。
33.一種製造半導體晶片封裝的方法，所述方法包括形成穿過半導體晶片的通孔，所述通孔從該半導體晶片的有源第一表面延伸至所述半導體晶片的相對的無源第二表面，其中在所述半導體晶片第一表面上，第一導電焊盤至少部分地圍繞所述通孔；將印刷電路板的第一表面連接到所述晶片的第二表面，從而所述印刷電路板的第二導電焊盤與所述半導體晶片的通孔對齊；以及用導電材料填滿所述通孔，從而所述導電材料接觸所述第一和第二導電焊盤。
34.如權利要求33所述的方法，還包括形成從所述第二導電焊盤伸出的金屬塞，並在將所述印刷電路板第一表面連接到所述半導體晶片第二表面上時，將所述金屬塞插入所述半導體晶片的所述通孔中。
35.如權利要求33所述的方法，其中在形成所述通孔之前，所述第一導電焊盤形成於所述晶片的有源第一表面上，並且通孔穿過所述第一導電焊盤而形成，從而所述第一導電焊盤的剩餘部分至少部分地圍繞著所述通孔。
36.如權利要求33所述的方法，其中所述通孔的所述形成過程包括在所述半導體晶片第一表面上形成槽；將一層絕緣層至少沉積在所述槽的側壁上；以及除去所述半導體晶片第二表面的表面部分以便露出所述槽。
37.如權利要求36所述的方法，其中所述半導體晶片第二表面的所述表面部分通過機械研磨而除去。
38.如權利要求36所述的方法，其中所述半導體晶片第二表面的所述表面部分通過化學機械拋光而除去。
39.如權利要求33所述的方法，其中利用粘結劑將所述印刷電路板第一表面連接到所述半導體晶片第二表面上。
40.如權利要求33所述的方法，其中利用各向異性的導電薄膜將所述印刷電路板第一表面連接到所述半導體晶片第二表面上。
41.如權利要求33所述的方法，其中所述導電材料通過所述各向異性導電薄膜與所述第二導電焊盤電連接。
42.一種製造半導體晶片封裝的方法，所述方法包括形成多個穿過包含在晶片中的相應的多個半導體晶片的通孔，所述通孔從所述晶片的有源第一表面延伸至該晶片的相對的無源第二表面，其中在所述晶片的第一表面上，第一導電焊盤至少部分地圍繞每個通孔；在印刷電路板的第一表面上形成多個第二導電焊盤；將印刷電路板的所述第一表面連接到所述晶片的第二表面上，從而所述多個第二導電焊盤分別與所述多個通孔對齊；以及用一種導電材料填滿所述多個通孔，從而所述導電材料接觸每個通孔的所述第一和第二導電焊盤。
43.如權利要求42所述的方法，還包括將所述印刷電路板固定於其上的所述晶片切成多個半導體晶片封裝。
44.如權利要求42所述的方法，其中所述通孔的所述形成包括在所述晶片的每個半導體晶片的第一表面上形成槽；將一層絕緣層至少沉積在所述晶片的每個半導體晶片的所述槽的側壁上；以及除去所述晶片第二表面的表面部分以便露出所述晶片的每個半導體晶片的所述槽。
45.如權利要求44所述的方法，其中所述晶片第二表面的所述表面部分通過機械研磨而除去。
46.如權利要求44所述的方法，其中所述晶片第二表面的所述表面部分通過化學機械拋光而除去。
47.如權利要求42所述的方法，其中利用一種粘結劑將所述印刷電路板第一表面連接到所述晶片的第二表面上。
48.如權利要求42所述的方法，其中利用各向異性的導電薄膜將所述印刷電路板第一表面連接到所述晶片第二表面上。
全文摘要
一種半導體晶片封裝，包括半導體晶片，該晶片具有從有源第一表面到無源第二表面的貫穿其中的通孔。第一導電焊盤在所述半導體晶片的有源第一表面上至少部分地圍繞所述通孔。該封裝還包括印刷電路板，其具有一個連接到所述半導體晶片的無源第二表面上的第一表面以及與所述半導體晶片的通孔對齊的第二導電焊盤。導電材料充滿所述通孔，並接觸所述第一和第二導電焊盤。
文檔編號H01L23/498GK1532924SQ20031011885
公開日2004年9月29日 申請日期2003年11月28日 優先權日2003年3月25日
發明者金亨燮, 鄭泰敬 申請人:三星電子株式會社