成像光傳感器中的暗電流抑制的製作方法

2023-04-25 07:34:01 1

專利名稱：成像光傳感器中的暗電流抑制的製作方法
技術領域：
本發明一般涉及成像裝置，更具體地說，涉及一種成像裝置的像素單元，該單元具有用於抑制光傳感器內的暗電流的滷素富集區。
背景技術：
在攝影成像應用中，成像裝置，包括電荷耦合器件(CCD)和互補金屬氧化物半導體(CMOS)傳感器得到普遍的使用。
在Rhodes的美國專利No.6,140,630、Rhodes的美國專利No.6,376,868、Rhodes等人的美國專利No.6,310,366、Rhodes的美國專利No.6,326,652、Rhodes的美國專利No.6,204,524、Rhodes的美國專利No.6,333,205中，說明了示範性的CMOS成像電路和這些電路的加工步驟，並詳細說明了成像電路的各種CMOS元件的功能。此處通過引用，將前述專利的全部公開內容包含於本文中。
成像裝置，例如，CMOS成像裝置包括像素單元組成的焦平面陣列；每個單元包括光傳感器，如光電柵(photogate)、光電導體(photoconductor)或疊加在襯底上的在所述襯底的摻雜區內產生光生電荷的光電二極體。為每個像素單元配置了讀出電路，且該電路包括至少一個源跟隨器電晶體和用於將所述源跟隨器電晶體連接到列輸出線的行選擇電晶體。所述像素單元通常也包括連接到所述源跟隨器電晶體的柵極的浮置擴散結區。將所述光傳感器產生的電荷發送至所述浮置擴散結區。所述成像裝置也可以包括將電荷從光傳感器傳輸至浮置擴散結區的傳輸電晶體和在電荷傳輸前將浮置擴散結區復位至預定的電荷電平的復位電晶體。
圖1示出了CMOS成像裝置之類的圖像傳感器的傳統像素單元10。像素單元10通常包括光傳感器12，該傳感器在p-襯底14內具有p-區域12a和n-區域12b。為高效地運行光傳感器12，光傳感器12的p-區域12a通常連接到p-襯底14的電位。像素單元10也包括具有結合柵極的傳輸電晶體16、在摻雜程度更高的p-型阱20內形成的浮置擴散區18和具有結合柵極的復位電晶體22。復位電晶體22具有結合的源/漏區域30，當在電荷傳輸前將浮置擴散區18復位到預定的電荷電平時，使用該區域30。
撞擊光傳感器12的p-區域12a表面的光子產生電子，在光傳感器12的n-區域12b內收集這些電子。當傳輸柵極16開通時，由於光傳感器12和浮置擴散區18之間存在電勢差，因而n-區域12b內的光生電子就傳輸到浮置擴散區18。浮置擴散區18連接到源跟隨器電晶體24的柵極，該電晶體接收由浮置擴散區18臨時存儲的電荷，並將電荷傳輸至行選擇電晶體26的第一源/漏端子。當行選擇信號RS變為高電平時，所述光生電荷傳輸到列線28，在該處由採樣/保持及處理電路進一步處理。
像素單元10通常形成於兩個隔離區32之間。在示出的像素單元10中，兩個隔離區為淺槽隔離(STI)區32。STI區32可防止相鄰像素之間的串擾，同時，像素單元10僅僅是像素單元陣列中的成百上千個像素中的一個。所述像素單元陣列通常組織成行和列。依次讀出每一行和列來產生整體的數字圖像，以下詳細說明。
通常，STI區32的製造包括在襯底14中蝕刻槽和在所述槽中填充電介質，以在相鄰的像素之間提供物理的和電的阻擋層。通過各向異性的幹蝕刻或其他蝕刻工藝來蝕刻槽而形成重新填充的槽結構，如STI區域32；然後，在該結構中填充電介質，例如用化學氣相澱積(CVD)或高密度等離子體(HDP)澱積的氧化矽或二氧化矽(SiO2)。然後，通過化學機械研磨(CMP)或回蝕(etch-back)工藝來對所述填充槽進行平面化加工，使得所述電介質只留在槽內，其上表面與矽襯底上表面齊平。
然而，在STI區域32之間形成像素單元10，但是在像素單元10的運行過程中會產生一些問題。例如，STI的側壁及其底部，此處統稱為STI的邊界32a，具有比襯底14高的矽密度，從而，與電晶體(如傳輸電晶體16)的矽/柵氧化物界面相比，沿STI的邊界32a形成了高密度的「俘獲部位」。這些俘獲部位是二氧化矽/矽界面中能夠俘獲電子或空穴的一些區域。因為沿STI邊界32a和矽襯底14之間的二氧化矽/矽界面的缺陷的緣故，形成了所述的俘獲部位。例如，沿二氧化矽/矽界面的懸空鍵或斷裂鍵能夠俘獲電子或空穴。
所述俘獲部位通常不帶電，但是，當其俘獲了電子和空穴後便變得帶電。高能量的電子或空穴成為熱載流子。熱載流子能為現有的俘獲部位俘獲，且能增加器件的固定電荷，並能改變器件的閾值電壓及其它電特性。由於沿STI邊界32a的不同晶體取向平面的緣故，STI邊界32a也可包含較高的缺陷密度。而較高的缺陷密度與較高的俘獲部位一起導致了沿STI邊界32a的較高的洩漏程度。由於恆定電荷不斷漏進光傳感器12，因此產生自光傳感器12內部或近旁的俘獲部位的電流將增加CMOS成像裝置內的暗電流(即無光時光傳感器內的電流)。暗電流對光傳感器的運行和性能有危害。因此，希望提供一種防止電流產生或電流洩漏的隔離技術。

發明內容
本發明提供了一種用於在成像裝置成像裝置的像素單元中防止電流產生和洩漏的隔離技術。
在本發明的各種實施例中，通過提供具有處於隔離區和光傳感器之間的滷素富集區的像素單元，實現了上述的以及及其他的特徵與優點。所述滷素富集區防止了從隔離區到光傳感器內的洩漏，從而抑制了成像裝置內的暗電流。


從參照附圖給出的以下詳細說明中，可以更清楚地理解本發明的以上特徵和優點。
圖1示出了傳統的像素單元的局部截面圖；圖2示出了根據本發明的一個示範性實施例構建的像素單元的局部截面圖；圖3-6示出圖2中的像素單元的各製作階段；圖7示出了根據本發明的第二示範性實施例構建的像素單元的局部截面圖；圖8示出了根據本發明的第三示範性實施例構建的像素單元的局部截面圖；圖9示出了根據本發明的第四示範性實施例構建的像素單元的局部截面圖；圖10示出了根據本發明的第六示範性實施例構建的像素單元的局部截面圖；圖11是CMOS成像裝置的框圖，該成像裝置集成了至少一個根據本發明的一個實施例構建的像素單元；和圖12是本發明一示範性實施例的集成了圖11的CMOS成像裝置的處理器系統的示意圖成像裝置。
具體實施例方式
以下參照附圖進行詳細說明，，這些附圖構成了本說明書的一部分，並通過具體的實施例說明本發明的實施方式。對這些實施例進行了足夠詳細的說明，以讓本領域技術人員實施本發明，並且，應當理解，在不背離本發明的精神和範圍的情況下，可以利用其他實施例，以及對現有實施例進行結構、邏輯和電學方面的改變。所描述的加工步驟的進行順序是對本發明實施例的舉例說明，然而，步驟的順序卻不限於此處所說明的順序，相反，除了那些必須按照一定順序的步驟外，如業內所知，可以對步驟的順序進行改變。
應當將術語「半導體襯底」、「矽襯底」和「襯底」理解成包括任何基於半導體的結構。應當將所述半導體結構理解成包括矽、絕緣基矽(SOI)、藍寶石基矽(SOS)、矽鍺、摻雜或未摻雜的半導體、由基底半導體基礎支撐的矽外延層及其他半導體結構。當在以下說明中提到襯底時，可能已經利用之前的加工步驟在基底半導體或基礎之中或之上形成了區域或結。
文中使用的術語「像素」是指包含用於將光子轉換成電信號的光傳感器的光電元件單元。為說明之目的，此處在附圖和說明中圖示說明了單個的代表性的像素及其形成方式；然而，在通常情況下多個相同的像素的製造過程是同時進行的。因此，不應當將以下的詳細說明視為限制性的，並且，本發明的範圍僅由附錄的權利要求加以規定。
文中使用的「滷素富集區」是指襯底內的離子富集區。在所述襯底內形成的離子可以包括但不限於以下的滷素離子氟、氯、溴、碘或它們的任意組合。
在以下的說明中，為方便起見，用CMOS成像裝置對本發明進行了說明，然而，本發明具有更廣的用途，可以適用於任意成像裝置單元的任意光傳感器。例如，儘管示出為釘扎光電二極體，但是光傳感器12(圖2)也可以是p-n結光電二極體、肖特基光電二極體、光電柵或任何其他合適的光轉換器件。此外，儘管用CMOS成像裝置進行了說明，但本發明也可用於電荷耦合器件(CCD)。
現在參看附圖，其中，相同的附圖標記指代相同的要素。圖2示出了根據本發明的一個實施例構建的示範性的像素單元100。像素單元100與圖1的像素單元類似，但相對於後者有重大改進具有位於與矽襯底14接觸的STI邊界32a周圍的滷素富集區34。如上所述，滷素富集區34可以包括但不限於以下的滷素離子氟、氯、溴、碘或它們的任意組合。
根據本發明，滷素富集區34的滷素離子濃度處於約1×1013/cm3至約1×1016/cm3的範圍內，且其峰值離子濃度處於300-800的範圍內。在示出的實施例中，滷素富集區34的滷素離子濃度約為1×1014/cm3，且具有基本均勻的離子濃度直到深度為約500。
儘管滷素富集區34不減少STI邊界32a和襯底14之間的二氧化矽/矽界面內發現的缺陷數，但是，滷素富集區34將防止在傳統的像素單元(聯繫圖1進行了說明)中發現的電流產生或電流洩漏。滷素富集區34用來補償與靠近二氧化矽/矽界面的懸空鍵或斷裂鍵結合的電荷。通過補償與懸空鍵結合的電荷，所得的像素單元100減少了電流生成和/或電流洩漏，從而，抑制了暗電流。
圖3-6示出了通過離子注入來形成圖2的像素單元的示範性方法的各階段。圖3示出了具有以傳統蝕刻方法形成的槽36的襯底14。例如，可以通過化學蝕刻、各向異性蝕刻、反應性離子蝕刻(RIE)或其他在襯底14內建立槽的手段來蝕刻槽36。掩模38放置在襯底14上，以暴露槽36和所要的與槽36相鄰的襯底14的表面。如圖3中的箭頭所示，掩模38用來保護襯底14的表面，掩模38遮擋了滷素離子的注入。所述滷素離子注入導致了襯底14中的局部的滷素富集區34。
根據本發明的一個示範性實施例，可以用處於約10KeV至約50KeV範圍內的摻雜能量對滷素富集區34進行摻雜，以實現距離襯底14表面約300至約800的深度。用約為25KeV的摻雜能量對示出的像素單元100進行摻雜，以在深度為約500處實現峰值滷素離子濃度。如聯繫表1的以下說明所述，選擇的離子能量導致了在距離襯底14表面的特定深度處的滷素離子的峰值濃度。表1示出了用氟作為所述滷素時，用於各種注入條件的不同離子能量範圍(離子能量)；在給定的離子能量範圍處的峰值濃度的深度；偏離所述峰值濃度深度的垂直標準偏差(縱向歧離)；和偏離峰值濃度區域的水平標準偏差(橫向歧離)。

圖4示出了在襯底14內形成STI區域32的情形。具體地說，槽36填充了電介質，所述電介質包括但不限於化學澱積(CVD)的氧化矽或二氧化矽或高密度等離子體(HDP)澱積的氧化矽或二氧化矽。然後，用化學機械研磨(CMP)或回蝕工藝對填充了電介質的槽進行平面化，使得所述電介質僅僅保留在槽36內，且STI區域32的上表面與襯底14底上表面相齊平。
圖5示出了具有在襯底14內形成的p-區域12a和n-區域12b的光傳感器12的形成情形。應當注意，儘管示出和說明的光傳感器是p-n-p光電二極體，但是，本文無意將本發明限於這樣的光傳感器。例如，說明的光傳感器12可以是n-p-n光電二極體、光電柵或任何合適的能將光轉換為電荷的光轉換器件。圖5也示出了在襯底14內形成摻雜程度更高的p-型阱20的情形。此外，通過傳統方法形成傳輸電晶體柵極16a和復位電晶體柵22a。應當注意，僅在具有四電晶體(4T)配置的像素單元100中形成傳輸電晶體柵極16a。在像素單元100中，傳輸電晶體16(圖6)是一種任選的電晶體，且像素單元100可以具有三電晶體(3T)配置而沒有傳輸電晶體。另外，像素單元100的電晶體可以超過四個或少於三個。
圖6示出了在柵堆疊16a、22a的側壁上形成柵堆疊側壁絕緣體16b、22b的情形，這些絕緣體和側壁一起分別形成了傳輸電晶體柵極16和復位電晶體柵22。圖6也示出了在p-型阱20內形成n-型區域的情形；具體來說，所述n-型區域是指浮置擴散區18和源/漏區域30。也形成了讀出電路(示意表示)，包括源跟隨器電晶體24、行選擇電晶體26和列線28。
圖3-6僅示出一種在襯底14內形成滷素富集區34的方法，不應當將該方法視為限制性的。也可以採用其他在襯底14內形成滷素富集區34的方法來得到如圖2所示的像素單元100。例如，通過高密度等離子體(HDP)澱積工藝可以將滷素加入。另一種將滷素加入到襯底14的方法是固體源擴散。
如圖7所示的像素單元200是本發明的第二實施例，其中，滷素富集區34處於STI區32和光傳感器12之間。因為絕大部分洩漏發生在STI側壁32b，具體來說是與光傳感器12的p-區12a接觸的那部分STI側壁32b處，因此滷素富集區34可以處於光傳感器12和STI側壁32b之間，並仍可用來抑制暗電流。
另一個造成洩漏的區域是如圖8中所示的STI底部32c。在圖8示出的像素單元300中，滷素富集區除處於光傳感器12和STI側壁32b之外，還處於STI區域32之下。通過在STI區域32之下形成用滷素摻雜的區域34，滷素富集區34可以抵消任何位於STI底部32c中的俘獲部位，從而抑制了像素單元300的任何暗電流。
參閱圖9，在襯底14的頂部區域40內形成了滷素富集區34。在襯底14的整個頂部區域40內形成滷素富集區34，不僅抵消了在STI邊界32a和襯底14之間的氧化矽/矽界面內發現的缺陷的影響，如根據圖2-8進行的以上說明所述，也抵消了在傳輸電晶體柵極16a(圖5)和柵14之間，或復位電晶體柵22a(圖5)和襯底14之間的矽/柵氧化物界面42內的發現的缺陷的不利影響。如根據圖1進行的以上說明所述，所述矽/柵氧化物界面42含有沿所述柵氧化物(如圖5的傳輸電晶體柵極16a)和襯底14形成俘獲部位的缺陷。滷素富集區34抵消了所述俘獲部位的有害影響，從而得到了能防止電流產生或電流洩漏的像素單元400。
圖10示出了像素單元500，其中，在用CVD或HDP澱積的氧化矽或二氧化矽填充槽36之前，先用經過滷化的具有較低介電常數的介質材料為槽36(圖4)做內襯。例如，先用氟化的氧化矽(SiOF)為槽36做內襯，然後，在其中填充CVD氧化矽材料來形成STI區域32。通過用經過滷化的具有較低介電常數的介質材料如SiOF為槽36做內襯，所述滷素便能擴散到襯底14內，在STI區域32和襯底14之間形成滷素富集區34。儘管圖中示出的電解質材料為較薄的材料，但是，應當注意，經過滷化的具有較低介電常數的介質材料46可以填充整個槽，從而形成由如SiOF之類的材料構成的STI區域。
可以將本發明的像素單元100、200、300、400、500與外圍電路進行組合來形成成像裝置成像裝置。例如，圖11示出了具有像素陣列900的CMOS成像裝置908的框圖。示出的像素陣列900由配置成預定數目的列和行的多個像素組成。示出的像素陣列包括至少一個根據本發明的任意一個示範性實施例構建的像素單元100、200、300、400、500，且這些實施例如根據圖2-10進行的說明所述。為清楚起見，這裡討論的圖11中的CMOS成像裝置成像裝置908集成了至少一個圖6的像素單元100；然而，這樣做並不是意圖將CMOS成像裝置成像裝置908限制於這樣一種實施例。
通過行選擇線，同時開通了陣列900中的每一行的像素100，且每一列的像素100通過各自的列選擇線進行有選擇地輸出。為整個陣列900提供了多個行和列。響應行地址解碼器920，用行驅動器910依次有選擇地啟動行選擇線，而響應列地址解碼器970，用列驅動器960為每一行的啟動依次有選擇地啟動列選擇線。通過控制電路950操作CMOS成像裝置成像裝置908，所述電路控制地址解碼器920、970來為像素內容的讀出選擇恰當的行和列選擇線，以及控制行和列驅動電路910、960來將驅動電壓施加於選定的行和列選擇線的驅動電晶體。
像素輸出信號通常包括當浮置擴散結區(如圖6中的18)發生復位時採集的像素復位信號Vrst和在成像裝置產生的電荷傳輸到浮置擴散結區後從所述節點(如圖6中的18)採集的像素圖像信號Vsig。用採樣和保持電路961讀出Vrst和Vsig信號，然後，用差動放大器對這兩者進行相減，而這為每個像素單元100產生了代表撞擊在像素上的光數量的差動信號(Vrst-Vsig)。用模數轉換器975將該信號差進行數位化。然後，將所述的數位化的信號差饋入圖像處理器980，以形成數字圖像。此外，如圖11所示，可以在單一的半導體晶片(如晶片1100)內集成CMOS成像裝置908。
圖12示出了典型的基於處理器的系統1000，該系統經過修改，以能夠集成圖11中所示的成像裝置908。基於處理器的系統的實例包括，但不限於計算機系統、照相機系統、掃描儀、機器視覺系統、車輛導航系統、視頻電話、監視系統、自動對焦系統、恆星跟蹤系統、運動檢測系統、圖像穩定系統、用於高解析度電視的數據壓縮系統，這些系統中的任何一種都能利用本發明。
系統100包括成像裝置908，該裝置具有如圖11所示的整體配置，並具有根據本發明的任何一種實施例構建的像素陣列900。系統1000包括處理器1002，該處理器具有通過總線1004與各種裝置通信的中央處理單元(CPU)。某些連接到總線1004的裝置提供了到達和離開系統1000的通信；輸入/輸出(I/O)裝置1006和成像裝置908是這樣的通信裝置的實例。其他連接到總線1004的裝置提供了存儲器，在圖中，所述存儲器包括隨機存取存儲器(RAM)1010、硬驅1012和一個或多個外圍存儲裝置，如軟盤驅動器1014和光碟(CD)驅動器1016。成像裝置908可接收來自CPU1002或系統1000的其他部件的控制或其他數據。而成像裝置908也將定義圖像的信號提供給處理器1002來進行圖像處理或其他圖像處理操作。
應當注意，儘管用具有形成於光傳感器12和STI區域32之間的滷素富集區34(圖2-圖10)的CMOS像素單元對本發明進行了說明，但是，本發明具有更廣泛的應用範圍，實際上，可將它用於任何成像設備之中。例如，本發明可以與電荷耦合器件(CCD)成像裝置一起使用。以上說明和附示說明了實現了本發明的目標、特徵和優點的優選實施例。儘管以上已對特定的優點和優選實施例進行了說明，但是本領域技術人員當會認識到，在不背離本發明的精神或範圍的情況下，可以進行各種替代、增加、減少、修改和/或其他變化。因此，以上描述並不對本發明構成限制，本發明的範圍僅由附錄的權利要求書加以規定。
權利要求
1.一種像素單元，包括有結合於半導體襯底的第一摻雜區和第二摻雜區的光傳感器；在所述襯底內形成的隔離區；以及至少處於所述隔離區的側壁區域的滷素富集區。
2.如權利要求1所述的像素單元，其中，所述滷素富集區處於所述隔離區和所述光電二極體之間。
3.如權利要求1所述的像素單元，其中，所述滷素富集區由從包括氟、氯、溴、碘以及氟、氯、溴、碘的任意組合的組中選擇的離子形成。
4.如權利要求1所述的像素單元，其中，所述滷素富集區與所述光傳感器的所述第一摻雜區重疊。
5.如權利要求1所述的像素單元，其中，所述滷素富集區具有距所述半導體襯底表面約300至800的深度。
6.如權利要求1所述像素單元，其中，所述滷素富集區具有從約5×1013/cm3至約5×1015/cm3的滷素離子濃度。
7.如權利要求1所述的像素單元，還包括電連接到讀出電路的電荷收集區。
8.如權利要求7所述的像素單元，還包括形成於所述光傳感器和所述電荷收集區之間並連接這兩者的傳輸電晶體。
9.一種集成電路，包括像素單元陣列，所述陣列的至少一個像素單元包含半導體襯底，在該襯底內形成有隔離區；光傳感器，具有與所述半導體襯底結合的第一摻雜區和第二摻雜區；滷素富集區，處於所述隔離區下方和所述光傳感器和所述隔離區之間；以及形成於所述半導體襯底內並電連接到所述陣列的信號處理電路，所述電路用於接收和處理由所述陣列獲得的代表圖像的像素信號以及提供代表所述圖像的輸出數據。
10.如權利要求9所述的集成電路，其中，所述滷素富集區由從包括氟、氯、溴、碘以及氟、氯、溴、碘的任意組合的組中選擇的離子形成。
11.如權利要求9所述的集成電路，其中，所述滷素富集區具有距所述半導體襯底表面約300至約800的深度。
12.如權利要求9所述的集成電路，其中，所述滷素富集區具有從約5×1013/cm3至約5×1015/cmu3的滷素濃度。
13.如權利要求9所述的集成電路，其中，所述至少一個像素單元還包括一個形成於所述半導體襯底內的電荷收集區。
14.如權利要求13所述的集成電路，其中，所述至少一個像素單元還包括一個形成於所述電荷收集區和所述光傳感器之間的傳輸電晶體。
15.一種圖像處理系統，包括處理器；連接到所述處理器的成像裝置，所述成像裝置包括含有多個像素單元的成像陣列，至少一個像素單元包含具有滷素富集區的半導體襯底；處於所述滷素富集區內的隔離區；具有與所述半導體襯底結合的第一摻雜區和第二摻雜區的光傳感器；和所述半導體襯底內的讀出電路，所述讀出電路提供來自所述光傳感器的信號。
16.一種像素單元，包括半導體襯底，在該襯底內形成了一些槽；形成於距所述半導體襯底上表面約300至約800處的滷素富集區；具有與所述半導體襯底結合的第一摻雜區和第二摻雜區的光傳感器；以及在所述半導體襯底的所述槽內形成的隔離區。
17.如權利要求16所述的像素單元，其中，所述滷素富集區由從包括氟、氯、溴、碘以及氟、氯、溴、碘的任意組合的組中選擇的離子形成。
18.如權利要求16所述的像素單元，還包括與所述滷素富集區結合的、並電連接到讀出電路的電荷收集區。
19.如權利要求18所述的像素單元，還包括與所述滷素富集區結合的、並處於所述光傳感器和所述電荷收集區之間的傳輸電晶體。
20.如權利要求19所述的像素單元，還包括與所述滷素富集區結合的、並電連接到所述電荷收集區的復位電晶體。
21.一種集成電路，包括像素單元陣列，所述陣列的至少一個像素包含半導體襯底，該襯底內形成了至少一個槽；在所述至少一個槽內形成的滷化的低介電常數介質材料；具有與所述半導體襯底結合的第一摻雜區和第二摻雜區的光傳感器；以及形成於所述半導體襯底內並電連接到所述陣列的信號處理電路，所述電路接收並處理由所述陣列獲得的代表圖像的像素信號，而且提供代表所述圖像的輸出數據。
22.如權利要求21所述的集成電路，其中，所述滷化的低介電常數介質材料由從包括氟、氯、溴、碘以及氟、氯、溴、碘的任意組合的組中選擇的離子形成。
23.如權利要求21所述的集成電路，其中，所述滷化的低介電常數介質材料用氟化的氧化矽形成。
24.如權利要求21所述的集成電路，其中，所述滷化的低介電常數介質材料與所述半導體襯底的頂層表面同平面。
25.一種用於形成像素單元的方法，所述方法包括以下操作在半導體襯底內形成槽；至少在所述槽的側壁區域形成滷素富集區；用介質材料填充所述槽；以及形成具有與所述半導體襯底結合的第一摻雜區和第二摻雜區的光傳感器。
26.如權利要求25所述的方法，其中，所述形成滷素富集區的操作包含用從包括氟、氯、溴、碘以及氟、氯、溴、碘的任意組合的組中選擇的離子來摻雜所述襯底。
27.如權利要求26所述的方法，其中，摻雜所述襯底的所述操作通過離子注入進行。
28.如權利要求26所述的方法，其中，摻雜所述襯底的所述操作通過用高密度等離子體澱積工藝摻入滷素來進行。
29.如權利要求26所述的方法，其中，摻雜所述襯底的所述操作通過滷素離子的固體源擴散進行。
30.如權利要求25所述的方法，其中，所述滷素富集區在距所述半導體襯底表面約300至約800的深度處形成。
31.如權利要求25所述的方法，其中，形成的所述滷素富集區具有從約5×1013/cm3至約5×1015/cm3的滷素濃度。
32.如權利要求25所述的方法，其中，形成所述光傳感器的所述第一摻雜區而與所述滷素富集區重疊。
33.如權利要求25所述的方法，還包括在形成所述滷素富集區之前在所述半導體襯底上設置掩模的操作。
34.如權利要求25所述的方法，還包括在所述半導體襯底內形成電荷收集區的操作。
35.如權利要求34所述的方法，還包括在所述光傳感器和所述電荷收集區之間形成傳輸電晶體的操作。
36.一種形成集成電路的方法，所述方法包括形成像素單元陣列，所述陣列的至少一個像素單元通過以下操作形成形成半導體襯底，在該襯底內形成了至少一個槽；至少在所述至少一個槽的底部和側壁區域形成滷素富集區；以及形成具有與所述半導體襯底結合的第一摻雜區和第二摻雜區的光傳感器；以及形成處於所述半導體襯底內並電連接到所述陣列的信號處理電路，所述電路接收並處理由所述陣列獲得的代表圖像的像素信號，而且提供代表所述圖像的輸出數據。
37.一種形成圖像處理系統的方法，所述方法包括設置處理器；形成連接到所述處理器的成像裝置，所述成像裝置包括含有多個像素單元的成像陣列，至少一個像素單元通過以下操作形成在半導體襯底內形成多個槽；在每條所述槽內形成滷化的低介電常數介質材料；形成具有與所述半導體襯底結合的第一摻雜區和第二摻雜區的光傳感器；以及形成處於所述半導體襯底內並電連接到所述陣列的信號處理電路，所述電路接收並處理由所述陣列獲得的代表圖像的像素信號，而且提供代表所述圖像的輸出數據。
38.如權利要求37所述的方法，其中，所述滷化的電介質層用氟化的氧化矽形成。
39.如權利要求37所述方法，還包括使所述滷化的低介電常數介質材料平面化的操作，以使所述滷化的低介電常數介質材料與所述半導體襯底的頂層表面同平面。
全文摘要
一種像素單元在氧化物隔離區和光傳感器之間有滷素富集區。所述滷素富集區防止從所述隔離區到所述光傳感器的洩漏，從而抑制了成像裝置中的暗電流。
文檔編號H01L27/148GK1875487SQ200480032530
公開日2006年12月6日 申請日期2004年9月1日 優先權日2003年9月3日
發明者C·穆利 申請人:微米技術有限公司