一種掃描鏈測試電路的製作方法
2023-05-10 21:08:41 1
專利名稱：一種掃描鏈測試電路的製作方法
一種掃描鏈測試電路
技術領域：
本發明涉及電路領域，特別是涉及一種掃描鏈測試電路。
背景技術：
門控時鐘是現有集成電路中常用的降低功耗的方法，主要是通過對生成的時鐘與門控 信號進行「與」、「或」或者在必要時進行所存(latch)等技術使時鐘穩定在某個狀態不翻轉， 降低這些時鐘所驅動的觸發器動態功耗的技術。
掃描鏈測試技術是常用的對大規模集成電路進行測試的方法，通過將各個觸發器 串聯成串，通過控制各觸發器的狀態，實現對電路可觀測的測試方法和測試電路。在這種測 試下通過要求各個觸發器的時鐘直接從外部時鐘而來，不經過門控單元的控制。如圖1所 示，其中圖(a)示出了一觸發器，所述觸發器的輸入端(D端)的來源有兩個，一個是DI (Data Input)，另一個是SI (Scan Input)，掃描鏈致能信號(Scan Enable，簡稱SE)對輸入DI和 SI進行選擇以作為觸發器的輸入端D的輸入。一般的，DI是功能輸入，這個在晶片外邊通 常是看不到的，SI可以通過外邊的激勵輸入進去。在標準含掃描鏈測試功能的寄存器單元 中，可以看出寄存器除了 CK(時鐘端)，還有三個輸入(DI/SI/SE)，這個功能已經包含在標準 的寄存器單元裡了，如圖(b)所示。圖(b)為標準的掃描鏈測試方法，先通過SI端把需要的 激勵輸入進去，然後切換到功能模式，然後再把功能模式的輸出通過SO端把結果輸出以進 行觀測。
現有技術中，時鐘生成單元通常不進行掃描鏈的測試，而是通過例如測試鎖相環 的時候進行的附加測試。現有技術中，時鐘生成單元、門控單元與各觸發器的電路圖如圖2 所示，圖2為現有技術中的掃描鏈測試電路，其包括初始時鐘、鎖相環、時鐘生成單元、門控 邏輯、門控單元、觸發器。此時，掃描鏈致能信號SE通過對初始時鐘和測試使能的選擇來僅 作為功能觸發器的時鐘端的輸入，即只有功能觸發器可以正常使用掃描鏈進行測試，而圖 中的門控單元以及門控邏輯單元無法插入到掃描鏈中，檢測覆蓋率受到影響。
因此有必要提出一種新的技術方案來解決上述問題。
發明內容本部分的目的在於概述本發明的實施例的一些方面以及簡要介紹一些較佳實施例。在 本部分以及本申請的說明書摘要和發明名稱中可能會做些簡化或省略以避免使本部分、說 明書摘要和發明名稱的目的模糊，而這種簡化或省略不能用於限制本發明的範圍。
本發明的目的之一在於提供一種掃描鏈測試電路，其可以提高掃描鏈覆蓋率，實 現簡單且不影響正常的掃描鏈測試。
根據本發明的，本發明提供一種掃描鏈測試電路，其包括用於輸入初始時鐘的時 鍾輸入端、鎖相環、時鐘生成單元、門控單元、第一選擇器、功能觸發器、門控邏輯單元、第二 選擇器和第三選擇器，其中所述第二選擇器利用測試使能選擇初始時鐘或所述鎖相環輸出 的時鐘以作為所述時鐘生成單元中觸發器的時鐘端輸入；所述第三選擇器利用測試使能選 擇初始時鐘或時鐘生成單元輸出的時鐘以作為所述門控邏輯單元中觸發器的時鐘端輸入。
進一步的，其還包括有第四選擇器，其利用測試使能選擇所述門控邏輯單元中的3觸發器的輸出或外接電平作為所述門控單元的門控信號以保證各個門控單元打開，其中所 述外接電平為高電平或低電平中的一種。
更進一步的，所述初始時鐘輸入給所述鎖相環，所述鎖相環與時鐘生成單元中的 觸發器的輸入端直接或間接相連，所述時鐘生成單元的輸出端與門控單元的輸入端相連， 所述門控單元的輸出端與第一選擇器的輸入端相連，所述第一選擇器的輸出端與功能觸發 器的時鐘端相連，所述門控邏輯單元中的觸發器的輸出端與各門控單元的輸入端相連。
更進一步的，所述第一選擇器利用所述測試使能選擇初始時鐘或門控單元輸出的 信號以作為功能觸發器的時鐘端的輸入。
更進一步的，所述時鐘生成單元、門控單元、第一選擇器、第二選擇器以及功能觸 發器的數目相同。
進一步的，所述測試使能包括有效使能和無效使能。
更進一步的，所述功能觸發器、時鐘生成單元中的觸發器和門控邏輯單元中的觸 發器為D觸發器或RS觸發器。
與現有技術相比，本發明提供一種改進的掃描鏈測試電路，其對時鐘生成單元中 的觸發器和門控邏輯單元中的觸發器均加入一選擇器，所述選擇器可以通過測試使能(即 掃描鏈致能信號SE)對觸發器時鐘的兩個輸入進行選擇，從而將時鐘生成單元和門控邏輯 單元加入測試掃描鏈中，提高了掃描鏈的覆蓋率，且實現簡單，不影響正常的掃描鏈測試。
為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附 圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域 普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附 圖。其中圖1為具有選擇輸入功能的觸發器；圖2為現有技術中的掃描鏈測試電路；和圖3為發明中掃描鏈測試電路在一個實施例中的電路圖。
具體實施方式本發明的詳細描述主要通過程序、步驟、邏輯塊、過程、電路或其他象徵性的描述來直 接或間接地模擬本發明技術方案的運作。為透徹的理解本發明，在接下來的描述中陳述了 很多特定細節。而在沒有這些特定細節時，本發明則可能仍可實現。所屬領域內的技術人 員使用此處的這些描述和陳述向所屬領域內的其他技術人員有效的介紹他們的工作本質。 換句話說，為避免混淆本發明的目的，由於熟知的方法和程序已經容易理解，因此它們並未 被詳細描述。
此處所稱的「一個實施例」或「實施例」是指可包含於本發明至少一個實現方式中 的特定特徵、結構或特性。在本說明書中不同地方出現的「在一個實施例中」並非均指同一 個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。此外，表示一個或多 個實施例的方法、電路圖、流程圖或功能框圖中的模塊順序並非固定的指代任何特定順序， 也不構成對本發明的限制。
本發明提供一種改進的掃描鏈測試電路，其對現有的掃描鏈中的時鐘生成單元中 的觸發器和門控邏輯單元中的觸發器均加入一選擇器，其可以通過測試使能(即掃描鏈使能信號SE)對觸發器時鐘的兩個輸入進行選擇，從而將時鐘生成單元和門控邏輯單元加入 測試掃描鏈中。本發明是現有技術中(圖1中的掃描鏈測試電路)的改進，其具體結構參見 圖3所示。
圖3為發明中掃描鏈測試電路在一個實施例中的電路圖。所述掃描鏈測試電路包 括用於輸入初始時鐘的時鐘輸入單元、鎖相環、時鐘生成單元、門控邏輯單元、門控單元、第 一選擇器和功能觸發器。所述掃描鏈測試電路在具體實現時，所述時鐘生成單元有多個，所 述門控邏輯單元、第一選擇器、功能觸發器的數目均與所述時鐘生成單元的數目相同。
本發明中所述掃描鏈測試電路與圖1中相同的部分電路具體連接為所述時鐘輸 入單元輸入初始時鐘，並將所述初始時鐘輸送給所述鎖相環(即PLL)，所述鎖相環與所述時 鍾生成單元中的觸發器(未示出)的輸入端直接或間接相連，所述時鐘生成單元的輸出端與 所述門控單元的輸入端相連，所述門控單元的輸出端與所述第一選擇器的輸入端相連，所 述第一選擇器的輸出端與所述功能觸發器的時鐘輸入端相連；所述門控邏輯單元中的觸發 器的輸出端與所述門控單元的輸入端相連。其中所述第一選擇器利用所述測試使能選擇所 述初始時鐘或所述門控單元生成的信號作為第一選擇器的輸出，且其輸出作為所述對應功 能觸發器的時鐘端的輸入信號。
上述描述的相連可以是直接相連也可以是間接相連，在實際應用中可根據具體電 路需要進行直接或間接相連。
這裡所述測試使能包括有效使能和無效使能，當測試使能為有效使能時，則第一 選擇器中通過所述有效使能選擇所述門控單元輸出的時鐘以作為所述功能觸發器的時鐘 輸入，否則選擇所述初始時鐘作為所述功能觸發器的時鐘輸入，此時電路處於正常的工作 狀態。
由此可知，上述掃描鏈測試電路保證了所述各個功能觸發器進入掃描鏈。這種結 構對時鐘生成單元和門控邏輯單元並沒有進行測試。而在實際應用中，對時鐘生成單元和 門控邏輯單元的測試也是相當重要的，所以本發明對其缺陷進行如下改進。
與圖1中示出的掃描鏈測試電路相比，本發明中的掃描鏈測試電路做了進一步的 改進，其改進之處具體為在鎖相環和每個時鐘生成單元之間均加入了一個第二選擇器，所述第二選擇器的輸入 分別為初始時鐘、鎖相環輸出的時鐘、測試使能，所述測試使能選擇初始時鐘或鎖相環輸 出的時鐘以作為第二選擇器的輸出，並進一步作為所述時鐘生成單元中觸發器的時鐘端的 輸入信號。
由於所述第二選擇器根據測試使能選擇初始時鐘和所述鎖相環生成的時鐘中的 一個時鐘以作為時鐘生成單元中的觸發器的時鐘端的輸入信號，因此保證時鐘生成單元進 入測試掃描鏈中。
同樣，這裡的第二選擇器在測試使能為有效使能時則選擇所述鎖相環輸出的時鐘 作為所述時鐘生成單元中的觸發器的時鐘輸入，否則選擇所述初始時鐘作為所述時鐘生成 單元中的觸發器的時鐘輸入。
同時，本發明中的掃描鏈測試電路對所述門控邏輯單元的觸發器加入一第三選擇 器，所述第三選擇器的三個輸入端分別為初始時鐘、時鐘生成單元生成的時鐘、測試使能， 其中所述測試使能選擇所述初始時鐘或所述時鐘生成單元生成的時鐘來作為所述第三選擇器的輸出，並進一步作為所述門控邏輯單元的觸發器的時鐘端的輸入信號，從而保證所 述門控邏輯單元也進入了測試掃描鏈中。
這裡的所述第三選擇器在測試使能為有效使能時則選擇時鐘生成單元輸出的時 鍾作為所述門控邏輯單元中的觸發器的時鐘輸入，否則選擇初始時鐘作為所述門控邏輯單 元中的觸發器的時鐘輸入。
在所述門控邏輯單元中的觸發器和所述門控單元之間加入一第四選擇器，所述第 四選擇器的輸入端分別為所述門控邏輯單元中的觸發器的輸出、外接電平(如高電平1或 低電平0)、測試使能，所述測試使能選擇所述門控邏輯單元的觸發器的輸出或外接電平。這 樣，由於門控邏輯單元也進入了掃描鏈，測試使能對門控邏輯單元的觸發器的輸入和輸出 帶來影響，從而進一步影響所述門控單元的門控信號(即門控單元的控制信號)，若控制信 號錯誤，會導致所述門控單元被錯誤鎖定，進而導致門控單元無法在測試時讓時鐘自由通 過，因此所有門控單元的門控信號在測試時通過測試使能埠輸出的有效使能進行控制， 讓各個門控單元打開以保證以影響正常的掃描鏈測試。
當所述第四選擇器為與門時，可以將所述外接電平置為1，當第四選擇器為或門 時，可以將所述外接電平置為0或1，當然，所述第四選擇器還可以為其他器件，但只需要保 證輸入的外接信號能夠使得第四選擇器輸出的信號(即門控信號)可以始終在測試使能有 效時保證控制門控單元即可。
本發明就現有技術進一步提出通過測試使能對所述時鐘生成單元中的觸發器以 及所述門控邏輯單元中的觸發器的時鐘端進行控制，當然，在實際應用中，同樣也可以根據 需要對所述時鐘生成單元中的觸發器以及所述門控邏輯單元的觸發器的其他輸入端(如輸 入端D等)進行控制。
在具體應用中，所述觸發器可以為D觸發器，也可以為RS觸發器，也可以為其它類 型的觸發器或器件。
綜上所述，本發明通過在時鐘生成單元中的觸發器和門控邏輯單元中的觸發器均 對應的加入了一選擇器，其可以通過測試使能對觸發器時鐘的兩個輸入進行選擇，從而將 時鐘生成單元和門控邏輯單元加入測試掃描鏈中，實現簡單，且在不影響正常的掃描鏈測 試的情況下提高了掃描鏈覆蓋率。
上述說明已經充分揭露了本發明的具體實施方式
。需要指出的是，熟悉該領域的 技術人員對本發明的具體實施方式
所做的任何改動均不脫離本發明的權利要求書的範圍。 相應地，本發明的權利要求的範圍也並不僅僅局限於前述具體實施方式
。
權利要求
1.一種掃描鏈測試電路，其包括用於輸入初始時鐘的時鐘輸入端、鎖相環、時鐘生成單 元、門控單元、第一選擇器、功能觸發器、門控邏輯單元，其特徵在於其還包括有第二選擇 器和第三選擇器，所述第二選擇器利用測試使能選擇初始時鐘或所述鎖相環輸出的時鐘以作為所述時 鍾生成單元中觸發器的時鐘端輸入；所述第三選擇器利用測試使能選擇初始時鐘或時鐘生成單元輸出的時鐘以作為所述 門控邏輯單元中觸發器的時鐘端輸入。
2.根據權利要求1所述的掃描鏈測試電路，其特徵在於其還包括有第四選擇器，其利 用測試使能選擇所述門控邏輯單元中的觸發器的輸出或外接電平作為所述門控單元的門 控信號以保證各個門控單元打開，其中所述外接電平為高電平或低電平中的一種。
3.根據權利要求2所述的掃描鏈測試電路，其特徵在於所述初始時鐘輸入給所述鎖 相環，所述鎖相環與時鐘生成單元中的觸發器的輸入端直接或間接相連，所述時鐘生成單 元的輸出端與門控單元的輸入端相連，所述門控單元的輸出端與第一選擇器的輸入端相 連，所述第一選擇器的輸出端與功能觸發器的時鐘端相連，所述門控邏輯單元中的觸發器 的輸出端與各門控單元的輸入端相連。
4.根據權利要求3所述的掃描鏈測試電路，其特徵在於所述第一選擇器利用所述測 試使能選擇初始時鐘或門控單元輸出的信號以作為功能觸發器的時鐘端的輸入。
5.根據權利要求3所述的掃描鏈測試電路，其特徵在於所述時鐘生成單元、門控單 元、第一選擇器、第二選擇器以及功能觸發器的數目相同。
6.根據權利要求1所述的掃描鏈測試電路，其特徵在於所述測試使能包括有效使能 和無效使能。
7.根據權利要求1-6中任一項所述的掃描鏈測試的電路，其特徵在於所述功能觸發 器、時鐘生成單元中的觸發器和門控邏輯單元中的觸發器為D觸發器、RS觸發器或其它器 件。
全文摘要
本發明提供一種掃描鏈測試電路，其包括用於輸入初始時鐘的時鐘輸入端、鎖相環、時鐘生成單元、門控單元、第一選擇器、功能觸發器、門控邏輯單元、第二選擇器和第三選擇器，其中所述第二選擇器利用測試使能選擇初始時鐘或所述鎖相環輸出的時鐘以作為所述時鐘生成單元中觸發器的時鐘端輸入；所述第三選擇器利用測試使能選擇初始時鐘或時鐘生成單元輸出的時鐘以作為所述門控邏輯單元中觸發器的時鐘端輸入。
文檔編號G01R31/3183GK102043123SQ20101054748
公開日2011年5月4日 申請日期2010年11月16日 優先權日2010年11月16日
發明者董欣, 鄒楊 申請人:無錫中星微電子有限公司