多域配向畫素布局的液晶面板的製作方法
2023-05-08 19:37:26 2
專利名稱：多域配向畫素布局的液晶面板的製作方法
多域配向畫素布局的液晶面板
技術領域：
本發明是有關於一種多域配向畫素布局的液晶面板，且特別有關於一種能夠減少相鄰畫素的暗紋的多域配向畫素布局的液晶面板。
背景技術：
在垂直配向(VA:Vertical Alignment)的面板中，為了達到廣視角的效果，會在畫素內形成多域配向，使得一個畫素內的液晶分子會倒向四個方向。而常見的多域配向的方法包括:MVA(Mult1-domain Vertical Alignment),使用突起物來製造不同領域；PVA(Patterned Vertical Alignment),挖掉部分的上、下電極以特定電極圖樣來形成斜向電場等。然而形成突起物或特定電極圖樣這樣的作法卻需要增加額外的光罩製程，進而造成製程成本的增加，以及合格率的下降。相對於此,本發明的目的是採用光配向(Photo Alignment)的技術來達成多域配向的效果。
發明內容本發明提供一種多域配向畫素布局的液晶面板，包括:多個畫素單元，配置為由行與列構成的矩陣狀，且每一畫素單元分為多個領域；一第I配向層，該第I配向層的配向方向是行方向；以及一第2配向層，該第2配向層的配向方向是列方向。在行方向上相鄰的任兩畫素單元中，鄰接兩者交界的所述領域被該第I配向層及該第2配向層定義出相同的液晶分子傾倒方向。在本發明一個實施例`中，多域配向畫素布局的液晶面板更包括:一上基板，形成有彩色濾光片；以及一下基板，形成有驅動各畫素單元的畫素電路，且該上、下基板彼此相對，其中該第I配向層形成於該上、下基板中之一者，該第2配向層形成於該上、下基板中的另一者。在本發明一個實施例中，每一畫素單元的領域數目為8個，所述8個多個領域排成4列2行。在本發明一個實施例中，在行方向上相鄰的任兩畫素單元中，上畫素單元的第4列第I行的領域與下畫素單元的第I列第I行的領域配向方向相同，且上畫素單元的第4列第2行的領域與下畫素單元的第I列第2行的領域配向方向相同。更明確地說，對於任一行的多個畫素單元來說，該第I配向層對應第I行的所述多個領域的部分配向方向為行方向的第I方向，且對應第2行的所述多個領域的部分配向方向為行方向的第2方向。該第2配向層對應行方向上相鄰的任兩畫素單元中上畫素單元的第4列所述多個領域與下畫素單元的第I列所述多個領域的部分配向方向同為列方向的第I方向與列方向的第2方向之一者。在本發明一個實施例中，每一畫素單元中第1、2列的所述領域屬於第I區，第3、4列的所述領域屬於第2區，該第I區或該第2區內的4個領域分別被該第I配向層及該第2配向層定義出不同的4個液晶分子傾倒方向。更進一步來說，該第I區及該第2區分別被同一掃描線所掃描且由不同數據線提供影像數據。在本發明一個實施例中，該畫素單元是一子畫素，且該第I配向層及該第2配向層以光配向(photo alignment)的方式配向。在本發明一個實施例中，該行方向上相鄰的任兩畫素單元間的邊界僅出現2條暗紋。根據以上本發明實施例，提供了一種使用光配向技術的多域配向的畫素布局，並且能夠達成提高穿透率及改善製程的效果。
圖1顯示以單掃描線、雙數據線分別驅動畫素的兩分區的畫素架構示意圖。圖2a 2d顯示光配向結構的四種組合及各組合所產生的暗紋。圖3a 3d顯示根據本發明一個實施例的光配向組合用於相鄰畫素的情形。圖4a 4d顯示根據本發明一個實施例的光配向組合用於相鄰畫素的情形。圖5a 5d顯示根據本發明一個實施例的光配向組合用於相鄰畫素的情形。圖6a 6d顯示根據本發明一個實施例的光配向組合用於相鄰畫素的情形。
`
圖7a 7c顯示根據本發明一個實施例的光配向組合用於相鄰畫素的情形。圖8a Sc顯示根據本發明一個實施例的光配向組合用於相鄰畫素的情形。圖9a 9h表示在一畫素行上TFT側配向層及CF側配向層的配向方向與畫素布局的對位關係。圖10是本發明圖5-9的實施例與圖3、4的實施例的比較圖。主要組件符號說明1、2、3 暗紋；Gn、Gn+l 掃描線；Rl (A)、Rl (B)、Gl (A)、Gl (B)、BI (A)、BI (B)、R2 (A)、R2 (B) 數據線；Dot 畫素。
具體實施方式
以下將參照圖1-4說明本發明的實施例。本發明將利用光配向技術形成多域配向，且將畫素分為兩區，結合兩區在離軸側視上不同的伽瑪曲線(Gamma curve)來獲得接近正視的伽瑪曲線。圖1顯示一種以單掃描線、雙數據線分別驅動畫素的兩分區的畫素架構示意圖。如圖1所示，一畫素Dot中分為R、G、B三個子畫素,而每一子畫素包括A、B兩區,且該A、B兩區分別由一掃描線(例如Gn)及兩數據線(例如Rl (A)及Rl (B))來分別驅動。而在A區或B區當中，利用光配向的方式使該區內的液晶分子分為四個傾倒方向的領域。具體來說，光配向是在特定的曝光條件下，將薄膜電晶體(TFT:thin filmtransistor)側的配向層(位於下基板)配向至例如行方向的兩個方向(即垂直於液晶面板觀看時的上、下方向，為方便說明，後述說明將簡略以上、下方向來描述)，而將彩色濾光片(CF:color filter)側的配向層(位於上基板)配向至例如列方向的兩個方向(即垂直於液晶面板觀看時的左、右方向，為方便說明，後述說明將簡略以左、右方向來描述)，並藉這兩層配向層的搭配形成多域配向的結構。圖2顯示光配向結構的四種組合及各組合所產生的暗紋，其中，第I行的方塊表示TFT側配向層的配向方向，第2行的方塊表示CF側配向層的配向方向，第3行的方塊表示兩者重疊的情況及暗紋形狀，第4行的方塊表示液晶分子傾倒的方向及暗紋形狀。如圖2a 2d所示，TFT側配向層與CF側配向層因配向方向的不同而有四種組合。在各種組合當中，液晶分子如第4行的方塊中的箭頭所示會倒向TFT側配向層與CF側配向層配向方向的合力方向。例如，TFT側配向層配向方向為下，CF側配向層配向方向為左，則液晶分子倒向左下的方向。值得注意的是，這四種光配向結構的組合在顯示上會出現兩種類型的暗紋:卍字型及8字型。圖2a、2d的組合為卍字型暗紋，圖2b、2c的組合為8字型暗紋。而暗紋產生的形狀是根據液晶分子倒向而定，不管是卍字型暗紋或8字型暗紋，倒向畫素邊界的液晶分子會因為邊際電場的作用使液晶分子倒回畫素內而在畫素邊緣形成暗紋，而原本倒向畫素內的液晶分子在邊緣則不形成明顯暗紋。另外，因為中心的十字線是配向方向的不連續界線，所以兩種形狀的暗紋在畫素中心都會形成十字暗紋。了解上述暗紋形狀後，將上述的光配向結構組合使用於相鄰的兩個畫素時，暗紋的呈現則會有如圖3、4所示的結果。圖3、4顯示根據本發明一個實施例的光配向組合用於相鄰畫素的情形。在此，圖
3、4中所示的區域相當於圖1的虛線框X的範圍(包括上畫素的B區以及下畫素的Ag)。在此，圖3a、4a表示TFT側配向層與CF側配向層的配向方向；圖3b、4b表示兩者重疊的情況及暗紋形狀；圖3c、4c表示液晶分子傾倒的方向及暗紋形狀；圖3d、4d表示實際畫素暗紋形狀。如圖3、4所示，TFT側配向層的配向方向由左至右固定為上下，而CF側配向層的配向方向由上至下則分別為左右左右與右左右左，因此第3圖的形成了兩個8字型暗紋，而第4圖則形成了兩個卍字型暗紋。值得注意的是，圖3、4中，在兩相鄰畫素的邊界上都會出現3條暗紋(如圖中1、2、3的標記)。以下將參照圖5-8說明本發明的其它實施例。圖5、6顯示根據本發明其它實施例的光配向組合用於相鄰畫素的情形。圖5、6中所示的區域相當於圖1的虛線框X的範圍(包括上畫素的B區以及下畫素的A區)。與圖
3、4的表不方法相同地，圖5a、6a表不TFT側配向層與CF側配向層的配向方向；圖5b、6b表示兩者重疊的情況及暗紋形狀；圖5(:、6(3表示液晶分子傾倒的方向及暗紋形狀；圖5(1、6(1表示實際畫素暗紋形狀。在圖5中，TFT側配向層的配向方向由左至右為下上，而CF側配向層的配向方向由上至下則為左右右左。如此一來，如圖5b 5d所示，相鄰畫素中上畫素的B區形成卍字型暗紋，而下畫素的A區則形成8字型暗紋。而這樣的組合，由圖5d可看出，兩相鄰畫素的邊界上僅出現2條暗紋(如圖中1、2的標記)。在本實施例中，CF側配向層的配向方向在兩相鄰畫素靠近邊界區域上方向相同，因而在畫素邊界上不產生配向方向上不連續的界線。因此，本實施例的構造比起圖3、4的實施例而言，在兩相鄰畫素的邊界上減少了一條暗紋，因此能達成提高穿透率的效果。而根據研究，8字型暗紋的液晶領域與卍字型暗紋的液晶領域在視角及反應速度差異並不明顯。因此，在兩者光學表現接近的情況下，使用圖5的配置與圖3、4的配置在視角及反應速度等表現上約略相等。在表示另一個實施例的圖6中，TFT側配向層的配向方向由左至右為下上，而CF側配向層的配向方向由上至下則為右左左右。如此一來，如圖6b 6d所示，相鄰畫素中上畫素的B區形成8字型暗紋，而下畫素的A區則形成卍字型暗紋。同樣地，由圖6d可看出，兩相鄰畫素的邊界上僅出現2條暗紋(如圖中1、2的標記)。由圖5、6可知，只要相鄰的畫素中靠近邊界的區域為相異的暗紋組合，也就是一者為8字型暗紋，另一者為卍字型暗紋，就能達成相同的效果。因此，在本發明其它的實施例中，也可將TFT側配向層的配向方向由左至右由下上改為上下，而CF側配向層的配向方向由上至下則為左右右左(如圖7)、或右左左右(如圖8)。圖9表示在一畫素行的兩畫素上TFT側配向層及CF側配向層的配向方向與畫素布局的對位關係，其中圖9a 9h分別表示各種可採取的配向方式。在此，各圖中所顯示的兩畫素布局都是完整的畫素，兩畫素皆包括如圖1所示的A、B兩區，且任一個畫素會由一條掃描線及兩條數據線所分別驅動。而畫素布局中的箭頭表示液晶分子傾倒方向，如前述，A區或B區各自被定義出4個方向的液晶分子傾倒方向。圖9a 9d與前述的實施例相同，TFT側配向層的配向方向為上下方向，CF側配向層的配向方向為左右方向。然而，只要在畫素相鄰區域使用相同方向的光配向，也可如圖9e 9h所示，將TFT側配向層的配向方向改為左右方向，CF側配向層的配向方向改為上下方向。簡單地說，配向方向為左右方向的配向層不論是TFT側配向層或CF側配向層，其左右方向的配向方向的不連續位置不會對到兩相鄰畫素的邊界。另外，本發明圖5-9的實施例的另一優點在於能夠改善製程的良率。圖10是本發明圖5-9的實施例與圖3、4的實施例的比較圖，其中圖10(a)是本發明圖5_9的實施例畫素相鄰的區域使用相同方向的光配向的暗紋形狀；圖10(b)是本發明圖5-9的實施例畫素相鄰的區域使用相同方向的光配向且光配向的曝光位置向上偏移的暗紋形狀；圖10(c)是本發明圖3、4的實施例的畫素相鄰的區域使用相異方向的光配向的暗紋形狀；圖10(d)是本發明圖3、4的實施例的畫素相鄰的區域使用相異方向的光配向且光配向的曝光位置向上偏移的暗紋形狀。由圖10(d)中可知，在圖3、4的實施例的配向方式下，當光配向的曝光位置因製程的偏差而上移時，原來位於相鄰畫素邊界的暗紋會有一條跟著曝光位置上移而往上移。如此一來，會造成暗紋間區域增大，而影響整體光學表現。相對於此，如圖10(b)所示，在圖5-9的實施例的配向方式下，當光配向的曝光位置因製程的偏差而上移時，因為並沒有配向方向上不連續的界線移動的問題，所以位於相鄰畫素邊界的暗紋並不移動。因此本發明圖5-9的實施例還具有能夠減低製程誤差對整體光學的影響的效果。根據上述本發明實施例，提供了一種使用光配向技術的多域配向的畫素布局，並且能達成提高穿透率及改善製程的效果。然而，以上的說明僅為部分實施例，並非用以限定本發明，本發明的範圍將由申請專利範圍來界定。
權利要求
1.一種多域配向畫素布局的液晶面板，包括: 多個畫素單元，配置為由行與列構成的矩陣狀，且每一畫素單元分為多個領域； 一第I配向層，該第I配向層的配向方向是行方向；以及 一第2配向層，該第2配向層的配向方向是列方向， 其中在行方向上相鄰的任兩畫素單元中，鄰接兩者交界的所述領域被該第I配向層及該第2配向層定義出相同的液晶分子傾倒方向。
2.根據權利要求1所述的多域配向畫素布局的液晶面板，其特徵在於，更包括: 一上基板，形成有彩色濾光片；以及 一下基板，形成有驅動各畫素單元的畫素電路，且該上、下基板彼此相對， 其中該第I配向層形成於該上、下基板中之一者，該第2配向層形成於該上、下基板中的另一者。
3.根據權利要求1項或第2所述的多域配向畫素布局的液晶面板，其特徵在於，每一畫素單元的領域數目為8個，所述8個多個領域排成4列2行。
4.根據權利要求3所述的多域配向畫素布局的液晶面板，其特徵在於，在行方向上相鄰的任兩畫素單元中，上畫素單元的第4列第I行的領域與下畫素單元的第I列第I行的領域配向方向相同，且上畫素單元的第4列第2行的領域與下畫素單元的第I列第2行的領域配向方向相同。
5.根據權利要求4所述的多域配向畫素布局的液晶面板，其特徵在於，對於任一行的多個畫素單元來說，該第I配向層對應第I行的所述多個領域的部分配向方向為行方向的第I方向，且對應第2行的所述多個領域的部分配向方向為行方向的第2方向， 該第2配向層對應行方向上相鄰的任兩畫素單元中上畫素單元的第4列所述多個領域與下畫素單元的第I列所述多個領域的部分配向方向同為列方向的第I方向與列方向的第2方向之一者。
6.根據權利要求3所述的多域配向畫素布局的液晶面板，其特徵在於，每一畫素單元中第1、2列的所述領域屬於第I區，第3、4列的所述領域屬於第2區，該第I區或該第2區內的4個領域分別被該第I配向層及該第2配向層定義出不同的4個液晶分子傾倒方向。
7.根據權利要求5所述的多域配向畫素布局的液晶面板，其特徵在於，該第I區及該第2區分別被同一掃描線所掃描且由不同數據線提供影像數據。
8.根據權利要求1所述的多域配向畫素布局的液晶面板，其特徵在於，該畫素單元是一子畫素。
9.根據權利要求1所述的多域配向畫素布局的液晶面板，其特徵在於，該第I配向層及該第2配向層以光配向(photo alignment)的方式配向。
10.根據權利要求1所述的多域配向畫素布局的液晶面板，其特徵在於，該行方向上相鄰的任兩畫素單元間的邊界僅出現2條暗紋。
全文摘要
本發明提供一種多域配向畫素布局的液晶面板，包括多個畫素單元，配置為由行與列構成的矩陣狀，且每一畫素單元分為多個領域；一第1配向層，該第1配向層的配向方向是行方向；以及一第2配向層，該第2配向層的配向方向是列方向。在行方向上相鄰的任兩畫素單元中，鄰接兩者交界的所述領域被該第1配向層及該第2配向層定義出相同的液晶分子傾倒方向。
文檔編號G02F1/1333GK103105702SQ20111037805
公開日2013年5月15日 申請日期2011年11月14日 優先權日2011年11月14日
發明者陳建誠, 崔博欽, 呂柏翰, 謝宏昇, 蔡宗翰 申請人:群康科技(深圳)有限公司, 奇美電子股份有限公司