包含相關系統、裝置及方法的功率放大器模塊的製作方法

2023-05-12 05:07:31

包含相關系統、裝置及方法的功率放大器模塊的製作方法
【專利摘要】本發明涉及包含相關系統、裝置及方法的功率放大器模塊，其包含：功率放大器，其包含GaAs雙極電晶體，所述GaAs雙極電晶體具有集極、鄰接所述集極的基極及射極，所述集極在與所述基極的結處具有至少約3×1016cm-3的摻雜濃度，所述集極還具有其中摻雜濃度遠離所述基極增加的至少第一分級；及RF發射線，其由所述功率放大器驅動，所述RF發射線包含導電層及所述導電層上的表面處理鍍層，所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的擴散勢壘層，所述擴散勢壘層包含鎳且具有小於約鎳在0.9GHz下的集膚深度的厚度。本發明還提供所述模塊的其它實施例連同其相關方法及組件。
【專利說明】包含相關系統、裝置及方法的功率放大器模塊
[0001] 分案申請的相關信息
[0002] 本申請是國際申請號為PCT/US2013/045742,申請日為2013年6月13日，優先權 日為2012年6月14日，發明名稱為"包含相關系統、裝置及方法的功率放大器模塊"的PCT 申請進入國家階段後申請號為201380001003. 0的中國發明專利申請的分案申請。
[0003] 相關申請案奪叉參考
[0004] 本申請案主張來自2012年6月14日提出申請的美國臨時申請案61/659, 848的 優先權權益。

【技術領域】
[0005] 本發明一般來說涉及功率放大器，且明確地說涉及功率放大器模塊。更具體來說 但不限定於根據最佳實踐模式描述的下文中的特定實施例，本發明涉及供在無線通信中使 用的功率放大器模塊且包含相關的系統、裝置及方法。

【背景技術】
[0006] 移動裝置中可包含功率放大器以放大RF信號以供經由天線發射。舉例來說，在具 有時分多址（TDMA)架構（例如全球移動通信系統（GSM)中所找到的所述架構）、碼分多址 (CDMA)及寬帶碼分多址（W-CDMA)系統的移動裝置中，可使用功率放大器來放大具有相對 低功率的RF信號。管理RF信號的放大可為重要的，這是因為所要發射功率電平可取決於 用戶遠離基站及/或移動環境多遠。功率放大器還可用以幫助隨時間調節RF信號的功率 電平，以便在經指派接收時槽期間阻止發射信號幹擾。
[0007] 功率放大器的電力消耗及與其相關聯的功率附加效率（PAE)可為重要考慮。鑑於 與提供聲音、數據及系統控制的無線通信相關聯的日益增加的要求，需要經改進功率放大 器、功率放大器模塊以及與其相關的裝置、系統及方法。此外，需要具有經改進功率效率的 功率放大器。
[0008] 本發明的某些特定方面涉及集成電路封裝領域，且更明確地說涉及形成用於封裝 射頻（RF)集成電路（1C)的線接合墊的系統及方法。
[0009] 將矽或其它半導體晶片製作成集成電路，如1C製作領域的技術人員已知。將1C 接合併電連接到具有若干電及金屬跡線層的載體或襯底，且進行封裝以供使用。將表面電 鍍材料電鍍到銅跡線的頂部層上以在1C與襯底之間提供電連接點，從而準許1C與外部世 界介接。傳統上，鎳/金（Ni/Au)已經是用於RFIC產品的標準表面電鍍材料，且在特定情 形中，RFIC線接合到電鍍於襯底的表面上的Ni/Au線接合墊以形成RFIC與其封裝的電連 接。然而，金價格的增加已增加與Ni/Au表面鍍層相關聯的封裝成本。
[0010] 本發明的其它特定方面涉及集成電路布局及封裝領域，且更明確地說涉及射頻 (RF)集成電路（1C)的布局及封裝的系統及方法。
[0011] 本發明的又一些方面更明確地說涉及雙極電晶體及包含雙極電晶體的產品。雙極 電晶體（例如異質結雙極電晶體（HBT))實施於各種各樣的應用中。此些雙極電晶體可形 成於半導體襯底（例如砷化鎵（GaAs)襯底）上。雙極電晶體的一種說明性應用是在功率 放大器系統中。隨著技術演進，功率放大器系統的規範已變得滿足起來更苛刻。
[0012] 如上文所指示，功率放大器性能的一個方面是線性。線性性能的量度可包含溝道 功率比（例如鄰近溝道功率比（ACPR1)及替代溝道功率比（ACPR2))及/或溝道洩漏功率 比（例如鄰近溝道洩漏功率比（ACLR1)及替代溝道洩漏功率比（ACLR2))。ACPR2及ACLR2 可稱為第二溝道線性量度。ACPR2值與ACLR2值可在以與所關注頻率具有約1. 98MHz的偏 移測量時相對應。
[0013] 按慣例，文獻中的多數出版物已集中於ACPR1及ACLR1線性量度，且極少出版關於 ACRP2或ACLR2的出版物。來自行業的最近ACPR2及ACLR2系統規範已特別難以滿足，尤其 在滿足與RF增益相關的其它系統規範時更如此。因此，在包含雙極電晶體的系統（例如功 率放大器系統）中需要經改進線性。
[0014] 本發明的再一些方面涉及用於功率放大器的雙模式數字控制接口。
[0015] 若干個電子裝置（包含無線裝置）可具有由前端組件控制或設定的一個或一個以 上組件。舉例來說，功率放大器可由功率放大器控制器設定或配置。在一些情形中，功率放 大器控制器可自身由另一接口組件基於裝置的狀態控制或配置。
[0016] 通常，裝置內的各種組件將通過不同組織形成。為促進可通過不同組織設計的組 件之間的互通性，通常針對不同類型的裝置及組件採用若干標準。隨著技術進步，標準可改 變或可採用新標準。在一些情形中，較新標準與較舊標準不兼容。
[0017] 且本發明的再一些方面涉及異質結雙極電晶體（HBT)功率放大器偏置電路。功率 放大器通常為可放大輸入信號以產生顯著大於所述輸入信號的輸出信號的有源元件。存在 許多類型的功率放大器且存在用以形成功率放大器的許多方式。舉例來說，一些功率放大 器可使用異質結雙極電晶體（HBT)形成。許多HBT功率放大器使用二極體堆疊偏置配置。 在一些此類配置中，二極體堆疊偏置配置展現對裝置3的敏感性，此可導致放大器的大致 靜態電流變化。此外，靜態電流的變化可影響性能參數且可使產品良率降級。
[0018] 本發明的其它方面涉及理解在一些半導體材料系統中，可能將不同裝置技術組合 於單個半導體裸片上以形成混合結構。舉例來說，在特定材料系統中，可能將異質結雙極晶 體管（HBT)與場效應電晶體（FET) -起集成於單個襯底上，以製作稱為BiFET的結構。裝置 (例如RF功率放大器）可使用BiFET技術製作以具有經增加設計靈活性。因此，包含HBT 及FET的BiFET功率放大器可有利地經設計以在比雙極電晶體功率放大器低的參考電壓下 操作。裝置製造商特別關注可通過將FET集成到砷化鎵（GaAs)HBT工藝中而形成的高功率 BiFET放大器。然而，用以將FET集成到GaAsHBT工藝中的先前嘗試僅已產生n型FET裝 置。
[0019] 因此，具有包含p型FET裝置且可包含互補n型及p型FET裝置的BiFET裝置結 構將為合意的。
[0020] 且本文中所揭示的經改進技術的再一些方面涉及終止信號的諧波分量。在相對高 頻率應用（例如射頻（RF)應用）中，可發生不希望的信號反射及/或噪聲。此不希望的信 號反射及/或噪聲可在信號的基本頻率及/或其它頻率（例如信號的基本頻率的諧波）下 發生。為減小信號反射及/或噪聲的影響，可實施阻抗匹配。其中最小化不希望的信號反 射及/或噪聲為有利的一種說明性應用為功率放大器系統。
[0021] 功率附加效率（PAE)為用於評定功率放大器的一個度量。另外，線性為用於評定 功率放大器的另一度量。PAE及/或線性可為顧客（例如原始裝備製造商（OEM))通過其 確定購買哪些功率放大器的度量。例如，顧客可能由於PAE對顧客的產品的影響而不購買 具有低於特定電平的PAE的功率放大器。舉例來說，較低PAE可減小電子裝置（例如移動 電話）的電池壽命。然而，增強PAE可以不利地影響線性為代價。類似地，改進線性可致使 PAE的減少。同時，顧客希望具有高線性及高PAE的功率放大器。
[0022] 功率放大器的輸出處的負載線可影響PAE及線性兩者。一些常規功率放大器系統 已包含用以在功率放大器輸出信號的基本頻率下匹配功率放大器輸出的阻抗且還用以執 行諧波終止的負載線。然而，已證明難以用最優化PAE及線性兩者的方式匹配功率放大器 輸出的基本頻率的阻抗同時包含諧波終止。因此，需要改進功率放大器的線性及PAE兩者。
[0023] 現在本發明的又一些方面涉及用於高性能射頻應用的發射線。
[0024] 發射線可實施於多種背景中，例如在封裝襯底或印刷電路板（PCB)上。多層層壓 PCB或封裝襯底廣泛用於射頻（RF)應用中。
[0025]RF電路（例如功率放大器、低噪聲放大器（LNA)、混合器、電壓控制振蕩器（VC0)、 濾波器、開關及全部收發器）已使用半導體技術實施。然而，在RF模塊（舉例來說，包含功 率放大器、開關及/或濾波器的RF前端模塊）中，單晶片集成可由於以不同半導體技術實 施不同塊而為不實用的。例如，功率放大器可通過GaAs工藝形成，而相關控制及/或偏置 電路可通過CMOS工藝形成。
[0026] 長發射線及/或其它晶片上無源器件可消耗大的晶片面積。因此，可使用多晶片 模塊（MCM)及/或系統級封裝（SiP)組裝技術來實現RF模塊的低成本、小的大小及/或高 性能。層壓技術可用於MCM組裝，其中在層壓襯底上實施發射線。此些發射線中的導體損 耗可對MCM中的元件中的任一者的性能具有顯著影響。因此，層壓電鍍技術可顯著影響RF 性能。
[0027] 層壓技術的成本可通過用於性能及/或組裝需要的選材帶動。使用金（Au)線接合 來將RF電路元件連接到發射線的RFSiP可使用多種不同表面處理鍍層（例如較低損耗、 較昂貴NiAu(舉例來說，由於較厚Au)或較高損耗、較低廉NiPdAu)。因此，需要用於RF發 射線的具成本效益、高性能技術。
[0028] 且又一些方面涉及用於氮化鉭終止的穿晶片通孔的設備及方法。在特定實施方案 中，氮化鉭（TaN)終止層在砷化鎵（GaAs)晶片的第一側或前側上形成，且金導電層在所述 TaN終止層上方形成。此後，穿晶片通孔被蝕刻到GaAs晶片的第二側或背側中以便延伸通 過GaAs晶片及TaN終止層的第一部分或內部分以到達金導電層。在特定實施方案中，穿晶 片通孔電鍍有鎳釩（NiV)勢壘層、金種子層及銅層。在穿晶片通孔形成期間，TaN終止層的 第二部分或外部分被維持且經配置以環繞金導電層與銅層之間的界面以便抑制銅到GaAs 晶片中的擴散。
[0029] 相對於使用氮化矽終止及經濺鍍勢壘層的方案，TaN終止的穿晶片通孔可提供經 改進金屬粘合及經減小銅遷移。此外，在特定實施方案中，使用TaN終止層來終止穿晶片通 孔可準許在不改變與在GaAs晶片的前側上形成的電晶體結構相關聯的製作或光刻掩模的 情況下移動穿晶片通孔的位置或定位。將穿晶片通孔配置為可在不改變與電晶體相關聯的 光刻掩模的情況下移動可增加設計靈活性及/或減小與包含穿晶片通孔的集成電路設計 的漸進式調整（incrementalfix)或成品出廠檢驗（tape-out)相關聯的時間及成本。
[0030] 除以上內容之外，本發明的又一些方面涉及經封裝半導體結構，且更明確地說涉 及提供射頻（RF)隔離及/或電磁輻射的結構。
[0031] 經封裝半導體組件可包含封裝內的集成式屏蔽技術。為形成屏蔽（其可稱為"法 拉第籠（Faradaycage)"），可通過通孔將頂部層導電層電連接到底部導電層。例如，底部 導電層可為接地平面且通孔可將頂部導電層連接到接地。通孔可提供頂部導電層與底部導 電層之間的電連接，且還充當屏蔽自身的一部分。然而，通孔可消耗封裝中的顯著面積量。 同時，通孔可影響屏蔽的接地連接的強度。
[0032] 繼以上內容，本發明的額外方面涉及半導體裝置封裝，且更明確地說涉及半導體 裝置的電磁及/或射頻幹擾屏蔽。
[0033] 在射頻（RF)通信系統中一般需要RF裝置與由其它RF裝置產生的電磁（射頻） 幹擾（EMI)隔離以便維持適當裝置性能。類似地，RF裝置通常需要與從環境接收或發射到 環境的電磁幹擾隔尚。
[0034] 將RF裝置與此電磁幹擾隔離的傳統方法為用通常稱為"罐"的接地金屬外殼覆蓋 RF裝置。然而，此解決方案為高成本的且缺少設計靈活性。另外，金屬可給印刷電路板上的 裝置佔用面積添加顯著大小，且還給印刷電路板添加重量。
[0035] 實施本發明的各個以下章節中所進一步詳細描述的特徵、屬性或特性中的一者或 一者以上可實現功率放大器系統中的合意的線性及PAE。此外，在功率放大器系統中實施 以下揭示內容中所描述的一個或一個以上特徵可實現通過其評定功率放大器的合意的F0M 及/或其它度量。雖然出於說明性目的而連同功率放大器模塊一起描述本發明的一些特 徵，但所屬領域的技術人員應理解，本文中所描述的原理及優點可應用於功率放大器系統 的其它部分，例如在功率放大器裸片、供與功率放大器裸片一起使用的襯底及包含功率放 大器的無線通信裝置中，以及在任何類似【技術領域】的技術人員應了解的任何及所有其它應 用中。


【發明內容】

[0036]I?介紹
[0037] 功率放大器可使具有相對低功率的射頻（RF)信號的功率升壓。此後，經升壓RF 信號可用於多種目的，例如驅動發射器的天線。
[0038] 功率放大器可用於多種RF無線通信裝置中。作為一個實例，功率放大器可包含於 行動電話中以放大RF信號以供發射。例如，在具有時分多址（TDMA)架構（例如全球移動 通信系統（GSM)中所找到的所述架構）、碼分多址（CDMA)及寬帶碼分多址（W-CDMA)系統的 行動電話中，可使用功率放大器來放大RF信號。
[0039] 功率附加效率（PAE)為用於評定功率放大器的一個度量。線性是用於評定功率放 大器的另一度量。PAE及/或線性可為顧客通過其確定購買哪些功率放大器的度量。例如， 顧客可能由於PAE對顧客產品的影響而不購買具有低於特定電平的PAE的功率放大器。舉 例來說，較低PAE可減小移動裝置（例如行動電話）的電池壽命。舉例來說，線性可由鄰近 溝道功率比（ACPR)及/或替代溝道功率比（ACPR2)測量。同時實現高PAE及高線性可為 困難的。然而，顧客通常期望高PAE及高線性。優值（F0M)是可反映PAE及線性兩者的一 個度量。
[0040]II.線接合墊系統及相關方法
[0041] 揭示用以通過使用鎳/鈀/金（Ni/Pd/Au)表面電鍍材料用於RFIC產品而減小 RFIC封裝的成本的系統及方法。為減少成本，Ni/Pd/Au表面鍍層中的金層薄於Ni/Au表面 鍍層中的金層。然而，Ni/Pd/Au由於薄鈀層及金層以及鎳的鐵磁本質而具有比Ni/Au高得 多的射頻薄片電阻。此貢獻於RF信號上的減小的有效電流薄片厚度及增加的電流擁擠，且 可（在一些實施例中）導致比在行進通過電鍍有Ni/Au的表面的RF信號上發現的RF損耗 多的行進通過電鍍有Ni/Pd/Au的表面的RF信號的RF損耗。這些損耗可影響產品性能及 良率。
[0042] 揭示用以減小與用於RFIC的較低成本Ni/Pd/Au表面鍍層相關聯的RF損耗的其 它系統及方法。在設計布局的一些實施例中，線接合區中的RF線/跡線表面、邊緣及側壁 對電鍍工藝開放且因此用Ni/Pd/Au表面處理層電鍍。由於集膚效應及對行進通過經電鍍 線接合區的RF電流的渦流電流效應，大多數RF電流在經電鍍線接合區的跡線邊緣及側壁 上延續。由於大多數RF電流在跡線邊緣及側壁上延續，因此電鍍跡線邊緣及側壁更多貢獻 於RF損耗。為減小RF損耗，一些實施例重新配置焊料掩模以覆蓋線接合區中的跡線邊緣及 側壁以使得跡線邊緣及側壁不用Ni/Pd/Au表面處理層電鍍。圍繞線接合區的不含Ni/Pd/ Au鍍層的銅跡線邊緣及側壁給圍繞Ni/Pd/Au線接合墊的RF電流提供低電阻性路徑，且因 此，減小與RFIC襯底的Ni/Pd/Au表面鍍層相關聯的RF信號損耗。
[0043] 特定實施例涉及一種包含提供具有至少一個銅跡線的襯底的製作射頻集成電路 (RFIC)模塊的方法，所述銅跡線具有線接合表面。所述方法進一步包含直接在銅跡線的接 合表面上方形成線接合墊的焊料掩模開口，所述線接合墊具有至少一個邊緣及至少一個側 壁。所述方法進一步包含直接在線接合墊的至少一個邊緣及至少一個側壁上方形成焊料掩 模、用鎳層電鍍所述銅跡線、用鈀層電鍍所述鎳層及用金層電鍍所述鈀層以形成鎳/鈀/金 線接合墊。所述鎳/鈀/金線接合墊具有不含鎳、鈀及金層的至少一個邊緣及至少一個側 壁。
[0044] 根據若干個實施例，本發明涉及一種用於射頻集成電路（RFIC)模塊的線接合墊。 所述線接合墊包含電鍍於銅跡線的線接合表面上方的鎳層，所述銅跡線在RFIC模塊的襯 底的上部表面上形成。所述線接合墊進一步包含電鍍於所述鎳層上方的鈀層及電鍍於所 述鈀層上方的金層。所述線接合墊具有線接合區、鄰近於所述線接合區的至少一個邊緣及 鄰近於所述至少一個邊緣的至少一個側壁，所述至少一個邊緣及所述至少一個側壁不含鎳 層、層及金層。
[0045] 根據各種實施例，一種用於製作射頻集成電路（RFIC)模塊的設備包含用於提供 具有至少一個銅跡線的襯底的構件（所述銅跡線具有線接合表面）及用於直接在所述銅跡 線的所述接合表面上方形成線接合墊的焊料掩模開口的構件，所述線接合墊具有至少一個 邊緣及至少一個側壁。所述設備進一步包含用於直接在所述線接合墊的至少一個邊緣及至 少一個側壁上方形成焊料掩模的構件、用於用鎳層電鍍銅跡線的構件、用於用鈀層電鍍所 述鎳層的構件及用於用金層電鍍所述鈀層的構件以形成鎳/鈀/金線接合墊。所述鎳/鈀 /金線接合墊具有不含鎳、鈀及金層的至少一個邊緣及至少一個側壁。
[0046] 出於總結本發明的目的，本文中已描述本發明的特定方面、優點及新穎特徵。應理 解，未必所有此些優點均可根據本發明的任何特定實施例實現。因此，本發明可以在不必須 實現如本文中可教示或建議的其它優點的情況下實現或最優化如本文中所教示的一個優 點或優點群組的方式體現或實施。
[0047]III.用於減小高RF損耗鍍層的影響的設備及方法
[0048] 揭示用以通過使用鎳/鈀/金（Ni/Pd/Au)表面電鍍材料用於RFIC產品而減小 RFIC封裝的成本的系統及方法。為減少成本，Ni/Pd/Au表面鍍層中的金層薄於Ni/Au表面 鍍層中的金層。然而，Ni/Pd/Au由於薄鈀層及金層以及鎳的鐵磁本質而具有比Ni/Au高得 多的射頻薄片電阻。此貢獻於RF信號上的減小的有效電流薄片厚度及增加的電流擁擠，且 可（在一些實施例中）導致比在行進通過電鍍有Ni/Au的表面的RF信號上發現的RF損耗 多的行進通過電鍍有Ni/Pd/Au的表面的RF信號的RF損耗。這些損耗可影響產品性能及 良率。
[0049] 揭示用以減小與用於RFIC的較低成本Ni/Pd/Au表面鍍層相關聯的RF損耗的其 它系統及方法。在設計布局的一些實施例中，線接合區中的RF線/跡線表面、邊緣及側壁 對電鍍工藝開放且因此用Ni/Pd/Au表面處理層電鍍。由於集膚效應及對行進通過經電鍍 線接合區的RF電流的渦流電流效應，大多數RF電流在經電鍍線接合區的跡線邊緣及側壁 上延續。由於大多數RF電流在跡線邊緣及側壁上延續，因此電鍍跡線邊緣及側壁更多貢獻 於RF損耗。為減小RF損耗，一些實施例重新配置焊料掩模以覆蓋線接合區中的跡線邊緣及 側壁以使得跡線邊緣及側壁不用Ni/Pd/Au表面處理層電鍍。圍繞線接合區的不含Ni/Pd/ Au鍍層的銅跡線邊緣及側壁給圍繞Ni/Pd/Au線接合墊的RF電流提供低電阻性路徑，且因 此，減小與RFIC襯底的Ni/Pd/Au表面鍍層相關聯的RF信號損耗。
[0050] 另外，揭示用以減小與裸片上電容器、電阻器、電感器或RFIC的其它無源裝置的 高RF損耗接合墊相關聯的RF損耗的系統及方法。在一些實施例中，RFIC包含裸片上電容 器、電阻器、電感器或其它無源裝置。電容器或無源裝置接合到攜載RF電流的銅跡線。舉 例來說，當使用高RF損耗接合墊（例如Ni/Pd/Au接合墊）來將無源裝置連接到RFIC模塊 的電路跡線時，高RF損耗接合墊在RF電流流動通過其時產生RF信號損耗。相對於RFIC 的RF信號輸出放置裸片上電容器、電阻器、電感器或RF上部跡線的其它無源裝置減小與裸 片上無源裝置接合墊相關聯的RF損耗。
[0051] 在特定實施例中，揭示一種經配置以減小信號損耗的電子電路模塊。所述模塊包 含具有輸出信號及與所述輸出信號相關聯的電流的電子電路裝置。所述電子電路裝置包含 第一引線、第二引線及具有裸片上無源組件的集成電路裸片。所述電子電路模塊進一步包 含襯底，所述襯底包含用於傳導所述電流的跡線。所述跡線具有電連接到所述第一引線的 上行信號路徑上的第一接合墊及電連接到所述第二引線的下行信號路徑上的第二接合墊。 所述電子電路裝置經配置以使得裸片上無源組件電連接到所述第一引線且輸出信號電連 接到所述第二引線。藉此引導所述電流遠離所述第一接合墊。在一實施例中，所述電子電 路模塊為射頻集成電路模塊且信號損耗為射頻信號損耗。在另一實施例中，所述電子電路 裝置為射頻電子電路裝置，所述輸出信號為射頻輸出信號且所述電流為射頻電流。
[0052] 根據若干個實施例，電子電路裝置經配置以減小信號損耗。所述裝置包含：集成電 路裸片，其具有裸片上無源組件；輸出信號，其具有相關聯電流；第一引線，其電連接到位 於襯底上的跡線的上行信號路徑上的第一接合墊；及第二引線，其電連接到位於所述跡線 上的下行信號路徑上的第二接合墊。所述電子電路裝置經配置以使得裸片上無源組件電連 接到所述第一引線且輸出信號電連接到所述第二引線。藉此引導所述電流遠離所述第一接 合墊。
[0053]根據各種實施例，揭示一種用於減小電子電路模塊中的信號損耗的方法。所述方 法包含製作包含具有裸片上無源組件的集成電路裸片的電子電路裝置及從所述電子電路 裝置產生輸出信號。所述輸出信號具有相關聯電流。所述方法進一步包含在所述電子電路 裝置上形成第一引線及第二引線、在襯底上形成第一接合墊及第二接合墊及在所述襯底上 形成跡線以提供導電路徑以在所述第一與第二接合墊之間傳導電流。所述跡線具有與所述 第一接合墊相關聯的上行信號路徑及與所述第二接合墊相關聯的下行信號路徑。所述方法 進一步包含將所述第一引線電連接到所述第一接合墊、將所述第二引線電連接到所述第二 接合墊及將所述電子電路裝置配置以使得裸片上無源組件電連接到所述第一引線且輸出 信號電連接到所述第二引線。藉此引導所述電流遠離所述第一接合墊。
[0054]在一實施例中，揭示一種用於減小電子電路模塊中的信號損耗的設備。所述設備 包含用於製作包含具有裸片上無源組件的集成電路裸片的電子電路裝置的構件及用於從 所述電子電路裝置產生輸出信號的構件。所述輸出信號具有相關聯電流。所述設備進一步 包含用於在所述電子電路裝置上形成第一引線及第二引線的構件、用於在襯底上形成第一 接合墊及第二接合墊的構件及用於在所述襯底上形成跡線以提供導電路徑以在所述第一 與第二接合墊之間傳導電流的構件。所述跡線具有與所述第一接合墊相關聯的上行信號路 徑及與所述第二接合墊相關聯的下行信號路徑。所述設備進一步包含用於將所述第一引線 電連接到所述第一接合墊的構件、用於將所述第二引線電連接到所述第二接合墊的構件及 用於將所述電子電路裝置配置以使得裸片上無源組件電連接到所述第一引線且輸出信號 電連接到所述第二引線的構件。藉此引導所述電流遠離所述第一接合墊。
[0055]出於總結本發明的目的，本文中已描述本發明的特定方面、優點及新穎特徵。應理 解，未必所有此些優點均可根據本發明的任何特定實施例實現。因此，本發明可以在不必須 實現如本文中可教示或建議的其它優點的情況下實現或最優化如本文中所教示的一個優 點或優點群組的方式體現或實施。
[0056]IV.具有包括分級的集極的雙極電晶體
[0057]技術方案中所描述的創新各自具有數個方面，所述技術方案中的單個技術方案均 不僅負責其合意的屬性。在不限制本發明的範圍的情況下，現在將簡要論述一些突出特徵。
[0058]本發明的一個方面是一種雙極電晶體，所述雙極電晶體包含集極、安置於所述集 極上方的基極及射極。所述集極在鄰接所述基極的第一集極區域具有至少約3X1016cnT3的 摻雜濃度。所述集極還具有在所述第一集極區域下方的另一集極區域。另一集極區域包含 其中摻雜濃度遠離所述第一集極區域增加的至少一個分級。
[0059]在特定實施例中，另一集極區域包含第一分級及其中摻雜濃度遠離所述基極以不 同於所述第一分級中的速率增加的第二分級。根據這些實施例中的一些實施例，所述雙極 電晶體可在圍繞約833MHz為中心的頻帶內的頻率下具有至少約29dBm的增益。根據若干 個實施例，在相同電流密度下，與不具有所述第二分級的相同電晶體相比，所述雙極電晶體 的所述第二分級可經配置以增加所述雙極電晶體的BvCEX。在各種實施例中，所述第一分 級中的摻雜濃度從比所述第一集極區域的所述摻雜濃度小約一數量級分級到小於所述第 一集極區域的所述摻雜濃度。根據這些實施例中的一些實施例，所述第二分級中的摻雜濃 度從所述第一分級中的約最大摻雜濃度分級到比所述第二分級下方的子集極的摻雜濃度 小至少約一個數量級的摻雜濃度。在一些實施例中，所述第一分級跨越接近所述第一集極 區域且具有比所述第一集極區域的厚度多大約兩倍的厚度的第二集極區域。根據特定實施 例，所述第二分級跨越具有大於所述第一集極區域的厚度且小於所述第二集極區域的厚度 的厚度的第三集極區域。在各種實施例中，所述集極基本上由所述第一集極區域、所述第二 集極區域及所述第三集極區域組成。根據一些實施例，所述雙極電晶體還包含在所述集極 下方的子集極。根據特定實施例，所述第一分級毗連所述第二分級且摻雜濃度在所述第一 分級與所述第二分級的邊界的兩側上大約相同。
[0060] 在特定實施例中，所述第一集極區域的厚度選自約1000A到2000A的範圍。 根據這些實施例中的一些實施例，所述第一集極區域的摻雜濃度選自約3X1016cnT3到 9X1016cm_3 的範圍。
[0061] 根據若干個實施例，所述第一集極區域中的摻雜濃度為至少約6X1016cnT3。
[0062] 根據一些實施例，所述基極具有小於約1400 A的厚度。在這些實施例中的一些實 施例中，所述基極具有選自約3. 5X1019cm_3到7X1019cm_3的範圍的摻雜濃度。
[0063] 在若干個實施例中，所述雙極電晶體為異質結雙極電晶體（HBT)。
[0064] 根據一些實施例，所述雙極電晶體為GaAs電晶體。
[0065] 本發明的另一方面是一種包含雙極電晶體的功率放大器模塊。所述雙極電晶體具 有集極、基極及射極。所述集極在與所述基極的結處具有摻雜濃度以使得所述功率放大器 具有不大於約65dBc的替代溝道功率比（ACPR2)。所述集極還具有其中摻雜濃度遠離所述 基極增加的至少第一分級。
[0066] 根據特定實施例，ACPR2在所述功率放大器在圍繞大約833MHz為中心的頻帶內操 作時不大於約65dBc。
[0067] 在若干個實施例中，所述集極還包含比所述第一分級更遠離所述基極的第二分 級。根據一些實施例，在相同電流密度下，與不具有所述第二分級的相同電晶體相比，所述 第二分級經配置以增加所述雙極電晶體的BvCEX。
[0068] 根據若干個實施例，在與所述基極的所述結處所述集極中的摻雜濃度為至少約 3X1016cm3。
[0069] 在特定實施例中，所述集極包含鄰接所述基極的第一區域，所述第一區域具有至 少約3X1016cnT3的大致平穩摻雜濃度及選自約1〇〇〇A到2000A的範圍的厚度。根據這 些實施例中的一些實施例，所述集極的所述第一區域中的摻雜濃度在從約3X1016cnT3到 9X1016cnT3的範圍內選擇。
[0070] 本發明的又一方面是一種包含雙極電晶體的功率放大器裸片，所述雙極晶體 管具有集極、鄰接所述集極的基極及射極。所述集極在與所述基極的結處具有至少約 3X1016cnT3的摻雜濃度。所述集極還具有其中摻雜濃度遠離所述基極增加的至少第一分 級。
[0071] 本發明的另一方面是一種包含天線、電池及功率放大器的移動裝置。所述功率放 大器包含具有集極、基極及射極的異質結雙極電晶體。所述集極包含鄰接所述基極且具有 至少約3X1016cnT3的第一摻雜濃度的第一集極區域。所述集極還包含接近所述第一集極區 域且具有其中摻雜濃度遠離所述基極增加的第一分級的第二集極區域。所述集極還包含接 近所述第二集極區域且具有其中摻雜濃度遠離所述基極以不同於所述第一分級的速率增 加的第二分級的第三集極區域。所述第一摻雜濃度、所述第一分級及所述第二分級經配置 以改進所述功率放大器的線性。
[0072] 本發明的又一方面是一種形成雙極電晶體的方法。所述方法包含：形成子集 極；形成具有至少一個分級的集極區域，所述至少一個分級具有遠離所述子集極減少的 摻雜濃度；及形成鄰近鄰接所述雙極電晶體的基極且在與所述基極的界面處具有至少約 3X1016cnT3的摻雜濃度的不同集極區域。
[0073] 出於總結本發明的目的，本文中已描述本發明的特定方面、優點及新穎特徵。應理 解，未必所有此些優點均可根據本發明的任何特定實施例實現。因此，本發明可以在不必須 實現如本文中可教示或建議的其它優點的情況下實現或最優化如本文中所教示的一個優 點或優點群組的方式體現或實施。
[0074]V.具有三模式輸入/輸出接口的雙模式功率放大器控制件
[0075] 根據本發明的一些實施例，本發明的此方面涉及一種可用以在單個數字控制接口 裸片內提供射頻前端（RFFE)串行接口及通用輸入/輸出（GPI0)接口兩者的雙模式控制接 口。在特定實施例中，所述雙模式控制接口或數字控制接口可與功率放大器通信。此外，所 述雙模式控制接口可用以設定所述功率放大器的模式。
[0076] 根據特定實施例，所述雙模式控制接口包含經配置以提供RFFE串行接口的RFFE 核心。此外，所述雙模式控制接口包含經配置以接收電壓輸入/輸出（VI0)信號的VI0引 腳。此VI0信號確定RFFE核心的操作模式是否被設定為作用狀態與非作用狀態中的一者。 當所述RFFE核心被設定為所述非作用狀態時，所述雙模式控制接口經配置以提供通用輸 入/輸出（GPI0)接口。另外，所述雙模式控制接口包含組合邏輯塊，所述組合邏輯塊經配 置以分別將啟用信號及模式信號提供到啟用電平移位器及模式電平移位器。此外，所述雙 模式控制接口包含電力接通復位，所述電力接通復位經配置以基於所述VI0信號而選擇所 述啟用信號及所述模式信號以分別提供到所述啟用電平移位器及所述模式電平移位器。
[0077] 針對一些實施方案，所述雙模式接口包含時鐘/模式引腳，所述時鐘/模式引腳經 配置以在所述RFFE核心被設定為作用狀態時將時鐘信號提供到所述RFFE核心且在所述 RFFE核心被設定為非作用狀態時將模式信號提供到所述組合邏輯塊。另外，所述雙模式接 口包含數據/啟用引腳，所述數據/啟用引腳經配置以在所述RFFE核心被設定為作用狀態 時將數據信號提供到所述RFFE核心且在所述RFFE核心經被設定為非作用狀態時將啟用信 號提供到所述組合邏輯塊。
[0078] 在一些變化形式中，所述數據/啟用引腳進一步經配置以將地址信號提供到所述 RFFE核心，所述地址信號與所述RFFE核心的寄存器相關聯。
[0079] 根據本發明的一些其它相關實施例，所述雙模式接口包含多個電平移位器。所述 多個電平移位器中的每一電平移位器可經配置以從所述RFFE核心接收寄存器信號。所述 寄存器信號可與存儲於與RFFE核心相關聯的多個寄存器中的一者中的值相關聯。
[0080]VI.過程補償的HBT功率放大器偏置電路及相關方法
[0081] 在與本發明的此方面相關的一些實施方案中，本發明涉及一種使用放大器裸片上 的無源裝置來有效地感測裸片相依參數（例如3)且補償相關聯效應（例如靜態電流變 化）以改進性能及/或減小產品的部分間變化的功率放大器（PA)配置。在本發明的一些 實施例中，此PA配置可包含娃偏置裸片及HBT放大器裸片。傳統上，娃裸片將產生相對於 PA裸片的溫度大致恆定且基本上僅通過離散電阻器的公差而變化的PA裸片的參考電流。
[0082] 在本發明的某一實施方案中，此離散參考電阻器可由HBT裸片上的集成式電阻器 替代。在本發明的一些實施例中，此集成式電阻器可形成有HBT裝置基極材料，且可展現追 蹤過程0的薄片電阻特性。基於此電阻，參考電流可經配置以追蹤0且取消或減小對3 的"二極體堆疊"敏感性。
[0083] 在與其相關的其它實施例中，前述基極電阻器（Rb)類型可經配置以產生高溫度 係數，所述高溫度係數可通過矽控制裸片內的偏置產生電路補償以使得跨越參考電阻器施 加的電壓隨周圍溫度增加。源於放大器的所得參考電流可在周圍溫度的選定範圍內大致恆 定且大致追蹤HBT工藝3。
[0084]VII?具有HBT及FET的結構的裝置及方法
[0085] 半導體結構的實施例包含：異質結雙極電晶體（HBT)，其包含位於襯底上方的集 極層，所述集極層包含半導體材料；及場效應電晶體（FET)，其位於所述襯底上方，所述FET 包含在形成所述HBT的所述集極層的所述半導體材料中形成的溝道。
[0086] 在本發明的此方面的一些實施例中，形成所述HBT的所述集極層及所述FET的所 述溝道的所述半導體材料可包含P型砷化鎵。在一些實施例中，所述半導體結構可進一步 包含位於所述HBT的所述集極層及所述FET的所述溝道上方的蝕刻停止層段。在一些實施 例中，此蝕刻停止層可包含砷化銦鎵（InGaAs)或磷化銦鎵（InGaP)，且可具有10納米（nm) 與15nm之間的厚度範圍。還可實施其它厚度範圍。在一些實施例中，此蝕刻停止層可包含 具有對（舉例來說）所述FET的溝道層的蝕刻敏感性的任何材料。此材料可在適當厚度中 或在適當厚度範圍內實施以便實現與前述實例材料InGaP或InGaAs類似的結果。
[0087] 根據本發明的其它實施例，本發明涉及一種具有異質結雙極電晶體（HBT)的半導 體結構，所述HBT包含位於襯底上方的集極層及位於所述襯底上方的射極層。所述集極層 包含第一導電率類型（P)的第一半導體材料，且所述射極層包含第二導電率類型（N)的第 二半導體材料。所述半導體結構進一步包含位於所述襯底上方的第一場效應電晶體（FET)。 所述第一FET包含在形成所述HBT的所述集極層的所述第一半導體材料中形成的溝道。所 述半導體結構進一步包含位於所述襯底上方的第二場效應電晶體（FET)。所述第二FET包 含在形成所述HBT的所述射極層的所述第二半導體材料中形成的溝道。
[0088] 在本發明的一些實施例中，形成所述HBT的所述集極層及所述第一FET的所述溝 道的所述第一半導體材料可包含P型砷化鎵，且形成所述HBT的所述射極層及所述第二 FET的所述溝道的所述第二半導體材料可包含n型砷化鎵。在一些實施例中，半導體結構 可進一步包含位於所述HBT的所述集極層及所述第一FET的所述溝道上方的第一蝕刻停 止層段及位於所述HBT的所述射極層及所述第二FET的所述溝道上方的第二蝕刻停止層 段。所述第一蝕刻停止層段及所述第二蝕刻停止層段可包含砷化銦鎵（InGaAs)或磷化銦 鎵（InGaP)，且可具有10納米（nm)與15nm之間的厚度範圍。還可實施其它厚度範圍。在 一些實施例中，此些蝕刻停止層可包含具有對（舉例來說）所述第一及第二FET的溝道層 的蝕刻敏感性的任何材料。此材料可在適當厚度中或在適當厚度範圍內實施以便實現與前 述實例材料InGaAs或InGaP類似的結果。
[0089] 在若干個實施方案中，本發明涉及一種包含形成包含位於襯底上方的集極層及位 於所述襯底上方的射極層的異質結雙極電晶體（HBT)的方法。所述集極層包含第一導電率 類型（P)的第一半導體材料，且所述射極層包含第二導電率類型（N)的第二半導體材料。所 述方法進一步包含在所述襯底上方形成第一場效應電晶體（FET)。所述第一FET包含在形 成所述HBT的所述集極層的所述第一半導體材料中形成的溝道。所述方法進一步包含在所 述襯底上方形成第二場效應電晶體（FET)。所述第二FET包含在形成所述HBT的所述射極 層的所述第二半導體材料中形成的溝道。
[0090] 在一些實施方案中，形成所述HBT的所述集極層及所述第一FET的所述溝道的所 述第一半導體材料可包含P型砷化鎵，且形成所述HBT的所述射極層及所述第二FET的所 述溝道的所述第二半導體材料可包含n型砷化鎵。在一些實施方案中，所述方法可進一步 包含在所述HBT的所述集極層及所述第一FET的所述溝道上方形成第一蝕刻停止層段以及 在所述HBT的所述射極層及所述第二FET的所述溝道上方形成第二蝕刻停止層段。所述第 一蝕刻停止層段及所述第二蝕刻停止層段可包含砷化銦鎵（InGaAs)或磷化銦鎵（InGaP)， 且可具有10納米（nm)與15nm之間的厚度範圍。
[0091] 根據一些實施方案，本發明涉及一種包含形成包含位於襯底上方的集極層的異質 結雙極電晶體（HBT)的方法。所述集極層包含半導體材料。所述方法進一步包含形成位於 所述襯底上方的場效應電晶體（FET)。所述FET包含在形成所述HBT的所述集極層的所述 半導體材料中形成的溝道。
[0092] 在一些實施方案中，形成所述HBT的所述集極層及所述FET的所述溝道的所述半 導體材料可包含P型砷化鎵。在一些實施方案中，所述方法可進一步包含形成位於所述HBT 的所述集極層及所述FET的所述溝道上方的蝕刻停止層段。所述蝕刻停止層可包含砷化銦 鎵（InGaAs)或磷化銦鎵（InGaP)，且可具有10納米（nm)與15nm之間的厚度範圍。
[0093] 根據一些實施例，本發明涉及一種具有集成電路（1C)的裸片。所述裸片包含經配 置以處理射頻（RF)信號的電路。所述裸片進一步包含經配置以促進所述電路的操作的異 質結雙極電晶體（HBT)與場效應電晶體（FET)的組合件。所述HBT包含集極層，所述集極 層包含位於襯底上方的半導體材料。所述FET包含位於所述襯底上方且在形成所述HBT的 所述集極層的所述半導體材料中形成的溝道。
[0094] 在一些實施例中，經配置以處理RF信號的所述電路可包含功率放大器電路、用於 所述功率放大器電路的控制器電路或用於切換電路的控制器。在一些實施例中，所述組合 件可進一步包含第二FET，所述第二FET具有位於所述襯底上方且在與所述HBT的射極相同 的半導體材料中形成的溝道。所述第一FET可包含pFET，且所述第二FET可包含nFET。在 一些實施例中，所述襯底可包含砷化鎵（GaAs)。
[0095] 在若干個實施例中，本發明涉及一種用於射頻（RF)裝置的經封裝模塊。所述模塊 包含封裝襯底及在裸片上形成且安裝於所述封裝襯底上的集成電路（1C)。所述1C包含經 配置以促進所述1C的操作的異質結雙極電晶體（HBT)與場效應電晶體（FET)的組合件。所 述HBT包含集極層，所述集極層包含位於裸片襯底上方的半導體材料。所述FET包含位於 所述裸片襯底上方且在形成所述HBT的所述集極層的所述半導體材料中形成的溝道。所述 模塊進一步包含經配置以促進到所述1C的功率以及去往及來自所述1C的RF信號的傳送 的一個或一個以上連接。
[0096] 根據本發明的其它相關實施例，所述組合件可進一步包含第二FET，所述第二FET 包含位於所述裸片襯底上方且在與所述HBT的射極相同的半導體材料中形成的溝道。所述 第一FET可包含pFET且所述第二FET可包含nFET。
[0097] 根據與其相關的一些其它實施例，本發明涉及一種具有天線及射頻集成電路 (RFIC)的無線裝置，所述RFIC經配置以處理從所述天線接收及供通過所述天線發射的RF信號。所述無線裝置進一步包含經配置以放大所述RF信號的功率放大器（PA)電路。所述 PA電路包含異質結雙極電晶體（HBT)與場效應電晶體（FET)的組合件。所述HBT包含集極 層，所述集極層包含位於襯底上方的半導體材料。所述FET包含位於所述襯底上方且在形 成所述HBT的所述集極層的所述半導體材料中形成的溝道。
[0098] 在本發明的又一些相關實施例中，所述PA可經配置以操作為能夠在比雙極晶體 管PA的所述參考電壓低的參考電壓下操作的高功率BiFET放大器。在一些實施例中，所述 襯底可包含砷化鎵（GaAs)。
[0099] 還提供其它實施例。所屬領域的技術人員在檢查下圖及詳細說明後將了解或變得 了解本發明的其它系統、方法、特徵及優點。打算所有此些額外系統、方法、特徵及優點包含 於本說明中、在本發明的範圍內且受所附權利要求書保護。
[0100]VIII.具有半導體電阻器的RF功率放大器
[0101] 在許多情形中，減小射頻（RF)裝置（例如功率放大器（PA))的成本為合意的。移 除過程步驟及/或使用不涉及額外處理步驟的"自由"裝置為可如何實現此成本減小的實 例。如本文中下文進一步詳細描述，半導體電阻器可提供此些有利成本減小。還如本文中 描述，還可藉助半導體電阻器實現其它優點。舉例來說，取決於可用電阻值，可提供較小電 阻器佔用面積，此又可幫助縮小裸片大小。裸片大小的此減小可進一步減小成本。在另一 實例中，一些半導體電阻器可對也形成所述電阻器的相同半導體材料的條件敏感。
[0102] 在本發明的此方面的一些實施方案中，與半導體裸片及其上的1C相關聯的薄膜 (例如，TaN)電阻器中的一些或所有電阻器可用半導體電阻器替代。在一些實施方案中，此 些半導體電阻器可由形成層堆疊裝置（例如異質結雙極電晶體（HBT))的實際層中的一者 或一者以上製作。此些電阻器可在製成HBT時不藉助額外處理步驟製作。由於可由堆疊的 不同層（例如，HBT的射極層、基極層及離子植入的基極層）製作若干個此些電阻器，因此 電阻值及裸片大小減小的靈活性是可能的。
[0103] 在本發明的其它實施方案中，當與在給定裸片上製作堆疊結構相比時，製作具有 如本文中所描述的一個或一個以上特徵的半導體電阻器可不藉助額外處理步驟或藉助過 程步驟的極小修改實現。雖然本文中在HBT的上下文中描述各種實例，但應理解，類似電 阻器結構及製作方法可應用於其它配置。舉例來說，可形成額外層以用於製作包含HBT及 一個或一個以上其它電晶體結構的裝置。此些裝置的實例包含但不限於標題為"包含具有 增加的線性及可製造性的FET的BIFET"(BIFET包含AFETHAVINGINCREASEDLINEARITY ANDMANUFACTURABILITY)的美國專利第6, 906, 359號及標題為"與具有HBT及FET的結構 相關的裝置及方法"（DEVICESANDMETHODOLOGIESRELATEDTOSTRUCTURESHAVINGHBT ANDFET)的PCT公開案第WO2012/061632 號。
[0104] 根據其它實施例，本發明的一個或一個以上特徵可實施於III-V半導體裸片中。 在一些實施例中，此些III-V半導體裸片可包含基於GaAs的裸片。在此些基於GaAs的裸 片上形成的電晶體及/或其它堆疊結構可或可不包含HBT。
[0105] 如本文中所描述，若干個有利特徵可由半導體電阻器提供。舉例來說，其它優點可 包含其中不同電阻溫度係數（TCR)值通過選擇與電阻器層相關聯的材料而提供的合意的 特徵。在另一實例中，電阻器的大小可由於可能電阻值（例如，約8歐姆/平方（例如，子 集極）到約1，〇〇〇歐姆/平方（例如，經植入基極層）的薄片電阻）的此範圍而以合意的 方式最優化或配置。在又一實例中，電阻器的RF衰減（roll-off)可取決於選擇哪一電阻 器而選擇及/或調諧（例如，通過修改如何加偏置於裝置上的第三端子）。
[0106] XI.信號路徑終止
[0107] 本發明的一個方面是一種包含功率放大器裸片、負載線及諧波終止電路的功率放 大器模塊。所述功率放大器裸片包含經配置以在功率放大器輸入處放大輸入信號且在功率 放大器輸出處產生經放大輸出信號的一個或一個以上功率放大器。所述功率放大器裸片還 具有多個輸出引腳。所述負載線經配置以在所述經放大輸出信號的基本頻率下匹配所述功 率放大器輸出處的阻抗。所述負載線電耦合到所述功率放大器裸片外部的所述功率放大器 裸片的多個輸出引腳中的一者或一者以上的第一群組。所述諧波終止電路與所述負載線分 離。所述諧波終止電路經配置而以對應於所述經放大輸出信號的諧波頻率的相位終止。所 述諧波終止電路電耦合到所述功率放大器裸片外部的所述功率放大器裸片的所述多個輸 出引腳的一個或一個以上其它引腳的第二群組。
[0108] 在本發明的特定實施方案中，所述諧波終止電路可包含耦合到所述功率放大器裸 片外部的所述功率放大器裸片的一個或一個以上其它引腳的所述第二群組的一個或一個 以上互連件。根據這些實施方案中的一些實施方案，所述一個或一個以上互連件可包含線 接合。或者或另外，所述負載線可包含耦合到所述功率放大器裸片外部的所述功率放大器 裸片的一個或一個以上引腳的所述第一群組的一個或一個以上其它互連件。根據各種實施 方案，與所述功率放大器裸片的一個或一個以上其它引腳的所述第二群組相比，不同數目 個互連件可耦合到所述功率放大器裸片的一個或一個以上引腳的所述第一群組。
[0109] 根據若干個實施方案，所述功率放大器裸片的一個或一個以上引腳的所述第一群 組可電耦合到襯底上的第一導電跡線，且所述功率放大器裸片的一個或一個以上引腳的所 述第二群組電耦合到所述襯底上的第二導電跡線，其中所述第一導電跡線包含於與所述功 率放大器裸片外部的所述第二導電跡線不同的信號路徑中。在這些實施方案中的一些實施 方案中，所述諧波終止電路可包含：線接合，其具有第一端及第二端，所述第一端耦合到所 述功率放大器裸片的一個或一個以上引腳的所述第一群組；第二導電跡線，其在襯底上，所 述第二導電跡線耦合到所述線接合的所述第二端；及電容器，其具有第一端及第二端，所述 第一端耦合到所述第二導電跡線且所述第二端耦合到參考電壓。
[0110] 經放大輸出信號的諧波頻率可為（舉例來說）經放大輸出信號的第二諧波頻率或 經放大輸出信號的第三諧波頻率。
[0111] 根據各種實施方案，所述功率放大器模塊還可包含與所述負載線及所述諧波終止 電路分離的另一諧波終止電路，所述另一諧波終止電路經配置而以對應於經放大輸出信號 的另一諧波頻率的相位終止。根據特定實施方案，所述諧波終止電路可與所述另一諧波終 止電路並聯。
[0112] 根據特定實施方案，所述功率放大器模塊還可包含經配置以匹配功率放大器輸入 處的阻抗的輸入匹配網絡及經配置而以輸入信號的諧波頻率的相位終止的單獨諧波終止 電路。
[0113] 在一些實施方案中，所述諧波終止電路的部分可實施於所述功率放大器裸片內。
[0114] 本發明的另一方面是一種移動裝置，所述移動裝置包含：電池，其經配置以給所述 移動裝置供電；功率放大器裸片；負載線；諧波終止電路；及天線，其電耦合到所述負載線， 所述天線經配置以發射經放大RF信號。所述功率放大器裸片包含功率放大器，所述功率放 大器經配置以放大在功率放大器輸入節點處接收的射頻（RF)輸入信號且在功率放大器輸 出節點處產生所述經放大RF信號。所述負載線經配置以在所述經放大RF信號的基本頻率 下匹配所述功率放大器輸出節點處的阻抗。所述諧波終止電路與所述負載線分離。所述諧 波終止電路經配置而以對應於所述經放大RF信號的諧波頻率的相位終止。所述諧波終止 電路與所述負載線具有到所述功率放大器裸片外部的功率放大器輸出節點的不同電連接。
[0115] 本發明的另一方面是一種包含裸片及經配置以接納所述裸片的襯底的設備。所述 裸片包含經配置以將輸出信號驅動到輸出節點的至少一個有源電路元件。所述襯底包含第 一導電跡線及第二導電跡線。所述第一導電跡線及所述第二導電跡線為所述襯底上的不同 信號路徑的一部分。所述第一導電跡線包含於經配置以在輸出信號的基本頻率下匹配輸出 節點處的阻抗的負載線中。所述第二導電跡線包含於與所述負載線分離的諧波終止電路 中。所述諧波終止電路經配置而以對應於輸出信號的諧波頻率的相位終止。
[0116] 在特定實施方案中，所述襯底可包含第三導電跡線，所述第三導電跡線包含於經 配置而以對應於輸出信號的不同諧波頻率的相位終止的另一諧波終止電路中。
[0117] 根據一些實施方案，所述設備還可包含線接合，所述線接合經配置以將所述裸片 的輸出節點電耦合到所述第二導電跡線，且所述線接合可包含於所述諧波終止電路中。
[0118] 根據若干個實施方案，所述設備還可包含安裝到所述襯底的電容器，其中所述電 容器電耦合到所述第二導電跡線且所述電容器包含於所述諧波終止電路中。
[0119] 本發明的又一方面是一種製造模塊的方法。所述方法包含：將功率放大器裸片耦 合到封裝襯底，所述功率放大器裸片包含經配置以接收輸入信號且產生經放大輸出信號的 功率放大器；在所述功率放大器裸片與所述封裝襯底上的第一導電跡線之間形成第一互連 件，所述第一互連件包含於經配置以匹配所述經放大輸出信號的基本頻率的阻抗的第一終 止電路中；及在所述功率放大器裸片與所述封裝襯底上的第二導電跡線之間形成第二互連 件，所述第二互連件與所述第一互連件分離，所述第一導電跡線與所述第二導電跡線分離， 且所述第二互連件包含於經配置而以對應於所述經放大輸出信號的諧波的相位終止的第 二終止電路中。
[0120] 在一些實施方案中，形成所述第一互連件可包含將所述功率放大器裸片的墊線接 合到所述封裝襯底上的所述第一導電跡線。
[0121] 出於總結本發明的目的，本文中已描述本發明的特定方面、優點及新穎特徵。應理 解，未必所有此些優點均可根據本發明的任何特定實施例實現。因此，本發明可以在不必須 實現如本文中可教示或建議的其它優點的情況下實現或最優化如本文中所教示的一個優 點或優點群組的方式體現或實施。
[0122] X.用於高性能射頻應用的發射線
[0123] 本發明的一個方面是一種經配置以供在射頻（RF)電路中使用的射頻（RF)發射 線。所述RF發射線包含接合層、勢壘層及擴散勢壘層以及導電層。所述接合層具有接合表 面且經配置以接收RF信號。所述勢壘層經配置以阻止汙染物進入所述接合層。所述勢壘 層接近所述接合層。所述擴散勢壘層經配置以阻止汙染物進入所述接合層。所述擴散勢壘 層接近所述勢壘層。所述擴散勢壘層具有允許所接收RF信號穿透所述擴散勢壘層到達接 近於所述擴散勢壘層的導電層的厚度。
[0124] 在一些實施方案中，所述接合層、所述勢壘層及所述擴散勢壘層可體現於表面處 理鍍層中。根據特定實施方案，所述接合層可包含金。在各種實施方案中，所述接合表面可 經配置以用於線接合。根據若干個實施方案，所述勢壘層可包含鈀。
[0125] 根據特定實施方案，所述擴散勢壘層可包含鎳。在一些實施方案中，所述擴散勢壘 層的所述厚度可介於從約〇. 〇4um到約0. 7um的範圍內。根據若干個實施方案，所述擴散勢 壘層的所述厚度可不超過約〇.5um。根據各種實施方案，所述擴散勢壘層的所述厚度可不超 過約0. 35um。根據特定實施方案，所述擴散勢魚層的所述厚度可不超過約0. 75um。在一些 實施方案中，所述擴散勢壘層的所述厚度可小於鎳在約〇. 45GHz的頻率下的集膚深度。
[0126] 根據本發明的一些實施方案，所述擴散勢壘的所述厚度可小於所述擴散勢壘層在 約0. 45GHz的頻率下的集膚深度。
[0127] 根據與其相關的若干個實施方案，所述導電層可包含銅、鋁或銀中的一者或一者 以上。例如，在特定實施方案中，所述導電層可包含銅。在各種實施方案中，大致所有所接 收RF信號可在所述導電層中傳播。
[0128] 根據特定實施方案，所述接合層可為金，所述勢壘層可為鈀且所述擴散勢壘層可 為鎳。在這些實施方案中的一些實施方案中，所述擴散勢壘層的所述厚度可為約0.04um到 約0. 7um的範圍。根據若干個實施方案，所述擴散勢壘層的所述厚度可不超過約0. 5um。根 據特定實施方案，所述擴散勢壘層的所述厚度可不超過約〇. 35um。根據一些實施方案，所述 擴散勢壘層的所述厚度可不超過約0. 75um。
[0129] 本發明的另一方面是一種經配置以供在RF發射線中使用的擴散勢壘層。所述擴 散勢壘層包含材料且具有厚度。所述擴散勢壘層的所述厚度充分小以使得允許RF信號穿 透所述擴散勢壘層。
[0130] 在本發明的此方面的特定實施方案中，所述材料包含鎳。根據這些實施方案中的 一些實施方案，所述擴散勢壘層的所述厚度可在從約〇? 04um到約0? 7um的範圍內。根據 若干個實施方案，所述擴散勢壘層的所述厚度可不超過約〇. 5um。根據一些實施方案，所 述擴散勢壘層的所述厚度可不超過約0. 35um。根據特定實施方案，所述擴散勢壘層的所述 厚度可不超過約〇. 75um。在各種實施方案中，所述擴散勢壘層的所述厚度可小於鎳在約 0. 45GHz的頻率下的集膚深度。
[0131] 根據與其相關的若干個實施方案，所述擴散勢壘層的所述厚度可約小於所述材料 在約0. 45GHz的頻率下的集膚深度。
[0132] 根據一些實施方案，穿透所述擴散勢壘層的大致所有RF信號可在接近所述擴散 勢壘層的導電層中行進。
[0133] 在各種實施方案中，所述材料及/或所述擴散勢壘層的所述厚度可阻止汙染物通 過所述擴散勢壘層。
[0134] 本發明的另一方面是一種包含發射線、天線及電池的移動裝置。所述發射線包含 接合層、勢壘層、擴散勢壘層及導電層。所述接合層具有接合表面。所述勢壘層接近所述接 合層。所述擴散勢壘為接近於所述勢壘層的層。所述導電層接近於所述擴散勢壘層。所述 勢壘層及所述擴散勢壘層經配置以阻止來自所述導電層的導電材料進入所述接合層。所述 擴散勢壘層具有充分小以使得允許RF信號穿透所述擴散勢壘層且在所述導電層中傳播的 厚度。所述天線耦合到所述發射線且經配置以發射RF輸出信號。所述發射線經配置以延 長所述電池放電的時間量。
[0135] 根據特定實施方案，所述移動裝置可包含具有耦合到所述發射線的輸出的功率放 大器。在這些實施方案中的一些實施方案中，所述功率放大器的輸出可經由線接合耦合到 所述發射線。根據各種實施方案，所述發射線可經配置以將RF信號從所述功率放大器發射 到RF開關。根據一些實施方案，所述發射線可經配置以將RF信號從所述功率放大器發射 到濾波器。
[0136] 根據若干個實施方案，所述移動裝置可包含具有耦合到所述發射線的輸出的濾波 器。在一些實施方案中，所述發射線可經配置以將RF信號從所述濾波器發射到RF開關。根 據各種實施方案，所述發射線可經配置以將RF信號從所述濾波器發射到所述天線。
[0137] 根據一些實施方案，所述移動裝置可包含具有耦合到所述發射線的輸出的RF開 關。在特定實施方案中，所述發射線經配置以將RF信號從所述RF開關發射到所述天線。根 據各種實施方案，所述發射線經配置以將RF信號從所述RF開關發射到濾波器。
[0138] 根據本發明的某些特定實施方案，所述擴散勢壘層可包含鎳。在這些實施方案中 的一些實施方案中，所述擴散勢魚層的所述厚度可在從約〇. 〇4um到約0. 7um的範圍內。在 若干個實施方案中，所述擴散勢壘層的所述厚度可不超過約〇. 5um。在一些實施方案中，所 述擴散勢壘層的所述厚度可不超過約0. 35um。在特定實施方案中，所述擴散勢壘層的所 述厚度可不超過約〇. 75um。在各種實施方案中，所述擴散勢壘層的所述厚度可小於鎳在約 0. 45GHz的頻率下的集膚深度。
[0139] 在若干個實施方案中，所述擴散勢壘層的所述厚度可小於所述材料在約0.45GHz 的頻率下的集膚深度。根據某些特定實施方案，大致所有RF信號可在所述發射線的所述導 電層中行進。根據一些實施方案，所述接合層、所述勢壘層及所述擴散勢壘層可體現於表面 處理鍍層中。
[0140] 本發明的另一方面是一種包含襯底的層壓面板。所述襯底包含經配置以用於發射 RF信號的發射線。所述發射線具有接合層、勢壘層、擴散勢壘層及導電層。所述接合層具有 經配置以用於與從所述導電層分離的導體接合的接合表面。所述勢壘層經配置以阻止汙染 物進入所述接合層。所述擴散勢壘層包含材料且具有厚度以使得阻止汙染物通過擴散勢壘 層且在所述導電層與所述接合層之間擴散。所述擴散勢壘層的所述厚度充分小以使得允許 來自導體的RF信號穿透到所述導電層。
[0141] 根據特定實施方案，所述擴散勢壘層可為鎳。在這些實施方案中的一些實施方案 中，所述擴散勢壘層可具有小於鎳在約0. 45GHz的頻率下的集膚深度的厚度。
[0142] 在若干個實施方案中，所述接合層可包含金，所述勢壘層可包含鈀且所述擴散勢 壘層可包含鎳。在這些實施方案中的一些實施方案中，所述擴散勢壘層的所述厚度可小於 約 0? 75um。
[0143] 本發明的另一方面是一種包含襯底、第一RF組件及第二RF組件的模塊。所述襯 底包含導體及發射線。所述發射線具有接合層、勢壘層、擴散勢壘層及導電層。所述接合層 具有經配置以與所述導體接合的接合表面。所述勢壘層及所述擴散勢壘層經配置以阻止汙 染物進入所述接合層。所述擴散勢壘層的所述厚度充分小以使得允許來自所述導體的RF 信號穿透到所述導電層。所述第一RF組件耦合到所述襯底且經配置以產生RF信號。所述 第二RF組件耦合到所述襯底且經配置以經由所述發射線從所述第一組件接收RF信號。
[0144] 在特定實施方案中，所述襯底是層壓襯底。根據這些實施方案中的一些實施方案， 所述襯底可包含表面處理鍍層，所述表面處理鍍層包含所述接合層、所述勢壘層及所述擴 散勢壘層。
[0145] 根據若干個實施方案，所述擴散勢壘層可包含鎳。在若干個實施方案中，所述擴散 勢魚層的所述厚度可不超過約〇?7um。在一些實施方案中，所述厚度可不超過約0? 35um。在 特定實施方案中，所述擴散勢壘層的所述厚度可不超過約〇.75um。在各種實施方案中，所述 擴散勢壘層的所述厚度可小於鎳在約0. 45GHz的頻率下的集膚深度。根據特定實施方案， 所述導電層可包含銅。在一些實施方案中，所述擴散勢壘層的所述厚度可小於所述材料在 約0. 45GHz的頻率下的集膚深度。
[0146] 根據各種實施方案，所述接合層經配置以用於線接合且所述導體可經由線接合電 耦合到所述接合層。
[0147] 根據特定實施方案，大致所有RF信號可從所述第一RF組件傳播到所述導電層中 的所述第二RF組件。
[0148] 在各種實施方案中，所述第一RF組件可包含功率放大器。根據這些實施方案中的 一些實施方案，所述第二RF組件可包含濾波器及/或RF開關。
[0149] 根據一些實施方案，所述第一RF組件可包含RF開關。根據這些實施方案中的一 些實施方案，所述第二RF組件可包含功率放大器及/或濾波器。
[0150] 在特定其它實施方案中，所述第一RF組件可包含濾波器。根據這些實施方案中的 一些實施方案，所述第二RF組件包含功率放大器及/或RF開關。
[0151] 根據若干個實施方案，所述勢壘層可定位於所述接合層與所述所述擴散勢壘層之 間。
[0152] 本發明的又一方面是包含導電層及所述導電層上的表面處理鍍層的RF發射線。 所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的鎳層。所述鎳層具有 允許在所述金層處接收的RF信號穿透所述鎳層且在所述導電層中傳播的厚度。仍在其它 實施方案中，所述金層經配置以用於線接合。
[0153] 在一些其它實施方案中，所述鎳層的所述厚度可在從約0. 04um到約0. 7um的範圍 內。根據若干個實施方案，所述鎳層的所述厚度可不超過約〇.5um。根據特定實施方案，所 述鎳層的所述厚度可不超過約0. 35um。根據一些實施方案，所述鎳層的所述厚度可不超過 約0? 75um。
[0154] 根據特定額外實施方案，所述鎳層的所述厚度可小於鎳在約0.45GHz的頻率下的 集膚深度。根據一些實施方案，所述導電層可包含銅、鋁或銀中的一者或一者以上。例如， 所述導電層可包含銅。
[0155] 根據若干個實施方案，大致所有RF信號可在所述導電層中傳播。
[0156] 出於總結本發明的目的，本文中已描述本發明的特定方面、優點及新穎特徵。應理 解，未必所有此些優點均可根據本發明的這些方面的任何特定實施例實現。因此，本發明可 以在不必須實現如本發明的全文中可教示或建議的其它優點的情況下實現或最優化如貫 通本文所教示的一個優點或優點群組的方式體現或實施。
[0157]XI.氮化鉭終止的穿晶片通孔
[0158] 本文中描述且連同本發明的其它方面、特徵或特性中的一者或一者以上一起考慮 氮化鉭終止的穿晶片通孔的設備及方法。在其特定實施方案中，氮化鉭（TaN)終止層在砷 化鎵（GaAs)晶片的第一側或前側上形成，且金導電層在所述TaN終止層上方形成。此後， 穿晶片通孔被蝕刻到GaAs晶片的第二側或背側中以便延伸通過GaAs晶片及TaN終止層的 第一部分或內部分以到達金導電層。在連同其一起考慮的特定實施方案中，穿晶片通孔電 鍍有鎳釩（NiV)勢壘層、金種子層及銅層。在穿晶片通孔形成期間，TaN終止層的第二部分 或外部分被維持且經配置以環繞金導電層與銅層之間的界面以便抑制銅到GaAs晶片中的 擴散。
[0159] 相對於使用氮化矽終止及經濺鍍勢壘層的方案，TaN終止的穿晶片通孔可提供經 改進金屬粘合及經減小銅遷移。此外，在特定實施方案中，使用TaN終止層來終止穿晶片通 孔可準許在不改變與在GaAs晶片的前側上形成的電晶體結構相關聯的製作或光刻掩模的 情況下移動穿晶片通孔的位置或定位。將穿晶片通孔配置為可在不改變與電晶體相關聯的 光刻掩模的情況下移動可增加設計靈活性及/或減小與包含穿晶片通孔的集成電路設計 的漸進式調整或成品出廠檢驗相關聯的時間及成本。
[0160]XII.射頻屏蔽應用中的通孔密度及放置
[0161] 本發明的一個方面是一種用於確定通孔放置的方法。所述方法包含獲得圍繞射頻 (RF)組件的初始通孔放置的電磁幹擾數據。所述RF組件定位於第一導電層與第二導電層 之間。通孔包含於所述第一導電層與所述第二導電層之間的連接中。所述通孔以及所述第 一及第二導電層形成圍繞所述RF組件的RF隔離結構的至少一部分。所述方法還包含至少 部分地基於所述初始放置的電磁幹擾數據確定經更新通孔放置。
[0162] 在本發明的一些實施例中，確定經更新通孔放置可包含：基於初始放置的電磁幹 擾數據識別圍繞RF組件的周界的選定經界定區，與初始放置中的圍繞RF組件的周界的其 它經界定區相比，所述選定經界定區與較高電磁幹擾相關聯；及與初始放置中的選定經界 定區中的通孔的密度相比，增加經更新放置中的選定經界定區中的通孔的密度。或者或另 夕卜，所述方法可包含：基於初始放置的電磁幹擾數據識別與初始放置中的電磁幹擾的可準 許電平相關聯的圍繞RF組件的周界的經界定區；及與初始放置中的通孔的密度相比，減少 經更新放置中的經界定區中的通孔的密度。根據特定實施例，初始通孔放置的電磁幹擾數 據對應於未屏蔽的RF組件。
[0163] 可使本發明的方法反覆任何適合次數。例如，所述方法可包含：獲得圍繞RF組件 的經更新通孔放置的電磁幹擾數據；及至少部分地基於經更新放置的電磁幹擾數據確定另 一經更新通孔放置。
[0164] 根據一些實施例，可針對初始通孔放置中的RF組件的至少兩個不同操作模式獲 得電磁幹擾數據。
[0165] 本揭示內容的本發明的另一方面是經封裝模塊。所述經封裝模塊包含經配置以接 納至少一個組件的襯底。所述經封裝模塊還包含耦合到所述襯底的主表面的射頻（RF)組 件。所述經封裝模塊包含安置於所述RF組件下方的第一導電層，其中所述第一導電層在接 地電位下配置。所述經封裝模塊在所述襯底中包含圍繞所述RF組件安置的多個通孔。所 述多個通孔在所述經封裝模塊的第一區域中具有比所述經封裝模塊的第二區域高的密度， 其中與所述第二區域相比，所述第一區域與較高電磁幹擾相關聯。所述經封裝模塊包含安 置於所述RF組件上方的第二導電層。所述第二導電層電耦合到所述多個通孔以使得所述 第一導電層、所述多個通孔及所述第二導電層形成圍繞所述RF組件的RF隔離結構的至少 一部分。
[0166] 在本發明的特定實施例中，所述第一區域沿所述經封裝模塊的外圍安置且所述第 二區域沿所述經封裝模塊的所述外圍安置。根據這些實施例中的一些實施例，所述第一區 域與所述第二區域在大致平行於所述經封裝模塊的外邊緣的維度上具有大約相同寬度。所 述多個通孔可沿所述經封裝模塊的所述外圍對準。根據特定實施例，所述第一區域可在與 所述第一區域具有至少同樣大的面積的沿所述經封裝模塊的外圍的任何區域中具有最高 通孔密度。在一些實施例中，所述第一區域可與所述第二區域具有大約相同的面積。
[0167] 根據本發明的此方面的若干個實施例，RF組件可經配置以向所述第一區域比向所 述第二區域發出更多輻射。或者或另外，所述經封裝模塊經配置以使得所述第一區域比所 述第二區域暴露於更多輻射。在特定實施例中，所述第一區域可對應於所述經封裝模塊的 熱點且所述第二區域可對應於所述經封裝模塊的低輻射區。或者或另外，所述第一區域可 比所述第二區域對外部電磁幹擾更敏感。
[0168] 在與其相關的特定實施例中，所述經封裝模塊還可包含形成所述多個通孔與所述 第二導電層之間的電連接的至少一部分的導電特徵，所述RF隔離結構包含所述導電特徵。 舉例來說，所述導電特徵可包含線接合或金屬罐。根據一些實施例，所述RF組件可包含功 率放大器。
[0169] 本發明的另一方面是包含襯底、RF裝置、第一及第二導電層以及多個通孔的經封 裝模塊。所述襯底經配置以接納至少一個組件。所述RF裝置耦合到所述襯底的主表面。所 述第一導電層安置於所述RF組件下方且在接地電位下配置。所述多個通孔圍繞所述RF組 件安置。所述多個通孔在圍繞所述RF組件的第一區域中比與所述第一區域具有大約相同 的面積的圍繞所述RF組件的第二區域具有較高密度。所述第一區域比所述第二區域對外 部輻射更敏感。所述第二導電層安置於所述RF組件上方。所述第二導電層電耦合到多個 通孔以使得所述第一導電層、所述多個通孔及所述第二導電層形成圍繞所述RF組件的RF 隔離結構的至少一部分。
[0170] 本發明的又一方面是包含天線、經封裝模塊及另一模塊的無線裝置。所述天線經 配置以促進發射及/或接收射頻（RF)信號。所述經封裝模塊與所述天線通信。所述經封 裝模塊包含具有接地平面的襯底及沿所述經封裝模塊的外圍安置的所述襯底中的多個通 孔。所述多個通孔中的通孔在熱點中比在低輻射區中沿所述經封裝模塊的所述外圍更靠近 在一起地間隔開。所述經封裝模塊包含耦合到所述襯底的主表面的RF電路。所述經封裝 模塊還包含安置於所述RF電路上方的第二導電層。所述第二導電層電耦合到多個通孔以 使得所述接地平面、所述多個通孔及所述第二導電層形成圍繞所述RF電路的RF隔離結構 的至少一部分。所述另一模塊與所述經封裝模塊通信。
[0171] 在本發明的一些實施例中，所述熱點可與由所述經封裝模塊產生的電磁幹擾相關 聯且所述多個通孔可經配置以隔離所述另一模塊與相關聯於所述熱點的電磁幹擾。根據特 定實施例，所述熱點可與由所述另一模塊產生的電磁幹擾相關聯且所述多個通孔可經配置 以屏蔽所述經封裝模塊與相關聯於所述熱點的電磁幹擾。
[0172] 根據若干個實施例，所述經封裝模塊進一步包含形成所述多個通孔與所述第二導 電層之間的電連接的至少一部分的導電特徵，其中所述RF隔離結構包含所述導電特徵。舉 例來說，所述導電特徵可包含線接合。
[0173] 出於總結本發明的目的，本文中已描述本發明的特定方面、優點及新穎特徵。應理 解，未必所有此些優點均可根據本發明的任何特定實施例實現。因此，本發明的這些方面可 以在不必須實現如本文中上文或下文可教示或建議的其它優點的情況下實現或最優化如 貫通本文所教示的一個優點或優點群組的方式體現或實施。
[0174] XIII.具有集成式幹擾屏蔽的半導體封裝
[0175] 本發明的此方面的特徵及實施例涉及一種半導體裝置封裝及製作其的方法，所述 方法使用線接合工藝技術來將電磁幹擾屏蔽併入到所述裝置封裝中。在一個實施例中，使 用線接合工藝來形成線接合彈簧，所述線接合彈簧圍繞所述裝置定位且耦合到所述裝置上 方及下方的導電層，藉此形成圍繞所述裝置的電磁幹擾屏蔽。如下文進一步論述，所述線接 合彈簧的形狀及由所述線接合彈簧產生的彈簧效應使得穩健製造工藝能夠在經模製封裝 的頂部處的導電層與所述封裝的襯底中的接地平面之間形成可靠電連接。這些線接合彈簧 的使用給可應用於任何包覆模製的裝置的集成式電磁幹擾屏蔽提供靈活解決方案。
[0176] 本發明的一個方面涉及一種具有集成式電磁幹擾屏蔽的經封裝半導體模塊。在 一個實施例中，所述經封裝半導體模塊包含：襯底，其具有接地平面；電子裝置，其安裝於 所述襯底的表面上；多個線接合彈簧，其圍繞所述電子裝置安置且電耦合到所述接地平面； 模製化合物，其覆蓋所述電子裝置且至少部分地覆蓋所述多個線接合彈簧；及導電層，其安 置於所述模製化合物的頂部表面上且電耦合到所述多個線接合彈簧中的至少一些線接合 彈簧，其中所述多個線接合彈簧、所述導電層及所述接地平面共同包含所述集成式電磁幹 擾屏蔽。
[0177] 在一個實例中，所述導電層包含銀填充的環氧樹脂。所述線接合彈簧可由各種導 電材料（例如金線或銅線）製成。所述多個線接合彈簧中的每一者可包含經成形以提供準 許所述導電層與所述線接合彈簧之間的接觸以提供所述導電層與所述線接合彈簧之間的 電耦合的彈簧效應的連續導線迴路。在一個實例中，所述電子裝置為RF裝置。
[0178] 根據本發明的另一實施例，由連續導線迴路形成的線接合彈簧包含：球形接合； 反曲分區；頂峰；凸區域，其在所述反曲分區與所述頂峰之間延伸；傾斜尾部區域；及大致 平面區域，其在所述頂峰與所述傾斜尾部區域之間延伸，其中所述反曲分區在所述凸區域 與所述球形接合之間。在一個實例中，所述頂峰在所述反曲分區上方大致垂直。如上文所 論述，線接合彈簧可由多種導電材料（包含金線或銅線）形成。在一個實例中，具有此結構 的線接合彈簧用於上文所論述的半導體模塊中。
[0179] 本發明的另一方面涉及一種具有集成式電磁幹擾屏蔽的半導體模塊封裝。在一 個實施例中，所述半導體模塊封裝包含：襯底；第一及第二金屬化連接點，其安置於所述襯 底的第一表面上；及線接合彈簧，其包含在所述第一金屬化連接點與所述第二金屬化連接 點之間延伸的連續導線。所述線接合彈簧包含：球形接合，其電連接到所述第一金屬化連 接點；反曲分區；頂峰；凸區域，其在所述反曲分區與所述頂峰之間延伸；大致平面區域，其 接近所述頂峰；及傾斜尾部區域，其在所述大致平面區域與所述第二金屬化連接點之間延 伸。在一個實例中，所述半導體模塊封裝進一步包含安置於所述襯底上且電耦合到所述第 一及第二金屬化連接點中的至少一者的接地平面。在另一實例中，所述半導體模塊封裝進 一步包含電子裝置及與所述線接合彈簧大致相同的多個額外線接合彈簧，其中所述多個線 接合彈簧圍繞所述電子裝置的周界定位於所述襯底上。在另一實例中，所述半導體模塊封 裝進一步包含：模製化合物，其覆蓋所述電子裝置且至少部分地覆蓋所述多個線接合彈簧； 及導電層，其安置於所述模製化合物的表面上且電連接到所述多個線接合彈簧中的至少一 些線接合彈簧，其中所述接地平面、所述導電層及所述多個線接合彈簧中的至少一些線接 合彈簧共同形成所述集成式電磁幹擾屏蔽。
[0180] 本發明的這些特徵的另一方面涉及一種製造具有集成式電磁幹擾屏蔽的模塊的 方法。根據一個實施例，所述方法包含：將電子裝置連接到襯底；在所述襯底上提供金屬化 物；形成連接到所述金屬化物的多個線接合彈簧；執行轉移模製工藝以將所述電子裝置包 封於模製化合物中且用所述模製化合物至少部分地覆蓋所述多個線接合彈簧；及將導電層 安置於所述模製化合物的表面上，所述導電層電連接到所述多個線接合彈簧中的至少一些 線接合彈簧。在一個實例中，所述方法進一步包含：在將所述導電層安置於所述模製化合物 的所述表面上之前，燒蝕所述模製化合物的所述表面以暴露所述多個線接合彈簧中的至少 一些線接合彈簧的區域。在另一實例中，提供金屬化物包含提供接地平面及電連接到所述 接地平面的至少一個線接合接觸區。在另一實例中，形成所述多個線接合彈簧包含：將導線 球沉積於所述金屬氧化物上；通過從所述導線球拉制導線而形成導線迴路以將所述導線回 路形成為具有連接到所述導線球的第一端及第二端；及將所述第二端連接到所述金屬氧化 物。在另一實例中，將所述導電層沉積於所述模製化合物的所述表面上包含在所述模製化 合物的所述表面上印刷層銀填充的環氧樹脂。
[0181] 根據本發明的另一實施例，電子模塊包含：襯底；電子裝置，其安置於所述襯底 上；及集成式電磁幹擾屏蔽，其由大致圍繞所述電子裝置安置的多個離散結構形成，所述結 構具有由將由所述集成式電磁幹擾屏蔽屏蔽的信號的長度的分率界定的最小間距。在一個 實例中，所述長度的所述分率為1/20。在另一實例中，所述多個離散結構包含多個線接合彈 簧，如下文所論述。
[0182] 下文詳細論述這些示範性方面及實施例的又一些方面、實施例及優點。此外，應理 解，前述信息及以下詳細說明兩者僅為各種方面及實施例的說明性實例且打算提供用於理 解所主張方面及實施例的本質及特性的概述或框架。本文中所揭示的任何實施例可以與 本文中所揭示的對象、目標及需要一致的任何方式與任何其它實施例組合，且對"實施例"、 "一些實施例"、"替代實施例"、"各種實施例"、"一個實施例"等等的參考不必相互排斥且打 算指示連同實施例一起描述的特定特徵、結構或特性可包含於至少一個實施例中。本文中 的此些術語的出現未必全部指代相同實施例。所附繪圖經包含以提供圖解說明及對各種實 施例的各種方面、特徵及特性的進一步理解，且併入於本說明書中且構成本說明書的一部 分。繪圖連同本說明書的其餘部分一起用以解釋各種所描述及所主張方面及實施例的原理 及操作。
[0183] 本文中所描述的經改進功率放大器、功率放大器模塊及相關系統、裝置及方法的 各種方面、特性及特徵根據本發明獲得，其中針對本發明的一個特定實施例，提供一種包含 具有GaAs雙極電晶體的功率放大器的功率放大器模塊，所述GaAs雙極電晶體具有集極、鄰 接所述集極的基極及射極，所述集極在與所述基極的結處具有至少約3X1016cnT3的摻雜濃 度，所述集極還具有其中摻雜濃度遠離所述基極增加的至少第一分級。在此實施例中，所述 模塊將進一步包含由所述功率放大器驅動的RF發射線，所述RF發射線包含導電層及所述 導電層上的表面處理鍍層，所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述 鈀層的擴散勢壘層，所述擴散勢壘層包含鎳且具有約小於鎳在0. 9GHz下的集膚深度的厚 度。
[0184] 在以上實施例中，所述功率放大器模塊可有利地進一步包含輸出匹配網絡，所述 輸出匹配網絡具有第一終止電路，其經配置以匹配所述功率放大器的輸出的基本頻率；及 第二終止電路，其經配置而以所述功率放大器的所述輸出的諧波的相位終止，其中所述第 一終止電路包含所述RF發射線的至少一部分。
[0185] 根據本發明的一個特定方面，所述功率放大器可包含於具有氮化鉭終止的穿晶片 通孔的功率放大器裸片上。在此實施例中，所述功率放大器裸片可進一步有利地包含：砷化 鎵（GaAs)襯底；金層，其安置於所述GaAs襯底的第一側上；及銅層，其安置於所述GaAs襯 底的與所述第一側相對的第二側上，其中所述氮化鉭終止的穿晶片通孔經配置以將所述金 層電連接到所述銅層。針對本發明的額外實施例，所述功率放大器裸片可進一步包含氮化 鉭終止區域，所述氮化鉭終止區域經配置以環繞所述銅層與所述金層之間的界面的至少一 部分以便抑制來自所述銅層的銅到所述GaAs襯底中的擴散。
[0186] 在以上實施例中的任一者中，所述GaAs雙極電晶體可有利地實施為包含於功率 放大器裸片上的異質結雙極電晶體（HBT)且所述功率放大器裸片可進一步包含由至少一 個HBT層形成的電阻器。
[0187] 以上實施例中的任一者可替代地進一步包含：線接合，其與所述RF發射線的所 述金層接觸；至少一個邊緣，其鄰近所述線接合；及至少一個側壁，其鄰近所述至少一個邊 緣，所述至少一個側壁不含所述RF發射線的所述鎳層、所述RF發射線的所述鈀層及所述RF 發射線的所述金層。
[0188] 在上文的特定優選實施例中，所述功率放大器模塊可進一步有利地進一步包含以 下各項的組合：（1)雙模式控制接口，其具有經配置以提供串行接口的前端核心；（2)電壓 輸入/輸出（VI0)引腳，其經配置以接收VI0信號，此VI0信號確定所述前端核心的操作模 式是否被設定為作用狀態與非作用狀態中的一者，所述雙模式控制接口經配置以在所述前 端核心被設定為所述非作用狀態時提供通用輸入/輸出（GPI0)接口； (4)組合邏輯塊，其 經配置以將啟用信號及模式信號分別提供到啟用電平移位器及模式電平移位器；及（5)電 力接通復位，其經配置以基於所述VI0信號而選擇所述啟用信號及所述模式信號以分別提 供到所述啟用電平移位器及所述模式電平移位器。
[0189]為實現與以上實施例相關聯的其它優點，所述功率放大器模塊可進一步包含RF 隔離結構，所述RF隔離結構包含沿所述功率放大器模塊的外圍安置的線接合。
[0190] 根據本發明的另一主要方面，還提供一種包含功率放大器的功率放大器模塊，所 述功率放大器經配置以接收RF輸入信號且產生經放大RF輸出信號，所述功率放大器包含 GaAs雙極電晶體，所述GaAs雙極電晶體具有集極、鄰接所述集極的基極及射極，所述集極 在與所述基極的結處具有至少約3X1016cnT3的摻雜濃度，所述集極還具有其中摻雜濃度 遠離所述基極增加的至少第一分級；且所述功率放大器模塊進一步包含與所述功率放大器 組合的輸出匹配網絡，所述輸出匹配網絡包含：第一終止電路，其經配置以匹配所述經放大 RF輸出信號的基本頻率的阻抗；及第二終止電路，其與所述第一終止電路分離，所述第二 終止電路經配置而以對應於所述經放大RF輸出信號的諧波頻率的相位終止。在此實施例 中，所述功率放大器可驅動具有擴散勢壘層的RF發射線，所述擴散勢壘層包含鎳且具有小 於約0. 5ym的厚度。且其中，可提供將所述功率放大器的輸出電連接到所述RF發射線的 線接合，其中所述線接合包含於所述第一終止電路中。或者，此實施例可有利地進一步包含 雙模式控制接口，所述雙模式控制接口經配置以在單個裸片上提供射頻前端（RFFE)串行 接口及三模式通用輸入/輸出（GPIO)接口兩者。且視需要與所述雙模式控制接口組合地， 所述功率放大器模塊可進一步包含RF隔離結構，所述RF隔離結構具有沿所述功率放大器 模塊的所述外圍安置的線接合。
[0191] 根據本發明的又一主要方面，替代地提供一種具有以下各項的功率放大器模塊： (1)功率放大器，其經配置以接收RF輸入信號且產生經放大RF信號；（2)RF發射線，其經配 置以傳播所述經放大RF信號，所述RF發射線包含：金層，其經配置以接收所述經放大RF信 號；鈀層，其接近所述金層；及擴散勢壘層，其接近所述鈀層；及導電層，其接近所述擴散勢 壘層，所述擴散勢壘層包含鎳且具有約小於鎳在0. 45GHz下的集膚深度的厚度；（3)第一終 止電路，其經配置以匹配所述經放大RF信號的基本頻率的阻抗，所述第一終止電路包含所 述RF發射線的至少一部分；及（4)第二終止電路，其與所述第一終止電路分離，所述第二終 止電路經配置而以對應於所述經放大RF信號的諧波頻率的相位終止，所述功率放大器借 助於至少一個線接合電耦合到第一終止電路且所述功率放大器藉助於與所述第一終止電 路不同的數目個線接合電耦合到所述第二終止電路。在此替代實施例中，功率放大器可有 利地包含GaAs雙極電晶體，所述GaAs雙極電晶體具有集極、鄰接所述集極的基極及射極， 所述集極在與所述基極的結處具有至少約3X1016cnT3的摻雜濃度，所述集極還具有其中摻 雜濃度遠離所述基極增加的至少第一分級。此特定實施例的功率放大器模塊的任何版本可 有利地進一步包含：雙模式控制接口，所述雙模式控制接口經配置以在單個裸片上提供射 頻前端（RFFE)串行接口及通用輸入/輸出（GPI0)接口兩者；及與所述雙模式控制接口組 合或替代所述雙模式控制接口的RF隔離結構，所述RF隔離結構包含沿所述功率放大器模 塊的外圍安置的線接合。
[0192] 在如關於RF模塊的本發明的又一優選實施例中，提供一種包含以下各項的功率 放大器模塊：（1)襯底，其經配置以接納多個組件，所述襯底在其上具有RF發射線，所述RF 發射線具有導電層及所述導電層上的表面處理鍍層，所述表面處理鍍層具有金層、接近所 述金層的鈀層及接近所述鈀層的擴散勢壘層，所述擴散勢壘層具有鎳且具有小於鎳在約 0.45GHz的頻率下的集膚深度的厚度；(2)第一裸片，其耦合到所述襯底，所述第一裸片具 有包括電連接到所述RF發射線的所述金層的輸出的功率放大器，所述第一裸片進一步具 有包括取決於所述第一裸片的一個或一個以上條件的性質的無源組件；且當前模塊進一步 包含（3)第二裸片，其耦合到所述襯底，所述第二裸片具有偏置產生電路，所述偏置產生電 路經配置以至少部分地基於所述第一裸片的所述無源組件的所述性質的指示符而產生偏 置信號。
[0193] 根據本發明的另一方面，上文段落中所描述的模塊的特定實施例可進一步包含輸 出匹配網絡，所述輸出匹配網絡具有第一終止電路，其經配置以匹配所述功率放大器的輸 出的基本頻率；及第二終止電路，其經配置而以所述功率放大器的所述輸出的諧波的相位 終止，所述第一終止電路包含所述RF發射線的至少一部分。且與以上情況組合或替代以 上情況，所述模塊可經配置以使得所述第一裸片具有氮化鉭終止的穿晶片通孔及/或包含 HBT裝置及由至少一個HBT層形成的電阻器。作為此實施例的額外方面，本發明的所述功率 放大器模塊可視需要進一步包含RF隔離結構，所述RF隔離結構具有所述襯底中的圍繞所 述功率放大器安置的多個通孔及沿所述功率放大器模塊的外圍安置的所要數目個線接合， 所述多個通孔在所述功率放大器模塊的第一區域中具有比所述功率放大器模塊的第二區 域高的密度，其中所述第一區域與比所述第二區域高的電磁幹擾相關聯。
[0194] 根據本發明的再一優選實施例，針對特定應用有利地提供一種包含襯底的功率放 大器模塊，所述襯底經配置以接納多個組件且根據以下內容進一步配置。所述襯底具有包 括金層、接近所述金層的鈀層及接近所述鈀層的擴散勢壘層的表面處理鍍層。所述擴散勢 壘層有利地包含鎳且具有約小於鎳在0. 45GHz下的集膚深度的厚度。此實施例還將與上文 組合地包含具有功率放大器及至少一個氮化鉭終止的穿晶片通孔的功率放大器裸片。此 處，所述功率放大器經配置以接收RF輸入信號且還經配置以產生經放大RF信號。最後，作 為本發明的主要元件，此實施例將進一步有利地包含與本發明的所有先前元件組合的終止 電路，所述終止電路經配置而以所述經放大RF信號的諧波的相位終止，其中此終止電路具 備經配置以將所述功率放大器的輸出電耦合到所述表面處理鍍層的所述金層的至少一個 線接合。
[0195] 在僅在此段落之上的段落中所描述的實施例中，本發明的所述功率放大器裸片可 有利地包含：裸片上無源組件；第一引線，其電連接到所述裸片上無源組件；及第二引線， 其經配置以接收所述經放大RF信號。在所述特定實施方案中，所述表面處理鍍層的第一部 分可電連接到所述第一引線且所述表面處理鍍層的第二部分可電連接到所述第二引線以 藉此在如此期望時引導來自所述表面處理鍍層的所述第一部分的電流。在這些實施例中的 任一者中，所述功率放大器裸片可包含異質結雙極電晶體及視需要包含異質結雙極材料層 的電阻器。且替代以上情況或與以上情況組合，所述功率放大器可包含GaAs雙極電晶體， 所述GaAs雙極電晶體具有集極、鄰接所述集極的基極及射極，其中所述集極在與所述基極 的結處具有至少約3X1016cnT3的摻雜濃度，且所述集極還具有其中摻雜濃度遠離所述基極 增加的至少第一分級。在上文的一個特定實施例中，所述功率放大器模塊可在如此期望時 進一步有利地包含：（1)雙模式控制接口，其具有經配置以提供串行接口的前端核心；(2) 電壓輸入/輸出（VI0)引腳，其經配置以接收VI0信號，其中所述VI0信號確定所述前端 核心的操作模式被設定為作用狀態還是非作用狀態，其中所述雙模式控制接口經配置以在 所述前端核心被設定為所述非作用狀態時提供通用輸入/輸出（GPI0)接口；（3)組合邏輯 塊，其經配置以將啟用信號及模式信號分別提供到啟用電平移位器及模式電平移位器；及 (4)電力接通復位，其經配置以基於所述VI0信號而選擇所述啟用信號及所述模式信號以 分別提供到所述啟用電平移位器及所述模式電平移位器。
[0196] 本申請案藉此以引用方式併入以下申請案的全部揭示內容：2012年6月14日提 出申請的標題為"功率放大器模塊"（POWERAMPLIFIERMODULE)的美國臨時專利申請案第 61/659, 848號；2012年6月14日提出申請的標題為"過程補償的HBT功率放大器偏置電 路及方法" (PROCESS-COMPENSATEDHBTPOWERAMPLIFIERBIASCIRCUITANDMETHODS)的 美國臨時專利申請案第61/659, 701號；及2012年6月14日提出申請的標題為"具有半導 體電阻器的RF功率放大器"（RFPOWERAMPLIFIERHAVINGSEMICONDUCTORRESISTOR)的 美國臨時專利申請案第61/659, 834號。
[0197] 本申請案還藉此以引用方式併入以下申請案的全部揭示內容：2011年3月3日 提出申請的標題為"線接合墊系統及方法"（WIREBONDPADSYSTEMANDMETHOD)的美國 專利申請案第13/040, 127號；2011年3月3日提出申請的標題為"用於減小高RF損耗 鍍層的影響的設備及方法"（APPARATUSANDMETHODSFORREDUCINGMPACTOFHIGHRF LOSSPLATING)的美國專利申請案第13/040, 137號；2012年4月30日提出申請的標題 為"具有包括分級的集極的雙極電晶體"（BIPOLARTRANSISTORHAVINGCOLLECTORWITH GRADING)的美國專利申請案第13/460, 521號；2012年10月23日提出申請的標題為"具有 雙模式通用輸入/輸出接口的雙模式功率放大器控制接口"(DUALMODEPOWERAMPLIFIER CONTROLINTERFACEWITHATWO-MODEGENERALPURPOSEINPUT/0UTPUTINTERFACE)的美 國專利申請案第13/658,488號；2012年10月23日提出申請的標題為"具有三模式通用 輸入/輸出接口的雙模式功率放大器控制接口 "〇)UALMODEPOWERAMPLIFIERCONTROL INTERFACEWITHATHREE-MODEGENERALPURPOSEINPUT/0UTPUTINTERFACE)的美國專 利申請案第13/658, 522號；2011年7月8日提出申請的標題為"信號路徑終止"（SIGNAL PATHTERMINATION)的美國專利申請案第13/543, 472號；2010年11月4日提出申請的標 題為"雙極及FET裝置結構"（BIPOLARANDFETDEVICESTRUCTURE)的美國專利申請案第 12/939, 474號；2011年11月3日提出申請的標題為"與具有HBT及FET的結構相關的裝置 及方法"(DEVICESANDMETHODOLOGffiSRELATEDTOSTRUCTURESHAVINGHBTANDFET)的美 國專利申請案第13/288, 427號；2012年5月4日提出申請的標題為"用於高性能射頻應用 的發射線"(TRANSMISSIONLINEFORHIGHPERFORMANCERADIOFREQUENCYAPPLICATIONS) 的美國專利申請案第13/464,775號；2012年5月31日提出申請的標題為"射頻屏蔽應用 中的通孔密度及放置"(VIADENSITYANDPLACEMENTINRADIOFREQUENCYSHIELDINGAPP LICATI0NS)的美國專利申請案第13/485, 572號；2013年5月14日提出申請的標題為"用於 提供集成電路模塊的電磁幹擾屏蔽的系統及方法"（SYSTEMSANDMETHODSFORPROVIDING ELECTROMAGNETICINTERFERENCESHIELDINGFORINTEGRATEDCIRCUITMODULES)的美國 專利申請案第13/893,605號；2013年5月14日提出申請的標題為"用於控制集成電路模 塊的電磁幹擾的系統及方法"（SYSTEMSANDMETHODSFORCONTROLLINGELECTROMAGNETIC INTERFERENCEFORINTEGRATEDCIRCUITMODULES)的美國專利申請案第 13/893, 614 號； 及2013年5月29日提出申請的標題為"具有金屬塗料層的半導體封裝"（SEMICONDUCTOR PACKAGEHAVINGAMETALPAINTLAYER)的美國專利申請案第 13/904,566 號。
[0198] 另外，本申請案藉此以引用方式併入以下申請案的全部揭示內容：2008年7月31 日提出申請的標題為"集成式EMI屏蔽的線接合彈簧連接及製造方法"（WIREB0UNDSPRING CONNECTORSANDMETHODOFMANUFACTURINGFORINTEGRATEDEMISHIELDING)國際申請案 第PCT/US2008/071832號；及2011年11月3日提出申請的標題為"與具有HBT及FET的結 構相關的裝置及方法"(DEVICESANDMETHODOLOGffiSRELATEDTOSTRUCTURESHAVINGHBT ANDFET)的國際申請案第PCT/US201I/059208 號。

【專利附圖】

【附圖說明】
[0199] 從在所附圖式中展示的本發明的優選實施例的以下說明，本發明的其它方面及特 性以及貢獻於其的額外特徵及由其產生的優點將顯而易見，在所附圖式中：
[0200] 圖1是功率放大器模塊的框圖；
[0201] 圖2圖解說明根據特定實施例的包含線接合墊的示範性1C模塊的擴大部分；
[0202] 圖3展示用於形成線接合墊的示範性過程的流程圖；
[0203] 圖4圖解說明根據本發明的特定實施例的圖2的1C模塊上的Ni/Pd/Au線接合墊 的截面；
[0204] 圖5描繪根據特定實施例的包含線接合墊的示範性RFIC模塊的擴大部分；
[0205] 圖6呈現根據本發明的特定實施例的用於形成Ni/Pd/Au線接合墊的示範性過程 的流程圖；
[0206] 圖7圖解說明根據本發明的實施例的圖5的RFIC模塊上的Ni/Pd/Au線接合墊的 截面；
[0207] 圖8是將具有邊緣/側壁暴露的表面與邊緣/側壁電鍍的表面的跡線的RF損耗 相比較的圖表；
[0208] 圖9八、98、9(：、90、9￡及9?圖解說明具有暴露於電鍍的最小化邊緣及側壁的線接合 區的示範性布局；
[0209] 圖10展示根據本發明的實施例的具有包括裸片上無源裝置的RFIC的RFIC模塊 的擴大部分；
[0210] 圖11圖解說明根據本發明的另一實施例的具有包括裸片上無源裝置的RFIC的 RFIC模塊的擴大部分；
[0211] 圖12A描繪根據本發明的特定實施例的雙極電晶體的說明性截面；
[0212] 圖12B是圖12A的雙極電晶體的部分的實例摻雜濃度的圖表；
[0213] 圖12C是圖解說明對應於圖12A的雙極電晶體的部分的實例材料的圖例；
[0214] 圖13是圖解說明圖12A的雙極電晶體及現有技術水平雙極電晶體的擊穿電壓與 電流密度之間的關係的圖表；
[0215] 圖14A展示根據本發明的另一實施例的雙極電晶體的說明性截面；
[0216] 圖14B是圖14A的雙極電晶體的部分的實例摻雜濃度的圖表；
[0217] 圖14C是展示對應於圖14A的雙極電晶體的部分的實例材料的圖例；
[0218] 圖14D描繪根據本發明的另一實施例的雙極電晶體的說明性截面；
[0219] 圖14E是圖14D的雙極電晶體的部分的實例摻雜濃度的圖表；
[0220] 圖14F是圖解說明對應於圖14D的雙極電晶體的部分的實例材料的圖例；
[0221] 圖15是根據本發明的方法的實施例的用於製作雙極電晶體的說明性過程流程 圖；
[0222] 圖16是包含具有本文中所描述的一個或一個以上特徵的雙極電晶體的功率放大 器模塊的一個實施例的框圖；
[0223] 圖17是包含圖16的功率放大器模塊的根據本發明的一個特定無線裝置的說明性 框圖；
[0224] 圖18是根據本發明的特定方面的無線裝置的另一實施例的框圖；
[0225] 圖19圖解說明根據本發明的特定方面實施的數字控制接口的實施例；
[0226] 圖20是根據本發明實施的電平移位器的實施例的示意圖；
[0227] 圖21是根據本發明的方面的用於數字控制接口的操作的過程的流程圖；
[0228] 圖22是根據本發明的特定方面的無線裝置的又一實施例的框圖；
[0229] 圖23圖解說明根據本發明的特定其它方面的當前數字控制接口的另一實施例；
[0230] 圖24是如實施於圖23的數字控制接口中的根據本發明的組合邏輯塊的實施例的 示意圖；
[0231] 圖25呈現根據額外電平移位功能實施的本發明的數字控制接口的再一實施例；
[0232] 圖26是實施於圖25的數字控制接口中的當前組合邏輯塊的另一實施例；
[0233] 圖27是根據本發明的一個實施例的包含集成電路、裸片相依組件及偏置電路的 半導體裸片的圖解性表示；
[0234] 圖28表示圖27的組合件的雙裸片配置；
[0235] 圖29展示利用HBT裸片及Si裸片的雙裸片配置；
[0236] 圖30是根據本發明的功率放大器電路的示意性表示；
[0237] 圖31是根據本發明的包含用於產生偏置信號的電阻的功率放大器電路的一個特 定配置的示意性及框圖；
[0238] 圖32、33及34是展示圖31的電阻如何與0參數及溫度相關的圖表；
[0239] 圖35展示根據本發明的用以產生經補償控制信號的V-I電路的實例；
[0240] 圖36是圖解說明圖35的V-I電路的不同Vbatt設定的輸出電壓對溫度的不同曲 線圖的圖表；
[0241] 圖37A及37B展示未經補償功率放大器實例的第一級及第二級的靜態電流對溫度 的曲線圖；
[0242] 圖38A及38B是本發明的經補償功率放大器的第一級及第二級的靜態電流對溫度 的曲線圖；
[0243] 圖39展示在不同實例溫度下的經計算增益對功率輸出的曲線圖；
[0244] 圖40呈現參考圖38A及38B描述的變化的參數的不同組合的增益對功率輸出的 曲線圖；
[0245] 圖41A是根據本發明的另特定實施例實施的功率放大器模塊的平面圖；
[0246] 圖41B是圖41A的功率放大器模塊的側視圖；
[0247] 圖42示意性地描繪根據本發明的特定方面實施的無線裝置的特定實施例的實 例；
[0248] 圖43是圖解說明包含由本發明例示的BiFET的結構的截面圖的圖式；
[0249] 圖44是展示圖43的結構的替代實施例的截面圖的圖式；
[0250] 圖45展示可經實施以製作圖43的結構的根據本發明的過程的步驟；
[0251] 圖46呈現可經實施以製作圖44的結構的本發明的過程步驟；
[0252] 圖47展示可經實施以製作圖43及44的HBT的本發明的一個實施例的過程步驟；
[0253] 圖48展示可經實施以製作圖43的FET及圖44的第一FET的本發明的過程的步 驟；
[0254] 圖49展示可經實施以製作圖44的第二FET的根據本發明的方面的過程步驟；
[0255] 圖50是展示針對本發明的一些實施例具有電路（例如功率放大器（PA)電路）的 半導體裸片可包含具有如本文中所描述的一個或一個以上特徵的BiFET裝置的框圖；
[0256] 圖51是展示在一些實施例中具有PA控制器及/或開關控制器電路的半導體裸片 可包含具有如本文中所描述的一個或一個以上特徵的BiFET裝置的框圖；
[0257] 圖52是展示在一些實施例中經封裝模塊可包含具有如本文中所描述的一個或一 個以上特徵的裸片的框圖；
[0258] 圖53是展示在一些實施例中無線裝置可包含具有如本文中所描述的一個或一個 以上特徵的模塊（例如經封裝模塊（圖52))的框圖；
[0259] 圖54示意性地展示具有集成電路的半導體裸片；
[0260] 圖55展示根據本發明的具有形成於半導體襯底上的層堆疊的HBT的實例；
[0261] 圖56八、568、56(：、560、56￡、56?及566呈現可使用與圖55的冊1'相關聯的各種層 形成的半導體電阻器的實施例；
[0262] 圖 56A-1、56B-1、56C-1、56D-1、56E-1、56F-1 及 56G-1 分別是圖 56A、56B、56C、56D、 56E、56F及56G的半導體電阻器的電不意圖；
[0263] 圖57A是根據本發明的包含電阻性區域的半導體結構的側視圖；
[0264] 圖57B是圖57A的展示其中所提供的電阻性區域的端子的結構的俯視平面圖；
[0265] 圖57C是由圖57A的電阻性區域形成的電阻器的示意性表示；
[0266] 圖58展示圖57C的連接到電晶體的電阻器；
[0267] 圖59A、59B及59C是圖58的電路元件的不同實施例的示意性表示；
[0268] 圖60是根據本發明的形成於裸片上的半導體電阻器的示意性及框圖表示；
[0269] 圖61A是說明性無線裝置的示意性框圖；
[0270] 圖61B是另一說明性無線裝置的示意性框圖；
[0271] 圖61C是可用於圖61A及61B的無線裝置中的說明性功率放大器模塊的框圖；
[0272] 圖62是展示根據本發明的實施例的具有終止電路的功率放大器系統的示意性及 電路框圖；
[0273] 圖63A是圖解說明根據本發明的另一實施例的具有終止電路的實例功率放大器 模塊的框圖；
[0274] 圖63B圖解說明根據本發明的特定實施例的實例襯底；
[0275] 圖64A、64B及64C展示將圖63A的實施例的性能與常規實施方案相比較的模擬結 果；
[0276] 圖65是圖解說明根據本發明的另一實施例的裸片及實例終止電路的框圖；
[0277] 圖66是根據本發明的又一實施例的製造模塊的說明性方法的過程流程圖；
[0278] 圖67A是根據本發明的特定方面的發射線的實施例的截面；
[0279] 圖67B示意性地表示圖67A的實例發射線；
[0280] 圖68A是附著到圖67A的發射線的線接合的側視圖；
[0281] 圖68B圖解說明包含圖67A的發射線的襯底的實例；
[0282] 圖68C表示包含圖68B的多個襯底的陣列的實例；
[0283] 圖69是包含圖67A的發射線的實例模塊的示意性框圖；
[0284] 圖70A、70B、70C及70D是圖解說明圖67A的發射線及69的模塊中所實施的其它 發射線當中的關係的圖表；
[0285] 圖71是經由圖67A的發射線彼此耦合的兩個射頻（RF)組件的框圖；
[0286] 圖72八、728、72(：、720、72￡及72?是可經由圖674的發射線彼此電耦合的各種實例 RF組件的示意性框圖；
[0287] 圖73是根據本發明實施以包含圖67A的發射線的另一實例移動裝置的示意性框 圖；
[0288] 圖74A是根據本發明的一個實施例的晶片的平面圖；
[0289] 圖74B是圖74A的晶片的一部分的部分放大的平面圖；
[0290] 圖75A圖解說明根據本發明，在襯底的第一側或前側上方形成鈍化層；
[0291] 圖75B展示根據本發明，在鈍化層上方形成並圖案化光致抗蝕劑層且使用所述光 致抗蝕劑層來圖案化鈍化層；
[0292] 圖75C描繪根據本發明，使用光致抗蝕劑層作為掩模形成氮化鉭（TaN)終止層；
[0293] 圖7?描繪根據本發明，移除光致抗蝕劑層且在TaN終止層上方形成導電層；
[0294]圖75E展示如本文中所教示，將載體板附著到襯底的前側且在襯底的背側上形成 並圖案化光致抗蝕劑層；
[0295] 圖75F描繪根據本發明的此方面，從背側到襯底中形成穿晶片通孔；
[0296] 圖75G圖解說明作為本發明的背側工藝的一個實施例的一部分，移除光致抗蝕劑 層且在穿晶片通孔上方形成勢壘層；
[0297] 圖75H展示在勢壘層上方形成種子層且在所述種子層上方形成銅層；
[0298] 圖751描繪從晶片的前側移除載體板；
[0299] 圖76A是根據本發明的說明性經封裝模塊的俯視平面圖；
[0300] 圖76B展示圖76A的沿圖76A的線A-A截取的經封裝模塊的截面；
[0301] 圖77展示可經實施以製作包含具有集成電路（1C)的裸片的經封裝模塊的本發明 的過程步驟；
[0302] 圖78A及78B展示經配置以接納多個裸片以形成經封裝模塊的實例層壓面板的前 側及背側；
[0303] 圖79A、79B及79C展示根據本發明的經配置以產生個別模塊的面板的層壓襯底的 各種圖式；
[0304] 圖80展示具有將被單個化以安裝於層壓襯底上的多個裸片的經製作半導體晶片 的實例；
[0305] 圖81描繪展示用於在安裝於層壓襯底上時促進連接性的實例電接觸墊的個別裸 片；
[0306] 圖82A及82B展示經製備以用於安裝實例表面安裝技術（SMT)裝置的層壓襯底的 俯視圖及側視圖；
[0307] 圖83A及83B展示安裝於層壓襯底上的實例SMT裝置的俯視圖及側視圖；
[0308] 圖84A及84B展示根據本發明的經製備以用於安裝裸片的層壓襯底的俯視圖及側 視圖；
[0309] 圖85A及85B展示安裝於層壓襯底上的裸片的俯視圖及側視圖；
[0310] 圖86A及86B展示根據本發明的通過線接合電連接到層壓襯底的裸片的俯視圖及 側視圖；
[0311] 圖87A及87B展示形成於層壓襯底上且經配置以促進由線接合界定的區與線接合 外部的區之間的電磁（EM)隔離的線接合的俯視圖及側視圖；
[0312] 圖88展示根據本發明的用於將模製化合物引入到層壓襯底上方的區域的模製配 置的側視圖；
[0313] 圖89展示經由圖88的模製配置形成的包覆模製件的側視圖；
[0314] 圖90展示具有包覆模製件的面板的前側；
[0315] 圖91展示可如何移除包覆模製件的上部部分以暴露EM隔離線接合的上部部分的 側視圖；
[0316] 圖92A展示其中包覆模製件的一部分使其上部部分移除以更佳暴露EM隔離線接 合的上部部分的面板的一部分的圖像；
[0317] 圖92B是類似於圖92A的圖式，其展示噴射於面板的頂部上以與EM隔離線接合的 經暴露上部部分形成導電錶面的金屬塗料的塗覆；
[0318] 圖93展示導電層的側視圖，所述導電層形成於包覆模製件上方以使得所述導電 層與EM隔離線接合的經暴露上部部分電接觸；
[0319] 圖94展示根據本發明的教示的其中導電層可為噴塗金屬塗料的面板的圖像；
[0320] 圖95展示從面板切割的個別經封裝模塊；
[0321] 圖96A、96B及96C展示個別經封裝模塊的圖式；
[0322] 圖97是展示安裝於可包含如本文中所描述的一個或一個以上特徵的無線電話板 上的模塊中的一者或一者以上的框圖；
[0323] 圖98A是可經實施以將具有如本文中所描述的一個或一個以上特徵的經封裝模 塊安裝於電路板（例如圖97的電話板）上的過程的流程圖；
[0324]圖98B是描繪其上安裝有經封裝模塊的電路板的框圖；
[0325] 圖98C是展示具有其上安裝有經封裝模塊的電路板的無線裝置的框圖；
[0326] 圖98D描繪具有射頻（RF)隔離結構的電子裝置；
[0327] 圖99A是根據本發明的特定實施例的確定通孔放置的說明性過程的流程圖；
[0328] 圖99B是根據本發明的另一實施例的確定通孔放置的說明性過程的流程圖；
[0329] 圖100A及100B是對應於不同通孔放置的說明性電磁幹擾（EMI)分布概況；
[0330] 圖100C是圖100A及100B中的EMI數據的圖例；
[0331] 圖101是圖解說明通孔密度與逆輻射功率之間的關係的圖表；
[0332] 圖102A及102B分別是具有對應於圖100A及100B中所展示的EMI分布概況的通 孔放置的襯底的俯視平面圖；
[0333] 圖103是關於圖解說明根據本發明的方面的作為封裝工藝的一部分提供集成式 EMI屏蔽的方法的一個實例的過程步驟的流程圖；
[0334] 圖104是包含襯底及安裝到其的一個或一個以上裸片的電子模塊的一個實例的 側視圖；
[0335] 圖105是根據本發明的方面的併入集成式EMI屏蔽的裝置封裝的一個實例的截面 側視圖；
[0336] 圖106A是根據本發明的方面的併入集成式EMI屏蔽的裝置封裝的另一實例的截 面側視圖；
[0337] 圖106B是圖解說明根據本發明的方面的連續線接合軌跡的裝置封裝的一部分的 平面圖；
[0338] 圖107是根據本發明的方面的線接合彈簧的一個實例的圖解說明；
[0339] 圖108是圖解說明根據本發明的方面的形成線接合彈簧的方法的一個實例的流 程圖；
[0340] 圖109是根據本發明的方面的線接合彈簧的一個實例的詳細擴大圖；
[0341] 圖110是類似於圖109的圖式，其圖解說明根據本發明的方面的線接合彈簧在轉 移模製工藝期間的變形；
[0342] 圖111是根據本發明的方面的併入於裝置封裝中的線接合彈簧的一個實例的截 面側視圖圖像；及
[0343] 圖112是根據本發明的方面的線接合彈簧的一個實例的平面圖圖像。

【具體實施方式】
[0344]I?介紹
[0345] 現在參考圖1，其展示根據本發明的說明性模塊101的示意性框圖。模塊101可實 現合意的線性電平及/或範圍及合意的PAE。模塊101可包含功率放大器系統的一些或所 有部分。模塊101可稱為多晶片模塊及/或功率放大器模塊。模塊101可包含襯底102、 一個或一個以上裸片（包含功率放大器裸片103)、一個或一個以上電路元件、匹配網絡104 等等或其任何組合。如圖1中所圖解說明，所述一個或一個以上裸片可包含功率放大器裸 片103及控制器裸片，例如功率放大器偏置控制裸片106。
[0346] 模塊101可包含多個裸片及/或附著到及/或耦合到襯底102的其它組件。舉例 來說，所述其它組件可包含表面安裝組件（SMC)及/或由襯底102形成的組件，例如由襯底 跡線形成的電感器。在一些實施方案中，襯底102可為經配置以支撐裸片及/或組件且在模 塊101安裝於電路板（例如電話板）上時提供到外部電路的電連接性的多層襯底。因此， 襯底102可經配置以接納多個組件，例如裸片及/或單獨無源組件。如圖1中所圖解說明， 功率放大器裸片103、功率放大器偏置控制裸片106、電容器107及電感器108附著到襯底 102。襯底102可為具有表面處理鍍層的層壓襯底。
[0347] 功率放大器裸片103可為用於實施功率放大器的任何適合裸片。根據本發明的一 些實施例，所述功率放大器裸片可藉助於一個或一個以上線接合耦合到襯底102。舉例來 說，此線接合可包含下文章節II中所描述的特徵的任何組合。在特定實施方案中，這些線 接合可將功率放大器裸片103電連接到包含下文在章節X中描述的特徵的任何組合的RF 發射線。此發射線可實施於襯底102上。或者或另外，所述一個或一個以上線接合可包含 於章節IX中所描述的終止電路中的一者或一者以上中。
[0348] 在若干個實施方案中，功率放大器裸片103為砷化鎵（GaAs)裸片。在這些實施方 案中的一些實施方案中，GaAs裸片包含使用包含（舉例來說）雙極場效應電晶體（BiFET) 工藝的異質結雙極電晶體（HBT)工藝形成的電晶體。根據本發明的各種實施例，此些晶體 管中的一者或一者以上可包含下文在章節IV中描述的電晶體的特徵的任何組合。或者或 另外，包含通過HBT工藝形成的GaAs電晶體的功率放大器裸片103還可包含通過HBT工藝 形成的電阻器，例如包含如下文在章節VIII中描述的特徵的任何組合的電阻器。
[0349] 功率放大器裸片103可經由模塊101的輸入引腳RF_IN接收RF信號。功率放大器 裸片103可包含一個或一個以上功率放大器，包含（舉例來說）經配置以放大RF信號的多 級功率放大器。功率放大器裸片103可有利地包含輸入匹配網絡、第一功率放大器級（其可 稱為驅動器放大器）、級間匹配網絡、第二功率放大器級（其可稱為輸出放大器）、偏置電路 或其任何組合。所屬領域的技術人員應理解，功率放大器裸片可包含一個或一個以上功率 放大器級。此外，在本發明的特定實施方案中，輸入匹配網絡及/或級間匹配網絡可在功率 放大器裸片103外部。雖然圖1圖解說明模塊101中的一個功率放大器裸片103,但應進一 步理解，在本發明的其它實施方案中，模塊101中可包含兩個或兩個以上功率放大器裸片。
[0350] 根據本發明的特定實施方案，功率放大器可包含第一功率放大器級及第二功率放 大器級。第一級及/或第二級可包含一個或一個以上雙極電晶體。在本發明的特定實施例 中，這些雙極電晶體中的一者或一者以上可包含本文中下文在章節IV中描述的特徵的任 何組合。RF輸入信號可藉助於輸入匹配網絡提供到第一功率放大器級。輸入匹配網絡可接 收第一偏置信號。第一偏置信號可在如圖1中所圖解說明的功率放大器偏置控制裸片106 上產生。在一些其它實施方案（未圖解說明）中，第一偏置信號可在功率放大器裸片103上 或在模塊101外部產生。第一功率放大器級可放大RF輸入且經由級間匹配電路將經放大 RF輸入提供到第二功率放大器級。根據附錄G中所描述的特徵的任何組合，級間匹配電路 可包含用以匹配RF信號的基本頻率且以RF信號的諧波的相位終止的單獨終止電路。級間 匹配電路可接收第二級偏置信號。第二偏置信號可在如圖1中所圖解說明的功率放大器偏 置控制裸片106上產生。在一些其它實施方案（圖1中未圖解說明）中，第二偏置信號可 在功率放大器裸片103上或在模塊101外部產生。第二功率放大器級可產生經放大RF輸 出信號。
[0351] 經放大RF輸出信號可經由輸出匹配網絡104提供到功率放大器裸片103的輸出 引腳RFOUT。根據本發明的特定實施例，經放大RF輸出信號可經由RF發射線提供到輸出 匹配網絡104及/或從所述輸出匹配網絡提供，所述RF發射線具有下文在章節X中進一步 詳細描述的特徵的任何組合。匹配網絡104可提供於模塊101上以幫助減小信號反射及/ 或其它信號失真。例如，根據本文中下文在章節IX中描述的特徵的任何組合，輸出匹配網 絡104可包含用以匹配RF信號的基本頻率且以RF信號的諧波的相位終止的單獨終止電 路。
[0352] 功率放大器裸片103可包含一個或一個以上裸片上無源電路元件，例如電容器、 電阻器或電感器。例如，功率放大器裸片103可包含一個或一個以上電阻器。在一些實施 例中，功率放大器裸片103可包含一個或一個以上半導體電阻器，所述半導體電阻器包含 下文在章節VIII中描述的特徵的任何組合。
[0353] 或者或另外，功率放大器裸片103可包含與減小高RF損耗鍍層的影響相關的特 徵，（舉例來說）包含下文在章節III中描述的特徵的任何組合。作為一個實例，功率放大 器裸片103可包含電連接到裸片上無源電路元件的第一引線及電連接到輸出信號以引導 電流遠離電連接到所述第一引線的接合墊的第二引線。
[0354] 功率放大器裸片103可包含雙模式功率放大器。根據本發明的一些實施例，一個 或一個以上裸片可包含下文在章節V中描述的雙模式功率放大器控制接口的特徵的任何 組合。雙模式功率放大器控制接口可實施於功率放大器裸片103及/或另一裸片（例如功 率放大器偏置控制裸片106)上。
[0355] 如圖1中所進一步圖解說明，模塊101可包含安裝到襯底102的功率放大器偏置 控制裸片106。在本發明的特定實施例中，功率放大器偏置控制裸片106可基於功率放大器 裸片103的性質的指示符（例如功率放大器裸片103的工藝變化的指示符）通過實施本文 中下文在章節VI中描述的特徵的任何組合產生功率放大器偏置控制信號。功率放大器偏 置控制裸片106還可基於在模塊101的控制引腳CONTROL上接收的控制數據（例如指示安 置於功率放大器裸片103上的功率放大器的功率模式的控制數據）產生功率放大器偏置控 制信號。
[0356] 還如圖1中所圖解說明，功率放大器模塊101的一個或一個以上電路元件可包含 電容器107及/或電感器108。所述一個或一個以上電路元件可安裝到襯底102及/或實 施於襯底102上。例如，電感器108可在襯底102上實施為襯底102上的跡線或安裝到襯 底102的表面安裝組件（SMC)。電感器108可操作為扼流圈電感器，且可安置於在供應電壓 引腳VCC上接收的供應電壓與功率放大器裸片103之間。電感器108可給功率放大器裸片 103上的功率放大器提供在供應電壓引腳VCC上接收的供應電壓，同時對高頻率RF信號分 量進行扼流及/或阻擋。電感器108可包含電連接到供應電壓引腳VCC的第一端及電連接 到與功率放大器裸片103相關聯的雙極電晶體的集極的第二端。電容器107可充當解耦電 容器。如圖1中所圖解說明，電容器107包含電連接到電感器108的第一端的第一端及電 耦合到接地的第二端，所述接地在特定實施方案中使用模塊101的接地引腳（圖1中未圖 解說明）提供。電容器107可將低阻抗路徑提供到高頻率信號，藉此減小功率放大器供應 電壓的噪聲，從而改進功率放大器穩定性及/或改進電感器108作為RF扼流圈的性能。在 一些實施方案中，電容器107可包含SMC。
[0357] 模塊101還可包含可電連接到（舉例來說）功率放大器裸片103的一個或一個以 上電力供應器引腳及/或一個或一個以上參考電壓引腳。功率放大器裸片103可包含一個 或一個以上穿晶片通孔。穿晶片通孔可電耦合到在接地電位下配置的供應器引腳。穿晶片 通孔可包含下文在章節XI中描述的穿晶片通孔的特徵的任何組合。例如，穿晶片通孔可為 氮化鉭終止的穿晶片通孔。一個或一個以上電力供應器引腳可將供應電壓（例如功率高或 VCC供應電壓）提供到功率放大器。
[0358] 根據特定實施例，模塊101可有利地包含RF屏蔽及/或RF隔離結構。例如，所述 模塊可包含本文中下文在章節XII及章節XIII中描述的特徵的任何組合以提供此些RF屏 蔽或RF隔離結構。
[0359] 模塊101可經修改以包含較多或較少組件，包含（舉例來說）額外功率放大器裸 片、電容器及/或電感器。例如，模塊101可包含一個或一個以上額外匹配網絡。作為另一 實例，模塊101可包含額外功率放大器裸片以及經配置以操作為解耦電容器及扼流圈電感 器的額外電容器及電感器。模塊101可經配置以具有額外引腳，例如在其中將單獨電力供 應提供到安置於功率放大器裸片101上的輸入級的實施方案及/或其中模塊101跨過多個 頻帶操作的實施方案中。
[0360]II.線接合墊系統及相關方法
[0361] 為減小與高RF損耗鍍層（例如，舉例來說，Ni/Pd/Au鍍層）相關聯的RF損耗，在 一些實施例中，重新配置焊料掩模以阻止電鍍線接合區的邊緣及側壁。使線接合區的邊緣 及側壁不含高RF損耗鍍層（例如Ni/Pd/Au鍍層）提供使RF電流圍繞高電阻率材料流動 的路徑，此減小與高電阻率電鍍材料相關聯的RF信號損耗。如上文所指示，本發明的這些 方面可與本發明的其它方面組合以更進一步改進功率放大器模塊及其中使用功率放大器 模塊的裝置的性能。
[0362] 線接合是用於將電路裝置（舉例來說，集成電路（1C)裸片）連接到封裝的下一層 級的技術。這些電路裝置通常包含（舉例來說）通過焊球接合、楔接合等等電連接到嵌入 於裝置封裝或襯底中的導體上的線接合墊的多個小導電引線/墊。襯底上的線接合墊提供 1C與襯底之間的電連接，從而準許1C與外部世界介接。在任一類型的線接合中，導線使用 熱、壓力及超聲波能量的某一組合附著於兩端處以製作焊接件。
[0363] 多個銅圖案形成於電連接到電路圖案的襯底上，且填充物（例如電介質）填充於 銅圖案之間以使得銅圖案的上部表面被暴露。然而，裸銅不可容易地焊接或接合且需要用 促進焊接或接合的材料電鍍。用材料覆蓋不應焊接/接合的區以抵抗電鍍。一般來說，焊 料抗蝕劑指用作掩模且阻止電鍍材料粘合到經遮蔽銅跡線的聚合物塗層。將表面電鍍材料 電鍍到經暴露銅跡線的頂部層上以提供線接合墊。在一些應用中，線接合墊適於直接線接 合於有源電路上方以避免損壞易碎裝置且降低功率集成電路的金屬電阻。
[0364] 現在參考圖2,其圖解說明根據本發明的一個特定實施例的1C模塊109的一部分， 所述1C模塊包含1C111，襯底121，銅跡線112,線接合墊113、114及接合線116。所述1C 通過導線116線接合到線接合墊113及114。在所圖解說明的實施例中，線接合墊113為6 導線線接合墊且線接合墊114為3導線線接合墊。在其它實施例中，不同數目個導線116 可附著到線接合墊113及114。線接合墊113及14包含接合區119、側壁117及邊緣118。
[0365] 圖3圖解說明用於形成線接合墊的示範性過程122的流程圖。關於圖2中所圖解 說明的實施例描述過程122。陳述123以襯底121開始，所述襯底形成有電介質層及導體 層112(包含襯底121的上部表面上的跡線112)以形成電路路徑，如半導體製作領域的技 術人員已知。
[0366] 在陳述124處，過程122將焊料掩模塗覆到將被維持不含電鍍材料的1C模塊109 的所述區，如半導體製作領域的技術人員可能知曉。焊料掩模開口界定電鍍材料將粘合到 其的區。在一些實施例中，所述焊料掩模開口將線接合墊113及114的線接合區119、側壁 117以及邊緣118暴露於電鍍材料。在本發明的其它實施例中，跡線112以及線接合墊113 及114的線接合區119、側壁117及邊緣118對電鍍工藝開放。
[0367] 在陳述126處，用電鍍材料電鍍銅跡線112的經暴露區（不含焊料掩模）以形成 線接合墊113及114,如半導體製作領域的技術人員可能知曉。
[0368] 在本發明的實施例中，電鍍材料為鎳/金（Ni/Au)。在陳述126處，在銅跡線112 上方電鍍鎳層且在所述鎳層上方電鍍金層。舉例來說，電鍍技術的實例包含浸鍍沉積、電解 電鍍、無電極電鍍等等。
[0369] 在本發明的特定實施例中，銅跡線在約5微米與約50微米厚之間，且優選地為大 約20微米。Ni/Au鍍層中的鎳層在約2. 5微米到約7. 6微米厚之間，且更優選地在約5微 米到約7微米之間。金層為大約0. 70+/-0. 2微米厚，且更優選地為大約0. 5+/-0. 1微米。
[0370] 傳統上，Ni/Au已成為射頻集成電路（RFIC)產品的標準表面電鍍材料。射頻（RF) 為約30kHz到約300GHz的範圍內的振蕩速率。在一實施例中，RFIC111線接合到電鍍於 襯底121的表面上的Ni/Au線接合墊113及114以形成RFIC111與其封裝的電連接。然 而，金價格的增加已增加與Ni/Au表面鍍層相關聯的封裝成本。
[0371] 為減小封裝成本，使用鎳/鈀/金（Ni/Pd/Au)電鍍材料來形成RFIC的線接合墊。 在一實施例中，RFIC111線接合到電鍍於襯底121的表面上的Ni/Pd/Au線接合墊113及 114以形成RFIC111與其封裝的電連接。Ni/Pd/Au鍍層使用比Ni/Au電鍍材料少的金，且 隨著金價格增加，Ni/Pd/Au鍍層比Ni/Au電鍍材料有利地成本較少。
[0372] 如圖4中所展示，其圖解說明根據本發明的實施例的（舉例來說）襯底121的表 面上的Ni/Pd/Au線接合墊113的截面。可應用於模塊中的任何其它接合墊（例如圖2的 114)的如圖4中所展示的Ni/Pd/Au線接合墊113包含鎳層127、鈀層128及金層129。
[0373] 現在參考圖3及4,在陳述126處，在銅跡線112上方電鍍鎳層127 ;在鎳層127上 方電鍍鈀層128,且在鈀層128上方電鍍金層129。舉例來說，電鍍技術的實例包含浸鍍沉 積、電解電鍍、無電極電鍍等等。
[0374] 在圖4中所圖解說明的本發明的實施例中，銅跡線112的高度Heu在約5微米與約 50微米之間，且優選地為20微米。鎳層127的高度HNi在約2. 5微米到約7. 6微米之間， 且更優選地在約5微米到約7微米之間。鈀層128的高度HPd為大約0. 09+/-0. 06微米，且 更優選地為大約0. 1+/-0. 01微米。金層129的高度HAu為大約0. 10+/-0. 05微米，且更優 選地為大約0. 1+/-0. 01微米。
[0375] 然而，由於薄鈀層128及金層129以及鎳層127的鐵磁本質，因此在射頻下電鍍有 Ni/Pd/Au的表面具有比電鍍有Ni/Au的表面高的薄片電阻。薄片電阻適用於其中薄膜（例 如，舉例來說，半導體的表面處理鍍層）被視為二維實體的二維系統。其類似於三維系統中 的電阻率。當使用術語薄片電阻時，電流必須沿薄片的平面而非垂直於薄片的平面流動。
[0376] 在上文所描述的Ni/Au線接合墊實施例中，Ni/Au的薄片電阻在2GHz下為大約 30mQ/平方，而上文所描述及圖4中所圖解說明的Ni/Pd/Au線接合墊實施例中的Ni/Pd/ Au的薄片電阻在2GHz下為大約150mQ/平方。因此，代替Ni/Au電鍍材料，用Ni/Pd/Au電 鍍材料電鍍線接合墊113及114可導致額外RF損耗。此又可影響產品性能及良率。在一 些實施例中，電鍍有Ni/Pd/Au的表面可使RF損耗潛在地增加大約0.ldB到大約0. 4dB，或 等效地影響功率效率大約1 %到大約4%。
[0377] 此外，振蕩信號經受集膚效應。集膚效應是交流電流使自身分布於導體內以使得 所述導體的表面附近的電流密度大於其核心處的趨勢。即，電流趨向於在稱作集膚深度的 平均深度處在導體的皮膚處流動。集膚效應致使導體的有效電阻隨電流的頻率增加，這是 因為許多導體攜載極少電流。集膚效應是由於由交流電流誘發的渦流電流造成。隨著信號 的頻率增加（舉例來說，增加到RF頻率），集膚深度減少。另外，渦流電流還致使導體的邊 緣處的交流RF電流的擁擠。因此，RF電流的主要部分在導體112的邊緣及側壁上行進。
[0378] 圖5圖解說明根據本發明的另一實施例的RFIC模塊131的擴大部分，所述RFIC 模塊131包含RFIC132、襯底141、銅跡線133、線接合墊134及136以及接合線116。RFIC 132通過接合線116線接合到線接合墊134及136。在所圖解說明的實施例中，線接合墊 134為6導線線接合墊且線接合墊136為3導線線接合墊。在其它實施例中，其它數目個導 線116 (例如，舉例來說，1、2、3、4、5或6個以上）可附著到線接合墊134及136。線接合墊 136包含接合區139、側壁137及邊緣138。
[0379] 為減小RF信號損耗，製作工藝可將Ni/Pd/Au線接合墊134限於（舉例來說）接 合區139,從而使側壁137及邊緣138不含Ni/Pd/Au電鍍材料。大多數RF電流行進通過環 繞經電鍍線接合區139的未電鍍的邊緣及側壁，而非行進通過如圖2及4中所圖解說明的 經電鍍邊緣138及側壁137。因此，RF損耗減小。
[0380] 在圖6中，其展示根據本發明的另一實施例的用於形成Ni/Pd/Au線接合墊134及 136的示範性過程142的流程圖。關於圖5中所圖解說明的實施例描述過程142。陳述143 以襯底141開始，所述襯底形成有電介質層及導體層133 (包含襯底141 (圖7)的上部表面 上的跡線133)以形成電路路徑，如半導體製作領域的技術人員可能知曉。
[0381] 在陳述144處，在一實施例中，重新配置焊料掩模以覆蓋示範性地線接合墊134的 邊緣138及側壁137。在另一實施例中，重新配置焊料掩模以覆蓋跡線133以及線接合墊的 邊緣138及側壁137。焊料掩模開口覆蓋線接合區139,以使得線接合區139對電鍍工藝開 放，而邊緣138及側壁137不對電鍍工藝開放。在本發明的實施例中，由焊料掩模覆蓋的邊 緣138的寬度應至少寬於焊料掩模開口對齊公差。在另一實施例中，由焊料掩模覆蓋的邊 緣138的寬度為大約10微米到200微米，且優選地為50微米到100微米。
[0382] 在陳述146處，過程142將經重新配置焊料掩模塗覆到RFIC模塊131，如半導體制 作領域的技術人員可能知曉。
[0383] 在陳述147處，過程142用Ni/Pd/Au電鍍材料電鍍RFIC模塊131以形成線接合 墊，如半導體製作領域的技術人員可能知曉。舉例來說，電鍍技術的實例包含浸鍍沉積、電 解電鍛、無電極電鍛等等。
[0384] 作為與本發明相關的其它細節的實例，圖7圖解說明根據本發明的實施例的襯底 141的表面上的示範性Ni/Pd/Au線接合墊134的截面。如所展示的Ni/Pd/Au線接合墊134 包含鎳層148、鈀層149及金層151。如圖7中所圖解說明，Ni/Pd/Au線接合墊134的邊緣 138及側壁137不含Ni/Pd/Au鍍層。
[0385] 現在共同參考圖6及7,鎳層148電鍍於銅跡線133上方；鈀層149電鍍於鎳層148 上方，且金層151電鍍於鈀層149上方。舉例來說，電鍍技術的實例包含浸鍍沉積、電解電 鍛、無電極電鍛等等。
[0386] 在圖7中所圖解說明的實施例中，銅跡線133的高度Heu在約5微米與約50微米 之間，且優選地為大約20微米。鎳層148的高度HNi在約2. 5微米到約7. 6微米之間，且更 優選地在約5微米到約7微米之間。鈀層149的高度HPd為大約0. 09+/-0. 06微米，且更優 選地為大約0. 1+/-0. 01微米。金層151的高度HAu為大約0. 10+/-0. 05微米，且更優選地 為大約0. 1+/-0. 01微米。
[0387] 圖8是根據本發明的實施例的將具有邊緣/側壁暴露的表面與邊緣/側壁電鍍的 表面的跡線的RF損耗相比較的圖表152。圖表152沿y軸或垂直軸展示以分貝（dB)表達 的功率損耗且沿x軸或水平軸展示以千兆赫（GHz)表達的頻率。RF信號的功率損耗在介於 從約1. 40GHz到約2. 25GHz的範圍內的頻率下計算為101og1(l[RFpowerout/RFpowerin]。
[0388] 圖表152包含表示通過RFIC襯底上的各個跡線的RF信號的功率損耗的線153、 156、158、161及163。線153指示通過裸銅跡線（無表面處理層）的RF信號的RF功率損 耗。在大約1. 9GHz下，如點154所指示，功率損耗為大約0. 614dB。
[0389] 線156指示通過包含使其邊緣及側壁不含鍍層的Ni/Au接合墊的銅跡線的RF信 號的功率損耗，而線158指示通過包含其中其邊緣及側壁電鍍有Ni/Au電鍍材料的Ni/Au 接合墊的銅跡線的功率損耗。線156上的點157指示功率損耗在大約1. 9GHz下為大約 0. 729dB，且線158上的點159指示功率損耗在大約1. 9GHz下為大約0. 795dB。
[0390] 線161指示通過包含使其邊緣及側壁不含鍍層的Ni/Pd/Au接合墊的銅跡線的RF 信號的功率損耗，而線163指示通過包含其中其邊緣及側壁電鍍有Ni/Pd/Au電鍍材料的 Ni/Pd/Au接合墊的銅跡線的功率損耗。線161上的點162指示功率損耗在大約1. 9GHz下 為大約0. 923dB，且線163上的點164指示功率損耗在大約1. 9GHz下為大約1. 191dB。
[0391] 參考圖8中所圖解說明的實施例，裸銅跡線（線153)提供最小功率損耗，且包含 具有經電鍍邊緣及側壁的Ni/Pd/Au接合墊的跡線（線163)提供最大RF功率損耗。具有 Ni/Au接合墊的跡線（線156、158)產生比具有Ni/Pd/Au接合墊的跡線（線161、163)對 RF信號少的功率損耗。與Ni/Au接合墊的跡線相比較，具有經暴露邊緣及側壁的跡線（線 156)產生比具有經電鍍邊緣及側壁的跡線（線158)少的功率損耗。類似地，具有包括經暴 露邊緣及側壁的Ni/Pd/Au接合墊的跡線（線161)產生比具有經電鍍邊緣及側壁的Ni/Pd/ Au接合墊的跡線（線163)對RF信號少的功率損耗。如箭頭166所指示，在一實施例中，通 過不使其邊緣及側壁電鍍有Ni/Pd/Au電鍍材料的Ni/Pd/Au接合墊的RF信號的RF功率損 耗比通過具有電鍍有Ni/Pd/Au的邊緣及側壁的Ni/Pd/Au接合墊的RF信號的RF功率損耗 小大約0. 26dB。
[0392] 在本發明的特定實施例中，存在暴露於過程142的經電鍍線接合區139的最小寬 度以實現成功且可靠線接合連接。上文所描述的圖5及7圖解說明配合於銅跡線133的均 勻寬度內的線接合墊134及136的實施例。換句話說，經電鍍線接合區139的寬度以及未 電鍍的邊緣138及側壁137的寬度不超出線接合墊134的區中的跡線133的均勻寬度，且 類似地適用於線接合墊136及鄰近於相應線接合墊的跡線133的區。
[0393] 接下來關於圖9A到9F，其圖解說明線接合墊的示範性布局，其中經電鍍接合區 139的最小寬度及至少一個未電鍍的邊緣138的寬度超出相應線接合墊的區及鄰近於所述 線接合墊的跡線133的區中的跡線133的均勻寬度。在一實施例中，如果在用焊料掩模覆 蓋線接合墊的邊緣138以使得其保持不含鍍層之後，線接合區139的最小大小需要未被滿 足，那麼可使跡線133的寬度隨最小邊緣暴露成比例地增加以滿足大小需要。
[0394] 更具體來說，圖9A到9D圖解說明具有環繞線接合墊的經暴露邊緣138及側壁137 的線接合墊的示範性布局。在用於特定所要應用的本發明的實施例中，如果在用焊料掩模 覆蓋線接合墊的邊緣138以使得其保持不含鍍層之後，線接合區139的最小大小需要未被 滿足，那麼可使跡線133的寬度隨最小邊緣暴露變形以滿足線接合區139大小需要。換句 話說，線接合區的布局滿足或大於由襯底技術的設計規則設定的最小尺寸，且同時最小化 包含接合區的銅跡線的經電鍍邊緣及側壁。因此，RF電流在高電阻性經電鍍邊緣及側壁上 流動通過最小距離。在圖9A到9D中，跡線133在線接合墊的區中在寬度上擴展以容納線 接合區139。此外，經擴展跡線133準許線接合墊在焊料掩模工藝期間維持經覆蓋邊緣138 及側壁137 (未圖解說明），此又準許完整線接合墊沿相應線接合墊的所有周界維持經暴露 邊緣138及側壁137。
[0395] 圖9E及9F圖解說明其中跡線133包含線接合墊，但電路布局考慮限制墊大小且 阻止在遮蔽工藝期間用焊料掩模覆蓋邊緣138的示範性布局。在一個實施例中，跡線133 隨線接合墊變形以容納線接合區139。在另一實施例中，跡線133在線接合墊的區中變形以 容納線接合區139。在圖9E中，跡線133隨一個線接合墊變形以容納3導線線接合區139。 在圖9F中，跡線133隨各自具有接合墊區139的兩個線接合墊變形以容納兩個2線接合區 139,如所展示。因此，經變形跡線133準許電鍍邊緣及側壁的最小長度，或換句話說，最大 化未電鍍的邊緣及側壁的長度以減小RF損耗且維持線接合墊的所需可接合區。
[0396]作為本發明的優點，為減小成本，在一些實施例中，代替Ni/Au將Ni/Pd/Au電鍍到RFIC模塊的襯底的表面跡線上以形成線接合區。然而，Ni/Pd/Au具有比Ni/Au高的RF薄 片電阻，且此導致行進通過Ni/Pd/Au線接合區的信號比行進通過Ni/Au線接合區的信號高 的RF損耗。為減小與高RF損耗鍍層（例如，舉例來說，Ni/Pd/Au鍍層）相關聯的RF損耗， 在一些實施例中，重新配置焊料掩模以阻止電鍍線接合區的邊緣及側壁。使線接合區的邊 緣及側壁不含高RF損耗鍍層（例如Ni/Pd/Au鍍層）提供RF電流流動通過低電阻率材料 的路徑，此減小與高電阻率電鍍材料相關聯的RF信號損耗。
[0397] 儘管已關於Ni/Pd/Au表面鍍層描述實施例，但所揭示系統及方法適用於任何高 RF損耗表面鍍層，例如，舉例來說，Sn、Pb、鐵磁性材料的其它表面等等。
[0398] 特定實施例的以上詳細說明並非打算為窮盡性或將本發明限於上文所揭示的精 確形式。儘管上文出於說明性目的而描述本發明的特定實施例及實例，但如相關領域的技 術人員將認識到，可在本發明的範圍內做出各種等效修改。舉例來說，儘管以給定次序呈現 過程或框，但替代實施例可以不同次序執行具有步驟的例程或使用具有框的系統，且可刪 除、移動、添加、細分、組合及/或修改一些過程或框。這些過程、框或步驟中的每一者可以 多種不同方式實施。此外，儘管有時將過程、框或步驟展示為串行執行，但可代替地並行執 行或者可在不同時間執行這些過程、框或步驟。
[0399] 相關領域的技術人員應理解，如本文中所提供的本發明的這些方面的教示可應用 於其它系統，而不必僅應用於本文中上文或下文描述的系統。因此，可以寬廣且變化的方式 組合上文所描述的各種實施例的元件及動作以提供多種其它實施例。
[0400]III.用於減小高RF損耗鍍層的影響的設備及方法
[0401] 為減小與高射頻（RF)損耗鍍層（例如，舉例來說，鎳/鈀/金（Ni/Pd/Au)鍍層） 相關聯的RF損耗，相對於射頻集成電路（RFIC)的RF信號輸出將與所述RFIC相關聯的裸 片上無源裝置（例如電容器、電阻器或電感器）放置於RF上行信號路徑中。通過將裸片上 無源裝置放置於RF上行信號路徑中，RF電流不直接通過無源裝置接合墊的高RF損耗電鍍 材料。如上文所指示，本發明的這些方面可與本發明的其它方面組合以進一步改進功率放 大器模塊及其中使用功率放大器模塊的裝置的性能。
[0402] 晶片製作通常指在矽或半導體晶片上建立集成電路的工藝。存在晶片製作領域的 技術人員已知的許多工藝（例如，舉例來說，外延、遮蔽及蝕刻、擴散、離子植入、多晶矽的 沉積、電介質製作、光刻及蝕刻、薄膜沉積、金屬化、玻璃鈍化、晶片上的每一裸片的探測及 修整等等）以形成符合任何給定設計規範的集成電路。
[0403] 在特定實施例中，將裸片上無源裝置（例如電阻器、電容器、電感器等等）定位於 進一步包含RF輸出信號的RFIC上為合意的。裸片上無源裝置可充當RF電路中的濾波器、 支管濾器、諧波頻率捕捉器等等。
[0404] 現在參考圖10,其圖解說明包含襯底168及RFIC174的RFIC模塊167的擴大部 分。為了簡化而省略額外電路。襯底168包含RFIC電路跡線169以及線接合墊171及172。 在本發明的實施例中，線接合墊171及172包含Ni/Pd/Au。在另一實施例中，線接合墊171 及172包含高RF損耗電鍍材料。在又一實施例中，線接合墊171及172包含Ni/Au。在一 實施例中，線接合墊171及172形成有經電鍍邊緣及側壁，如圖10中所圖解說明。在另一 實施例中，線接合墊171及172形成有不含表面電鍍材料的邊緣及側壁。
[0405]RFIC174包含RF輸出176及裸片上無源裝置177 (例如電容器177)。RF輸出176 定位於RFIC174上的來自RFIC的內部電路的RF輸出信號從其退出RFIC174且輸入到模 塊167的RF電路中的位置處。在一實施例中，RFIC174的布局經配置以使得電容器177在 RF輸出176之後放置於RF模塊167的RF電路169中。在此布局中，當RF輸出176線接合 到線接合墊171且裸片上電容器177線接合到線接合墊172時，裸片上電容器177在RFIC 174的RF輸出176與模塊167的RF輸出之間。
[0406] 箭頭173指示RF信號的RF電流的方向。如所展示，RF電流從RF輸出信號176流 動到模塊167的RF輸出。RF跡線169的在RF輸出信號176與模塊167的RF輸出之間的 部分在RF信號下行路徑中，且跡線169的位於不接收RF電流的RF輸出176上方的部分在 RF信號上行路徑中。在圖10中，電容器接合墊172位於RF下行路徑中。換句話說，RF電 流在從RF輸出176行進到襯底168上的電路的其餘部分時通過電容器線接合墊172。在本 發明的實施例中，使RF信號通過高RF損耗電鍍材料（例如Ni/Pd/Au電容器接合墊172) 產生額外RF信號損耗。
[0407] 圖11圖解說明包含襯底179及RFIC186的RFIC模塊178的擴大部分。為了簡 化而省略額外電路。襯底179包含RFIC電路跡線181以及線接合墊182及183。在本發明 的特定實施例中，線接合墊182及183包含Ni/Pd/Au。在另一實施例中，線接合墊182及 183包含高RF損耗電鍍材料。在又一實施例中，線接合墊182及183包含Ni/Au。在本發 明的特定實施例中，線接合墊182及183形成有經電鍍邊緣及側壁，如圖11中所圖解說明。 在另一實施例中，線接合墊182及183形成有不含表面電鍍材料的邊緣及側壁。
[0408] 圖11的RFIC186的布局已經重新配置以減小與流動通過裸片上無源裝置的高 RF損耗接合墊的RF電流相關聯的RF損耗。RFIC186包含RF輸出187及裸片上無源裝置 (例如電容器188)。RF輸出187是RFIC186上的來自RFIC的內部電路的RF輸出信號從 其退出RFIC186且輸入到模塊178的RF電路中的位置。在本發明的實施例中，RFIC186 的布局經配置以使得電容器188在RF輸出187之前放置於RF模塊178的RF電路181中。 在此布局中，當RF輸出187線接合到線接合墊183且裸片上電容器188線接合到線接合墊 182時，裸片上電容器188不在RFIC186的RF輸出187與模塊178的RF輸出之間。
[0409] 箭頭173再次指示RF信號的RF電流的方向。如所展示，RF電流從RF輸出信號 187流動到模塊178的RF輸出。在圖11中，無源裝置接合墊182位於RF上行路徑中。換 句話說，RF電流在從RF輸出187行進到襯底179上的電路的其餘部分時不通過無源裝置 線接合墊182。因此，在本發明的實施例中，將裸片上無源裝置放置於RFIC186的布局中以 使得針對裸片上無源裝置襯底179上的接合墊182在RF上行信號路徑中減小與將裸片上 無源裝置接合墊182放置於RF信號下行路徑中相關聯的RF信號損耗。
[0410] 為減小成本，在一些實施例中，代替Ni/Au將Ni/Pd/Au電鍍到RFIC模塊的襯底的 表面跡線上以形成線接合區。然而，Ni/Pd/Au具有比Ni/Au高的RF薄片電阻，且此導致行 進通過Ni/Pd/Au線接合區的信號比行進通過Ni/Au線接合區的信號高的RF損耗。為減小 與高RF損耗鍍層（例如，舉例來說，Ni/Pd/Au鍍層）相關聯的RF損耗，相對於RFIC輸出信 號，將與RFIC相關聯的裸片上無源裝置（例如電容器、電阻器、電感器等等）放置於RF上 行路徑中。通過將具有無源裝置的1C布置於RF信號上行路徑中，RF信號電流在組裝模塊 時不通過無源裝置的高RF損耗接合墊。
[0411] 儘管已關於Ni/Pd/Au表面鍍層描述了本文中所呈現的特定實施例，但所揭示系 統及方法適用於任何高RF損耗表面鍍層，例如，舉例來說，Sn、Pb、鐵磁性材料的其它表面 等等。特定實施例的此詳細說明並非打算為窮盡性或將本發明限於本發明的此章節中的此 處所揭示的精確形式。儘管上文出於說明性目的而描述本發明的特定實施例及實例，但如 相關領域的技術人員在給出本文中所提供的揭示內容的情況下將認識到，可在本發明的範 圍內做出各種等效修改。
[0412]IV.具有包括分級的集極的雙極電晶體
[0413] 本發明的此章節涉及在集極中具有至少一個分級的雙極電晶體，例如異質結雙極 電晶體。本發明的一個方面為包含在與基極的結處具有高摻雜濃度及其中摻雜濃度遠離基 極增加的至少一個分級的集極的雙極電晶體。在本發明的一些實施例中，高摻雜濃度可為 至少約3X1016cnT3。根據特定實施例，集極包含兩個分級。此些雙極電晶體可實施於（舉 例來說）功率放大器中。如上文所指示，本發明的這些方面可與本發明的其它方面組合以 更佳改進功率放大器模塊及其中使用功率放大器模塊的裝置的性能。
[0414] 進一步如通常所描述，本發明的此章節的方面涉及在鄰接基極的第一集極區域中 具有高摻雜濃度（舉例來說，至少約3X1016cnT3)且在鄰近所述第一集極區域的另一集極區 域中具有至少一個分級的雙極電晶體。雙極電晶體的鄰接基極的第一集極區域中的高摻雜 濃度可改進功率放大器系統中的第二溝道線性量度，例如ACPR2及/或ACLR2。然而，第一 集極區域中的高摻雜濃度還可減少雙極電晶體的增益，例如RF增益。為抵消由於第一集極 區域中的高摻雜濃度導致的增益的減少，可在另一集極區域中包含一個或一個以上分級以 從第一集極區域中的高摻雜濃度轉變到子集極。在本發明的一些實施例中，另一集極區域 包含其中摻雜濃度遠離基極以不同速率變化（舉例來說，增加）的兩個不同分級。適當地 選擇分級或多個分級（在期望個以上分級時）及第一集極區域中的摻雜濃度可產生雙極晶 體管的合意的RF增益及耐用性特性，尤其與在雙極電晶體包含平面摻雜或階梯摻雜的集 極結構的情況下相比時尤如此。
[0415] 實驗數據指示，包含此些雙極電晶體的功率放大器系統可滿足苛刻第二溝道線 性規範且還滿足RF增益規範。例如，包含此雙極電晶體的功率放大器系統在以圍繞大約 833MHz為中心的頻帶內的頻率操作時可具有不大於約-65dBc的ACPR2及至少約29dBm的 增益。相比來說，已嘗試實現ACPR2或ACLR2的所要電平的單純電路設計技術已具有有限 成功。此外，具有經增強ACPR2及/或ACLR2的其它雙極電晶體已使RF增益降級。
[0416] 現在參考圖12A，其展示根據本發明的一個特定實施例的雙極電晶體189的說明 性截面。如所圖解說明，雙極電晶體189為異質結雙極電晶體（HBT)。雙極電晶體189可 在襯底191上形成。襯底191可為半導體襯底，例如GaAs襯底。雙極電晶體189可安置於 隔離區域193與195之間。隔離區域193及195為可提供雙極電晶體189與鄰近電晶體或 其它電路元件之間的電隔離的非導電區域。舉例來說，隔離區域193及195可各自包含填 充有氮化物、聚醯亞胺或適合於電隔離的其它材料的溝槽。雖然未展示，但應理解，在襯底 191與子集極192之間可包含一個或一個以上緩衝層。所述一個或一個以上緩衝層可包含 使此材料半絕緣的植入物損壞的材料。
[0417] 雙極電晶體189可包含集極194、基極196及射極203。集極194可包含具有不同 摻雜分布概況的多個收集區域。例如，集極194可包含第一集極區域197,所述第一集極區 域鄰接基極196及包含其中摻雜濃度遠離第一集極區域197增加的至少一個分級的另一集 極區域201。如圖12A中所圖解說明，另一集極區域201可包含在第一集極區域197下方的 第二集極區域198及在第二集極區域198下方的第三集極區域199。
[0418] 第一集極區域197可鄰接基極196以形成集極-基極結。所述集極-基極結可為 p-n結。第一集極區域197可包含N+摻雜的GaAs。第一集極區域197可為平面摻雜的區 域。因此，在第一集極區域197內，摻雜濃度可為大致恆定的。雙極電晶體189的集極-基 極界面處的第一集極區域197中的摻雜濃度可影響包含雙極電晶體189的系統的線性。例 如，第一集極區域197的摻雜濃度與連同第一集極區域197的厚度一起可影響功率放大器 系統的ACPR2及/或ACLR2。第一集極區域197的較低摻雜濃度連同第一集極區域197的 較小厚度一起不可實現ACPR2及/或ACLR2的所要電平。另一方面，第一集極區域197的 較高摻雜濃度連同第一集極區域197的較大厚度一起可使雙極電晶體189的增益降級以使 得包含雙極電晶體189的系統不滿足增益規範，例如RF增益規範。鑑於此權衡，第一集極 區域197的摻雜濃度及第一集極區域197的厚度的特定值可需要經選擇以實現所要增益及 所要線性兩者。作為一個實例，針對GaAs雙極電晶體189,圖12B指示第一集極區域197具 有6X1016cnT3的摻雜濃度及2000A的厚度。
[0419] 第一集極區域197可具有經選擇以滿足包含雙極電晶體189的功率放大器系統 的ACPR2及/或ACLR2規範的摻雜濃度。作為一個實例，第一集極區域197可具有經選擇 以使得包含雙極電晶體189的系統在以圍繞大約833MHz為中心的頻帶內的頻率操作時具 有不大於約_65dBc的ACPR2及至少約29dBm的增益的摻雜濃度。在一些實施例中，第一集 極區域197可具有經選擇以使得包含雙極電晶體189的系統具有不大於約-55dBc、不大於 約-57dBc、不大於約-60dBc、不大於約-62dBc、不大於約-65dBc、不大於約-67dBc、不大於 約-70dBc、不大於約-72dBc或不大於約-75dBc的ACPR2的摻雜濃度。ACPR2的這些值可保 持系統的輸出功率的整個範圍及/或RF頻率範圍內的一個或一個以上操作頻帶。作為一 個實例，為滿足一些ACPR2及/或ACLR2規範，第一集極區域197可具有至少約3X1016cm_3 的摻雜濃度。
[0420] 在本發明的一些特定實施例中，第一集極區域197可具有以下的摻雜濃度：至 少約 3X1016cm3、至少約 3. 5X1016cm3、至少約 4X1016cm3、至少約 4. 5X1016cm3、至少 約 5X1016cm3、至少約 5. 5X1016cm3、至少約 6X1016cm3、至少約 6. 5X1016cm3、至少約 7X1016cm3、至少約 7. 5X1016cm3、至少約 8X1016cm3、至少約 8. 5X1016cm3 或至少約 9X1016cnT3。根據特定實施例，第一集極區域197可具有在以下範圍中的一者內選擇的 摻雜濃度：約 3X1016cm_3 到 9X1016cm_3、約 3X1016cm_3 到 8X1016cm_3、約 3X1016cm_3 到 7X1016cnT3、約 3X 1016cnT3 到 6X1016cnT3、約 3X1016cnT3 到 5X1016cnT3、約 4X1016cnT3 至IJ 9X1016cnT3、約 4X 1016cnT3 到 8X1016cnT3、約 4X1016cnT3 到 7X1016cnT3、約 4X1016cnT3 至lj 6X1016cnT3、約 4X 1016cnT3 到 5X1016cnT3、約 5X1016cnT3 到 9X1016cnT3、約 5X1016cnT3 至IJ 8X1016cnT3、約 5X 1016cnT3 到 7X1016cnT3、約 5X1016cnT3 到 6X1016cnT3、約 6X1016cnT3 至lj 9X1016cnT3、約 6X 1016cnT3 到 8X1016cnT3、約 6X1016cnT3 到 7X1016cnT3、約 7X1016cnT3 至IJ 9X1016cm_3、約 7X1016cm_3 到 8X1016cm_3 或約 8X1016cm_3 到 9X1016cm_3。
[0421] 根據特定實施例，第一集極區域197的厚度可在從約500A到4000A的範圍內 選擇。在這些實施例中的一些實施例中，第一集極區域197的厚度可在以下範圍中的一 者內選擇：約500A到1000A、約1000A到2000A、約1000A到3000A、約1500A 到2000A、約2000A到3000A、約2000A到4000A、約2500A到4000A或約 3000 A到4000A。這些厚度範圍中的任一者可與較早論述的摻雜濃度中的任一者組合 地實施。在圖12A的雙極電晶體189中，第一集極區域197的厚度可測量為基極196與另 一集極區域201之間的最短距離。
[0422] 第一集極區域197中的較高摻雜濃度可減小雙極電晶體189的RF增益。為了滿 足包含雙極電晶體189的系統（例如功率放大器系統）的RF增益規範，可需要對雙極晶體 管189的特徵的其它改變來抵消RF增益的此減少。雙極電晶體189的另一集極區域201中 的一個或一個以上分級可補償與第一集極區域197中的較高摻雜濃度相關聯的RF增益的 損耗中的一些或所有損耗。同時，仍可滿足包含雙極電晶體189的功率放大器系統的ACPR2 及/或ACLR2規範。
[0423] 另一集極區域201可包含其中摻雜以不同速率變化的多個分級。如圖12A及12B 中所圖解說明，另一集極區域201可包含具有第一分級的第二集極區域198及具有第二分 級的第三集極區域199。在第一分級中，摻雜濃度可在遠離基極196的方向上增加。摻雜濃 度還可在第二分級中在遠離基極196的方向上增加。摻雜濃度可在第二分級中以與在第一 分級中不同的速率增加。例如，如圖12B中所圖解說明，摻雜濃度可在第二分級中以比在第 一分級中大的速率增加。在本發明的一些其它實施方案中，第一分級及第二分級可具有以 大致相同速率增加的相應摻雜濃度。例如，可存在其中集極從第一分級轉變到第二分級的 摻雜濃度的不連續及/或可存在在第一分級與第二分級之間具有平面摻雜的集極區域。第 一分級及/或第二分級可線性或非線性地（舉例來說，拋物線地）變化。在圖12B中所圖 解說明的實例中，第一分級及第二分級兩者可具有線性地變化的摻雜濃度。
[0424] 第二集極區域198可包含N-摻雜的GaAs。第一分級可跨越第二集極區域198。 第二集極區域198中的摻雜濃度可遠離基極196及第一集極區域197增加。在一些實施例 中，鄰近第一集極區域197的第二集極區域198的摻雜濃度可以比第一集極區域197的摻 雜濃度低約一個數量級的摻雜濃度開始。舉例來說，如圖12B中所展示，第一集極區域197 的摻雜濃度可為約6X1016cnT3且第二集極區域的最低摻雜濃度可為約7. 5X1015cnT3。還如 圖12B中所展示，第二集極區域198可具有約5000A的厚度且摻雜濃度可從與第一集極 區域197的界面處的約7. 5X1015cnT3到與第三集極區域199的界面處的3X1016cnT3分級。 在一些實施例中，與第三集極區域199的界面處的摻雜濃度可與第一分級遇到第二分級處 大致相同。此可減小與集極194相關聯的電容的不連續。第一分級可減小基極到集極電容 且因此增加雙極電晶體189的增益，例如RF增益。
[0425] 第三集極區域199可包含N-摻雜的GaAs。第二分級可跨越第三集極區域199。 第三集極區域199中的摻雜濃度可遠離第二集極區域198增加。鄰近第二集極區域198的 第三集極區域199的摻雜濃度可具有大約等於第二集極區域198的最大摻雜濃度的摻雜濃 度。還如圖12B中所展示，第二集極區域198可具有約3000A的厚度且摻雜濃度可從與第 二集極區域198的界面處的約3X1016cnT3到與子集極192的界面處的6X1016cnT3分級。在 一些實施例中，第三集極區域199的最大摻雜濃度可比子集極192的摻雜濃度低約兩個數 量級。舉例來說，如圖12B中所展示，第三集極區域199的最大摻雜濃度可為約6X1016cnT3 且子集極192的摻雜濃度可為約5X1018cnT3。
[0426] 第三集極區域199在與子集極192的界面處的摻雜濃度可確定從集極到射極的 擊穿電壓，其中基極具有耦合到電位的電阻器。此擊穿電壓可稱為"BVrax"。較高BVrax可增 加安全操作區域（S0A)。與子集極192的界面處的第三集極區域199中的較高摻雜可減小 S0A。在與子集極192的界面處將第三集極區域199摻雜太低可產生太陡峭的擊穿電流，因 此減小雙極電晶體189的穩健性。在特定實施例中，與子集極192的界面處的第三集極區 域199中的摻雜濃度可在從約5X1016cnT3到9X1016cnT3的範圍內選擇。此些摻雜濃度可 產生雙極電晶體189的合意的BVrax值及/或合意的S0A。關於與雙極電晶體189相關聯的 BVeEX值的更多細節將參考圖13提供。
[0427] 基極196可包含P+摻雜的GaAs。基極196可比功率放大器系統中所使用的其它 雙極電晶體中的基極薄及/或具有較高摻雜濃度。減小基極196的厚度且增加基極196的 摻雜濃度可增加RF增益且使DC增益維持大致相同。舉例來說，在特定實施方案中，基極 196的摻雜濃度可在從約2X1019cnT3到7X1019cnT3的範圍內選擇。根據特定實施方案，基 極196的厚度可在從約350A到1400A的範圍內選擇。在一些實施方案中，基極196的 厚度可在從約500A到900A的範圍內選擇。選自本文中所揭示的範圍的任何基極厚度可 與選自本文中所揭示的範圍的基極摻雜濃度中的任一者組合地實施。作為一個實例，基極 196可具有5. 5X1019cm_3的摻雜濃度及500 A的厚度。在圖12A的雙極電晶體189中，厚 度可為射極203與第一集極區域197之間的最短距離。
[0428] 摻雜的產物及基極196的厚度可稱為"甘梅數"。在一些實施例中，甘梅數可為大 約恆定的，以使得雙極電晶體189可具有大約恆定0值。舉例來說，在選定範圍內增加基 極196的厚度可伴隨基極196的摻雜濃度的對應減少以使甘梅數保持大約恆定。作為另一 實例，在選定範圍內減少基極196的厚度可伴隨基極196的摻雜濃度的對應增加實現以使 甘梅數保持大約恆定。減小基極196的厚度且增加基極196的摻雜可導致與基極196相關 聯的電阻的不顯著改變。例如，將基極196的厚度從900A改變為500A且將基極196的 摻雜濃度從4X1019cm_3改變為5. 5X1019cm_3可對基極196的電阻具有不顯著效應。
[0429] 雙極電晶體189可包含到集極的集極觸點208、到基極196的基極觸點209及到 射極202的射極觸點212。這些觸點可提供去往及/或來自雙極電晶體189的電連接。觸 點208、209及212可由任何適合導電材料形成。如圖12A中所圖解說明，射極觸點212可 安置於頂部觸點207、底部觸點206及射極蓋202上方。
[0430] 雙極電晶體189可包含襯底191上方的子集極192。子集極192可在另一集極區 域201下方。舉例來說，如圖12A中所圖解說明，子集極192可安置於第三集極區域199與 襯底191之間。子集極192可鄰接第三集極區域199。子集極192可為平面摻雜的區域。 在一些實施例中，子集極192的摻雜濃度可比第三集極區域199的最高摻雜濃度高至少一 個或兩個數量級。如圖12B中所展示，在特定實施例中，子集極192可具有大約5X1018cm_3 的摻雜濃度且具有至少約8000A的厚度。物理接觸子集極192的集極觸點208可提供到 集極194的電連接。
[0431] 圖12C是圖解說明對應於圖12A的雙極電晶體189的部分的實例材料的圖例200。 圖12A與圖12C之間的虛線經包含以指示圖例200中的材料對應於雙極電晶體189的特定 部分。圖例200指示，在特定實施例中，襯底191可為半絕緣GaAs，子集極192可為N+GaAs， 第三集極區域199可為N-GaAs，第二集極區域198可為N-GaAs，第一集極區域197可為 N+GaAs，基極196可為P+GaAs，射極203可為N-InGaP，射極蓋202可為N-GaAs，底部觸點 206可為N+GaAs，且頂部觸點207可為InGaAs。應理解，在一些實施例中，雙極電晶體189 的區域中的一者或一者以上可包含代替圖例200中所提供的實例材料的適合替代材料。此 夕卜，在本文中所描述的雙極電晶體中的任一者中，n型摻雜與p型摻雜可貫通電晶體中的一 些或所有電晶體互換。因此，本文中所描述的特徵的任何組合可應用於NPN電晶體及/或 PNP電晶體。
[0432] 實驗數據指示，包含圖12A的雙極電晶體189的功率放大器系統當前已滿足包含 ACPR2及ACLR2的線性規範及滿足起來特別具挑戰性的RF增益規範。此外，實驗數據指 示，圖12A的雙極電晶體189具有合意的耐用性質量，舉例來說，如BVeEX值及安全操作區域 (S0A)所指示。
[0433] 圖13是圖解說明圖12A的雙極電晶體100及常規雙極電晶體的BVeEX與電流密度 之間的關係的圖表。在圖13中，" + "符號表示對應於雙極電晶體189的數據且"〇"符號表 示對應於當前現有技術水平雙極電晶體的數據。如較早所提及，BVeEX可表示其中基極具有 耦合到電位的電阻器的雙極電晶體中的從集極到射極的擊穿電壓。
[0434] 在圖13中，S0A由所圖解說明的BVCEX曲線下方的區表示。當雙極電晶體以對應於 其BVeEX曲線的電壓及電流密度操作時，雙極電晶體達到其崩潰的點。此外，當雙極電晶體 以高於其對應BVeEX曲線的電壓及電流密度操作時，雙極電晶體崩潰。
[0435] 圖13中的數據指示，雙極電晶體189在於特定電流密度下在低於對應BVeEX曲線 上的BVrax值的電壓下操作時在S0A內操作。圖13中的數據還指示，雙極電晶體189在於 特定電壓電平下在低於對應BVraxi的電流密度的電流密度下操作時在S0A內操作。此外， 只要電壓與電流密度組合低於BVeEX曲線，那麼雙極電晶體應在S0A內操作。如圖13中所 展示，雙極電晶體189具有比常規雙極電晶體大的S0A。與常規雙極電晶體相比，雙極晶體 管189具有增加的耐用性，這是因為其具有較大S0A且可在不崩潰的情況下在較高電流密 度及電壓下操作。因此，雙極電晶體189具有合意的耐用性特性。
[0436] 圖14A描繪根據另一實施例的雙極電晶體213的說明性截面。圖14A的雙極晶體 管213與圖12A的雙極電晶體189大致相同，惟圖14A的集極區域217不同於圖12A的另 一集極區域201除外。更具體來說，圖14A中所展示的本文中的集極區域217具有不同於 圖12A的另一集極區域201的摻雜分布概況。圖14B是展示圖14A的雙極電晶體213的部 分的說明性摻雜濃度的圖表。
[0437] 雙極電晶體213可類似地包含具有第一集極區域197及另一集極區域217的集極 194。第一集極區域197可包含參考圖12A的第一集極區域197所描述的特徵的任何組合。 另一集極區域217可包含其中摻雜濃度遠離基極196變化（舉例來說，增加）的單個分級。
[0438] 為了滿足包含雙極電晶體213的系統（例如功率放大器系統）的RF增益規範，雙 極電晶體213的另一集極區域217中的單個分級可補償與第一集極區域197中的較高摻雜 濃度相關聯的RF增益的損耗中的一些或所有損耗。同時，仍可滿足包含雙極電晶體213的 功率放大器系統的ACPR2及/或ACLR2規範。另一集極區域217可包含第二集極區域214 及第三集極區域216,如圖14A及14B中所圖解說明。在其它實施例中，舉例來說，如圖14D 到14F中所展示，可從集極區域217省略平面摻雜的部分。
[0439] 如圖14A及14B中所圖解說明，集極區域217可包含具有平面摻雜的第二集極區 域214。第二集極區域214可包含N-摻雜的GaAs。在一些實施例中，第二集極區域214的 摻雜濃度具有比第一集極區域197的摻雜濃度低約一個數量級的摻雜濃度。根據特定實施 例，第二集極區域的摻雜濃度可選自約7. 5X1015cnT3到1. 5X1016cnT3的範圍。第二集極區 域214可具有選自從約2000A到4000A的範圍的厚度。在一些實施例中，第二集極區域 214的摻雜濃度可大約等於第三集極區域216在其下開始分級的摻雜濃度。此可減小與集 極194相關聯的電容的不連續。
[0440] 第三集極區域216可包含N-摻雜的GaAs。單個分級可跨越第三集極區域216。 在其它實施例中，舉例來說，如圖14D到14F中所展示，單個分級可跨越相應集極區域219。 圖14A的第三集極區域216中的摻雜濃度可遠離基極196、第一集極區域197及/或第二集 極區域214增加。鄰近第二集極區域214的第三集極區域216的摻雜濃度可具有大約等於 第二集極區域214的摻雜濃度的摻雜濃度。第三集極區域216可具有選自從約4000A到 7000A的範圍的厚度。第三集極區域216中的摻雜濃度可從與第二集極區域214的界面 處的約7. 5X1015cnT3到與子集極192的界面處的至少約5X1016cnT3分級。在一些實施例 中，第三集極區域216的最大摻雜濃度可比子集極192的摻雜濃度低約兩個數量級。
[0441] 繼續參考圖14A，第三集極區域216在與子集極192的界面處的摻雜濃度可確定 BVeEX。與子集極192的界面處的第三集極區域216中的較高摻雜可減小S0A。在與子集極 192的界面處將第三集極區域216摻雜太低可產生太陡峭的擊穿電流，因此減小雙極晶體 管213的穩健性。在特定實施例中，與子集極192的界面處的第三集極區域216中的摻雜 濃度可在從約5X 1016cnT3到9X 1016cnT3的範圍內選擇。此些摻雜濃度可產生雙極電晶體 213的合意的BVeEX值及/或合意的S0A。
[0442] 如圖14C的圖例200中所展示，雙極電晶體213可由與雙極電晶體189大致相同 的材料形成，其中在集極194中具有不同摻雜分布概況。
[0443] 圖14D描繪根據本發明的另一實施例的雙極電晶體218的說明性截面。圖14D的 雙極電晶體218與圖14A的雙極電晶體213大致相同，惟圖14D的集極區域219不同於圖 14A的集極區域217除外。更具體來說，分級跨越圖14D中的集極區域219。雙極電晶體 218的集極194可由第一集極區域197及另一集極區域219組成。如圖14D中所圖解說明， 雙極電晶體218的集極194僅包含第一集極區域197及另一第二集極區域219。圖14E是 展示圖14D的雙極電晶體218的部分的說明性摻雜濃度的圖表。如圖14F的圖例200中所 展示，雙極電晶體218可由與雙極電晶體189及/或雙極電晶體213大致相同的材料形成， 其中在集極194中具有不同摻雜分布概況。
[0444] 雙極電晶體218可包含具有第一集極區域197及另一集極區域219的集極194。 第一集極區域197可包含參考圖12A的第一集極區域197所描述的特徵的任何組合。集極 區域219可包含其中摻雜濃度遠離基極196變化（舉例來說，增加）且跨越整個集極區域 219的單個分級。
[0445] 為了滿足包含雙極電晶體218的系統（例如功率放大器系統）的RF增益規範，雙 極電晶體218的集極區域219中的單個分級可補償與第一集極區域197中的較高摻雜濃度 相關聯的RF增益的損耗中的一些或所有損耗。同時，仍可滿足包含雙極電晶體218的功率 放大器系統的ACPR2及/或ACLR2規範。另一集極區域219中的分級可增加雙極電晶體 218的BVeEX& /或S0A。例如，在特定實施例中，集極區域219中的摻雜濃度可在與子集極 192的界面處具有可在從約5X1016cnT3到9X1016cnT3的範圍內選擇的摻雜濃度。集極區域 219可具有任何適合厚度或本文中所描述的分級以實現本文中所描述的一個或一個以上特 徵。在一些實施例中，集極區域可具有選自從約4000A到7000A的範圍的厚度。根據特 定實施例，集極219中的分級可從與第一集極區域197的界面處的約7. 5X1015cnT3到子集 極192附近或所述子基極處的界面處的至少約5X1016cnT3分級。
[0446] 圖15是根據與本發明相關的方法的實施例的形成雙極電晶體的過程221的說明 性流程圖。應理解，本文中所論述的過程中的任一者可包含較多或較少操作，且所述操作可 視需要以任何次序執行。此外，所述過程的一個或一個以上動作可串行或並行執行。過程 221可在形成圖12A的雙極電晶體189、圖14A的雙極電晶體213、圖14D的雙極電晶體218 或其任何組合時執行。在框222處，形成雙極電晶體的子集極。所述子集極可包含本文中 所描述的子集極（舉例來說，子集極192)的特徵的任何組合。在框223處，可形成包含至 少一個分級的集極區域。可通過此項技術中已知的任何適合摻雜方法形成所述至少一個分 級。集極區域可鄰近子集極，舉例來說，在圖12A、14A及14D的定向上直接在子集極上方。 集極區域可包含本文中參考其它集極區域201、217及/或219所描述的特徵的任何組合。 例如，在一些實施例中，集極區域可具有兩個分級。集極區域的至少一個分級可增加雙極晶 體管的RF增益及/或增加雙極電晶體的耐用性。舉例來說，至少一個分級可補償由於第一 集極區域中的高摻雜濃度導致的雙極電晶體的增益的減少中的一些或所有減少。在框224 處，可鄰接基極形成具有高摻雜濃度的不同集極區域。高摻雜濃度可為本文中所描述的第 一集極區域197的摻雜濃度中的任一者，舉例來說，至少約3. 0X1016cnT3。此外，第一集極 區域的高摻雜濃度及厚度可共同改進一個或一個以上第二溝道線性量度。
[0447] 圖16是可包含圖12A的一個或一個以上雙極電晶體189、圖14A的一個或一個以 上雙極電晶體213、圖14D的一個或一個以上雙極電晶體218或其任何組合的模塊226的 示意性框圖。模塊226可為功率放大器系統的一些或所有部分。在一些實施方案中，模塊 226可稱為多晶片模塊及/或功率放大器模塊。模塊226可包含襯底227 (舉例來說，封裝 襯底）、裸片228 (舉例來說，功率放大器裸片）、匹配網絡229等等或其任何組合。雖然未圖 解說明，但在一些實施方案中，模塊226可包含耦合到襯底227的一個或一個以上其它裸片 及/或一個或一個以上電路元件。舉例來說，所述一個或一個以上其它裸片可包含控制器 裸片，所述控制器裸片可包含功率放大器偏置電路及/或直流/直流OC/DC)轉換器。舉 例來說，安裝於封裝襯底上的實例電路元件可包含任何所要數目個電感器、電容器、阻抗匹 配網絡等等或其任何組合。
[0448] 模塊226可包含安裝於襯底227的模塊226上及/或耦合到所述襯底的多個裸片 及/或其它組件。在一些實施方案中，襯底227可為經配置以支撐裸片及/或組件且在模 塊226安裝於電路板（例如電話板）上時提供到外部電路的電連接性的多層襯底。
[0449] 功率放大器裸片228可在模塊226的輸入引腳RF_IN處接收RF信號。功率放大 器裸片228可包含一個或一個以上功率放大器，所述一個或一個以上功率放大器包含（舉 例來說）經配置以放大RF信號的多級功率放大器。功率放大器裸片228可包含輸入匹配 網絡231、第一級功率放大器232(其可稱為驅動器放大器（DA))、級間匹配網絡233、第二級 功率放大器234 (其可稱為輸出放大器（0A))或其任何組合。
[0450] 功率放大器可包含第一級功率放大器232及第二級功率放大器234。第一級功率 放大器232及/或第二級功率放大器234可包含圖12A的一個或一個以上雙極電晶體189、 圖14A的一個或一個以上雙極電晶體213、圖14D的一個或一個以上雙極電晶體218或其任 何組合。此外，圖12A的雙極電晶體189、圖14A的雙極電晶體213及/或圖14D的雙極晶 體管218可幫助滿足功率模塊226及/或功率放大器裸片228以滿足本文中所描述的線性 及/或RF增益規範中的任一者。
[0451]RF輸入信號可經由輸入匹配網絡231提供到第一級功率放大器232。匹配網絡 231可接收第一級偏置信號。第一偏置信號可在PA裸片228上、在模塊226中的PA裸片 228外部或在模塊226外部產生。第一級功率放大器232可放大RF輸入且經由級間匹配電 路233將經放大RF輸入提供到第二級功率放大器234。級間匹配電路233可接收第二級偏 置信號。第二級偏置信號可在PA裸片228上、在模塊226中的PA裸片228外部或在模塊 226外部產生。第二級功率放大器234可產生經放大RF輸出信號。
[0452] 經放大RF輸出信號可經由輸出匹配網絡229提供到功率放大器裸片228的輸出 引腳RF_0UT。匹配網絡229可提供於模塊226上以幫助減小信號反射及/或其它信號失 真。功率放大器裸片228可為任何適合裸片。在一些實施方案中，功率放大器228裸片為 砷化鎵（GaAs)裸片。在這些實施方案中的一些實施方案中，GaAs裸片具有使用異質結雙 極電晶體（HBT)工藝形成的電晶體。
[0453] 模塊226還可包含可電連接到（舉例來說）功率放大器裸片228的一個或一個以 上電力供應器引腳。在一些實施方案中，所述一個或一個以上電力供應器引腳可將可具有 不同電壓電平的供應電壓（例如VSUPPm及VsumY2)提供到功率放大器。模塊226可包含可 (舉例來說）由多晶片模塊上的跡線形成的電路元件，例如電感器。所述電感器可操作為扼 流圈電感器，且可安置於供應電壓與功率放大器裸片228之間。在一些實施方案中，所述電 感器是表面安裝的。另外，所述電路元件可包含與所述電感器並聯電連接且經配置以在於 引腳RF_IN上接收的信號的頻率附近的頻率下諧振的電容器。在一些實施方案中，所述電 容器可包含表面安裝電容器。
[0454] 模塊226可經修改以包含更多或更少組件，包含（舉例來說）額外功率放大器裸 片、電容器及/或電感器。舉例來說，模塊226可包含一個或一個以上額外匹配網絡229。作 為另一實例，模塊226可包含額外功率放大器裸片以及經配置以操作為安置於模塊226的 所述額外功率放大器裸片與電力供應器引腳之間的並聯LC電路的額外電容器及電感器。 模塊226可經配置以具有額外引腳，例如在其中單獨電力供應被提供到安置於功率放大器 裸片228上的輸入級的實施方案及/或其中模塊226跨過多個頻帶操作的實施方案中。
[0455] 模塊226可具有約3. 2V到4. 2V的低電壓正偏置供應、良好線性（舉例來說， 滿足本文中所描述的第二溝道線性規範中的任一者）、高效率（舉例來說，在28. 25dBm 下大約40 %的PAE)、大的動態範圍、小且低輪廓封裝（舉例來說，具有10墊配置的 3mmX3mmX0? 9mm)、關閉電源控制、支持低集極電壓操作、數字啟用、不需要參考電壓、CMOS 兼容控制信號、集成式方向耦合器或其任何組合。
[0456] 在本發明的一些實施方案中，模塊226為功率放大器模塊，所述功率放大器模塊 為針對寬帶碼分多址（WCDMA)應用開發的完全匹配的10墊表面安裝模塊。此小且高效模 塊可將全1920MHz到1980MHz帶寬覆蓋範圍包裝成單個緊湊封裝。由於貫通整個功率範圍 獲得的高效率，因此模塊226可給行動電話提供合意的通話時間優點。模塊226可藉助高 功率附加效率滿足高速下行連結包存取（HSDPA)、高速上行連結包存取（HSUPA)及長期演 進（LTE)數據發射的嚴格光譜線性需要。方向耦合器可集成到模塊226中且可因此消除對 外部耦合器的需要。
[0457] 裸片228可為體現於包含模塊226的所有有源電路（例如圖12A的一個或一個以 上雙極電晶體189、圖14A的一個或一個以上雙極電晶體213、圖14D的一個或一個以上雙 極電晶體218或其任何組合）的單個砷化鎵（GaAs)微波單片集成電路（MMIC)中的功率放 大器裸片。麗1C可包含板上偏置電路以及輸入匹配網絡231及級間匹配網絡233。輸出匹 配網絡229可具有體現為與模塊226的封裝內的裸片228分離以增加及/或最優化效率及 功率性能的50歐姆負載。
[0458] 模塊226可藉助提供所有正電壓DC供應操作同時維持高效率及良好線性（舉 例來說，滿足本文中所描述的第二溝道線性規範中的任一者）的GaAs異質結雙極電晶體 (HBT)BiFET工藝製造。到模塊226的初級偏置可由任何三節Ni-Cd電池、單節Li離子電池 或具有選自約3. 2V到4. 2V的範圍內的輸出的其它適合電池直接或經由中間組件供應。在 一些實施方案中，不需要參考電壓。關閉電源可通過將啟用電壓設定為零伏而實現。根據 一些實施方案，不需要外部供應器側開關，這是因為在由電池供應全初級電壓的情況下典 型"斷開"洩漏為幾微安。
[0459] 本文中所描述的裝置、系統、方法及設備中的任一者可實施於多種電子裝置（例 如移動裝置（其還可稱為無線裝置））中。圖17是可包含圖12A的一個或一個以上雙極晶 體管189、圖14A的一個或一個以上雙極電晶體213、圖14D的一個或一個以上雙極電晶體 218或其任何組合的實例移動裝置236的示意性框圖。
[0460] 移動裝置236的實例可包含但不限於蜂窩式電話（舉例來說，智慧型電話）、膝上型 計算機、平板計算機、個人數字助理（PDA)、電子書讀取器及可攜式數字媒體播放器。例如， 移動裝置236可為經配置以使用（舉例來說）全球移動系統（GSM)，碼分多址（CDMA)，3G、 4G及/或長期演進（LTE)通信的多頻帶及/或多模式裝置（例如多頻帶/多模式移動電 話）。
[0461] 在特定實施例中，移動裝置236可包含以下裝置中的一者或一者以上：切換組件 237,收發器組件238,天線239,可包含圖1A的一個或一個以上雙極電晶體189、圖14A的 一個或一個以上雙極電晶體213、圖14D的一個或一個以上雙極電晶體218的功率放大器 241，控制組件242,計算機可讀媒體243,處理器244,電池246及供應控制塊247。
[0462] 收發器組件238可產生RF信號以供經由天線239發射。此外，收發器組件238可 從天線239接收傳入RF信號。
[0463] 應理解，與RF信號的發射及接收相關聯的各種功能性可通過在圖17中共同表示 為收發器238的一個或一個以上組件實現。舉例來說，單個組件可經配置以提供發射及接 收功能性兩者。在另一實例中，發射及接收功能性可由單獨組件提供。
[0464] 類似地，應進一步理解，與RF信號的發射及接收相關聯的各種天線功能性可通過 在圖17中共同表示為天線239的一個或一個以上組件實現。舉例來說，單個天線可經配置 以提供發射及接收功能性兩者。在另一實例中，發射及接收功能性可由單獨天線提供。在 又一實例中，與移動裝置236相關聯的不同頻帶可具備不同天線。
[0465] 在圖17中，將來自收發器238的一個或一個以上輸出信號描繪為經由一個或一個 以上發射路徑提供到天線239。在所展示的實例中，不同發射路徑可表示與不同頻帶及/或 不同功率輸出相關聯的輸出路徑。例如，所展示的兩個實例功率放大器241可表示與不同 功率輸出配置（例如，低功率輸出及高功率輸出）相關聯的放大及/或與不同頻帶相關聯 的放大。
[0466] 在圖17中，將來自天線239的一個或一個以上經檢測信號描繪為經由一個或一個 以上接收路徑提供到收發器238。在所展示的實例中，不同接收路徑可表示與不同頻帶相關 聯的路徑。舉例來說，所展示的四個實例路徑可表示一些移動裝置236具備的四頻帶能力。
[0467] 為促進接收與發射路徑之間的切換，切換組件237可經配置以將天線239電連接 到選定發射或接收路徑。因此，切換組件237可提供與移動裝置236的操作相關聯的若干 個切換功能性。在特定實施例中，切換組件237可包含經配置以提供與（舉例來說）不同 頻帶之間的切換、不同功率模式之間的切換、發射與接收模式之間的切換或其某一組合相 關聯的功能性的若干個開關。切換組件237還可經配置以提供包含信號的濾波的額外功能 性。舉例來說，切換組件237可包含一個或一個以上雙工器。
[0468] 移動裝置236可包含一個或一個以上功率放大器241。RF功率放大器可用以使具 有相對低功率的RF信號的功率升壓。此後，經升壓RF信號可用於多種目的，包含驅動發射 器的天線。功率放大器241可包含於電子裝置（例如行動電話）中以放大RF信號以供發 射。舉例來說，在具有用於在3G及/或4G通信標準下通信的架構的行動電話中，可使用功 率放大器來放大RF信號。管理RF信號的放大可為合意的，這是因為所要發射功率電平可 取決於用戶遠離基站及/或移動環境多遠。功率放大器還可用以幫助隨時間調節RF信號 的功率電平，以便在經指派接收時槽期間阻止發射信號幹擾。功率放大器模塊可包含一個 或一個以上功率放大器。
[0469] 圖17展示在特定實施例中，可提供控制組件242,且此組件可包含經配置以提供 與切換組件237、功率放大器241、供應控制件247及/或其它操作組件的操作相關聯的各 種控制功能性的電路。
[0470] 在本發明的特定實施例中，處理器244可經配置以促進本文中所描述的各種功能 性的實施。與本文中所描述的組件中的任一者的操作相關聯的電腦程式指令可存儲於可 指導處理器244的計算機可讀存儲器243中，以使得存儲於計算機可讀存儲器中的指令產 生包含實施本文中所描述的移動裝置、模塊等的各種操作特徵的指令的製造物件。
[0471] 所圖解說明的移動裝置236還包含供應控制塊247,所述供應控制塊可用以將電 力供應提供到一個或一個以上功率放大器241。舉例來說，供應控制塊247可包含DC/DC轉 換器。然而，在特定實施例中，供應控制塊247可包含其它塊，例如，舉例來說，經配置以基 於將放大的RF信號的包絡使提供到功率放大器241的供應電壓變化的包絡追蹤器。
[0472] 供應控制塊247可電連接到電池246,且供應控制塊247可經配置以基於DC/DC轉 換器的輸出電壓使提供到功率放大器241的電壓變化。電池246可為供在移動裝置236中 使用的任何適合電池，包含（舉例來說）鋰離子電池。藉助包含圖1A的一個或一個以上雙 極電晶體189、圖14A的一個或一個以上雙極電晶體213、圖14D的一個或一個以上雙極晶 體管218或其任何組合的至少一個功率放大器241，電池246的電力消耗可減小及/或功率 放大器241的可靠性可得以改進，藉此改進移動裝置236的性能。
[0473] 上文所描述的實施例中的一些實施例已連同包含功率放大器的模塊及/或電子 裝置（例如行動電話）一起提供實例。然而，所述實施例的原理及優點可用於需要在不犧 牲RF增益的情況下具有高電平的第二溝道線性的雙極電晶體的任何其它系統或設備。
[0474] 實施本發明的一個或一個以上方面的系統可在各種電子裝置中實施。電子裝置 的實例可包含但不限於消費電子產品、消費電子產品的部分、電子測試裝備等。更具體來 說，經配置以實施本發明的一個或一個以上方面的電子裝置可包含但不限於RF發射裝置、 具有功率放大器的任何可攜式裝置、行動電話（舉例來說，智慧型電話）、電話、基站、超微型 小區、雷達、經配置以根據無線保真及/或藍牙標準通信的裝置、電視、計算機監視器、計算 機、手持式計算機、平板計算機、膝上型計算機、個人數字助理（PDA)、微波、冰箱、汽車、立體 聲系統、DVD播放器、CD播放器、VCR、MP3播放器、無線電器件、攝錄像機、相機、數位相機、便 攜式存儲器晶片、清洗機、乾燥機、清洗機/乾燥機、複印機、傳真機器、掃描儀、多功能外圍 裝置、腕錶、時鐘等。消費電子產品的部分可包含多晶片模塊（包含RF發射線）、功率放大 器模塊、集成電路（包含RF發射線）、襯底（包含RF發射線）等等或其任何組合。此外，電 子裝置的其它實例還可包含但不限於存儲器晶片、存儲器模塊、光學網絡或其它通信網絡 的電路及磁碟驅動器電路。此外，電子裝置可包含未完成的產品。
[0475]V.具有三模式輸入/輸出接口的雙模式功率放大器控制件
[0476] 根據本發明的一些實施例，本發明的此章節涉及一種可用以在單個數字控制接口 裸片內提供射頻前端（RFFE)串行接口及三模式通用輸入/輸出（GPI0)接口兩者的雙模式 控制接口。在特定實施例中，所述雙模式控制接口或數字控制接口可與功率放大器通信。此 夕卜，所述雙模式控制接口可用以設定所述功率放大器的模式。如上文所指示，本發明的這些 方面可與本發明的其它方面組合以進一步改進功率放大器模塊及其中使用功率放大器模 塊的裝置的性能。
[0477] 當引入新標準或修改現有標準時，通常有必要引入新組件或修改現有組件以使用 新或經更新標準。舉例來說，採用用於支持模塊（例如功率放大器模塊）內的多個配置模 式的MiPi?RF前端（RFFE)標準串行接口可意指希望支持新標準的裝置製造商可需要使 用支持RFFE標準的新前端組件。具有使用RFFE標準的客戶及使用不同標準（例如通用輸 入/輸出（GPI0)接口）的客戶的前端組件的製造商必須製造兩種單獨組件。此可為高成 本的，這是因為（舉例來說）必須花費更多時間及人力資源來生產兩種類型的前端裝置。
[0478] 此外，可通常需要希望支持兩個標準的裝置製造商重新設計其產品以配合兩個或 兩個以上組件來支持所述標準。此可不僅需要更大物理空間，而且其還可導致較大電力消 耗，這是因為（舉例來說）多個接口組件可各自消耗電力。
[0479] 有利地，本發明的此章節的實施例提供一種用於在不增加裸片的大小或支持前端 接口所需的引腳的數目的情況下在單個裸片中實施多個標準的系統及方法。此外，在一些 實施例中，與使用實施單個接口標準的組件的裝置相比，未增加電力消耗。此外，本發明的 實施例提供單個接口組件或裸片以在不對現有裝置進行任何修改的情況下支持RFFE串行 接口、GPI0接口或兩個接口。在特定實施方案中，單個組件的大小及引腳計數可保持與實 施RFFE接口及GPI0接口中的僅一者的裸片相同。
[0480] 在本發明的特定實施例中，接口組件或數字控制接口包含實施M【PI?RFFE串行 接口的功能性的RFFE核心。此RFFE核心可經配置以從電壓輸入/輸出（VI0)引腳接收電 力。在若干個實施方案中，當未在使用中時，所述RFFE核心可停止接收電力。當不給RFFE 核心供電時，數字控制接口可經配置以使用將信號提供到RFFE核心的引腳作為GPI0接口。 通過使用組合邏輯，數字控制接口可控制是否將與RFFE串行接口或GPI0接口的使用相關 聯的信號提供到（舉例來說）功率放大器。有利地，在特定實施例中，通過在單個裸片上合 並RFFE串行接口與GPI0接口，可能在不疏遠仍使用GPI0接口的任何製造商的情況下無縫 採用RFFE串行標準。本文中描述關於組合RFFE串行標準與GPI0接口的更多細節。
[0481]A.電子裝置
[0482] 圖18圖解說明根據本發明的方面的無線裝置248的實施例。本發明的應用並不 限於無線裝置且可應用於具有或不具有功率放大器的任何類型的電子裝置。舉例來說，實 施例可應用於有線裝置、天氣感測裝置、RADAR、SONAR、微波爐及可包含功率放大器的任何 其它裝置。此外，本發明的實施例可應用於可包含經由前端接口控制的一個或一個以上組 件的裝置。舉例來說，本發明的實施例可應用於可用於（僅列舉幾個）功率放大器供應調 節、天線開關模塊（ASM)及天線負載調諧模塊的開關模式電力供應器（SMPS)裝置。雖然本 發明並不限於無線裝置或控制功率放大器，但為簡化論述，將關於無線裝置248及功率放 大器模塊249描述若干個實施例。
[0483] 無線裝置248可包含功率放大器模塊249。功率放大器模塊249可通常包含具有 功率放大器251及用於控制功率放大器251的功率放大器控制器252的任何組件或裝置。 雖然未如此限制，但控制功率放大器251通常指設定、修改或調整由功率放大器251提供的 功率放大量。在一些實施方案中，功率放大器251可包含功率放大器控制器252。此外，功 率放大器模塊249可為包含功率放大器控制器252及功率放大器251的功能性的單個組 件。在其它實施方案中，無線裝置248可包含作為單獨且相異的組件的功率放大器251及 功率放大器控制器252。
[0484] 此外，無線裝置248可包含數字控制接口 253。在一些實施例中，功率放大器模塊 249包含數字控制接口 253。一般來說，數字控制接口 253可包含可支持多種類型的前端接 口的任何類型的控制接口。舉例來說，所圖解說明的數字控制接口 253可支持MIPI?射頻 (RF)前端（RFFE)串行接口 254及通用輸入/輸出（GP10)接口 256兩者。在若干個實施例 中，數字控制接口 253可支持多種類型的前端接口以使得所述接口可在不需要電路設計改 變或接合改變的情況下在同一組件裸片上共存。此外，在一些實施例中，數字控制接口 253 可在不增加經暴露以供無線裝置248使用的接口引腳或連接點的數目的情況下支持多個 前端接口。有利地，在若干個實施例中，數字控制接口 253可與在不修改數字控制接口 253 的情況下支持不同接口標準的裝置一起使用。舉例來說，圖18的所圖解說明的數字控制接 口 253可在不修改數字控制接口 253的情況下與支持\_1IPhRm(、GPIO或所述兩者的組 合的裝置一起使用。
[0485] 在特定實施方案中，數字控制接口 253可用作功率放大器模塊249與確定或設定 功率放大器模塊249、功率放大器控制器252、功率放大器251或可由數字控制接口 253控 制的任何其它組件的操作模式的信號源之間的中間物或管理器。所述信號源可包含經配置 以將可致使數字控制接口 253確定或設定（舉例來說）功率放大器模塊249的操作模式的 信號提供到數字控制接口 253的任何組件。例如，如圖18中所圖解說明，所述信號源可為 收發器257。或者或另外，所述信號源可包含基帶晶片258、數位訊號處理器（DSP) 259或可 將一個或一個以上信號提供到數字控制接口 253以致使數字控制接口 253設定功率放大器 模塊249或功率放大器251的操作模式的任何其它組件。
[0486] 在設定功率放大器251的模式的情景的一個實例中，收發器從（舉例來說）天線 261或DSP259接收信號。響應於接收到所述信號，收發器257可將一個或一個以上信號提 供到與設定功率放大器251的操作模式相關聯的數字控制接口 253。數字控制接口 253可基 於來自收發器257的所接收信號而確定所述所接收信號是與RFFE串行接口 254還是GPI0 接口 256相關聯。數字控制接口 253可接著使用所識別接口（例如，RFFE串行接口 254、 GPI0接口 256或數字控制接口 253可包含的任何其它接口）處理所述所接收信號。接著， 基於處理所述所接收信號的結果，數字控制接口 253可將模式設定信號提供到功率放大器 控制件252,所述功率放大器控制件可基於所述模式設定信號而設定功率放大器251的模 式。
[0487] 一般來說，功率放大器251的模式設定對應於接著被提供到裝置（例如，無線裝置 248)的組件的信號的功率放大的速率或數量。此信號可經提供以給所述組件供電或以供由 無線裝置248的所述組件處理。功率放大器模塊可從電力供應器262接收電力。功率放大 器模塊249可接著通過電力分配總線263將電力分配到如所圖解說明的無線裝置248中所 包含的若干個組件。
[0488] 無線裝置248可包含若干個額外組件。這些額外組件中的至少一些組件可經由電 力分配總線263接收電力。此外，所述額外組件中的至少一些組件可與數字控制接口 253 通信且可致使數字控制接口 253修改功率放大器模塊249的設定。舉例來說，無線裝置248 可包含數/模轉換器（DAC) 264、顯示處理器266、中央處理器267、用戶接口處理器268、模 /數轉換器269及存儲器271。
[0489] 此外，提供圖18中所圖解說明的無線裝置248的組件作為實例。無線裝置248可 包含其它組件。舉例來說，無線裝置248可包含音頻處理器、陀螺儀或加速度計。此外，各 種所圖解說明的組件可組合成較少組件或分離成額外組件。舉例來說，DAC264與ADC269 可組合成單個組件，且基帶晶片258可與收發器257組合。作為另一實例，收發器257可分 解成單獨接收器與發射器。
[0490] B.數字控制接口
[0491] 圖19圖解說明根據本發明的方面的識別為數字控制接口 272的數字控制接口的 特定實施例。數字控制接口 272包含RFFE串行接口及GPIO接口兩者。有利地，在特定實 施例中，數字控制接口 272可實施於具有與包含RFFE串行接口及GPI0接口中的一者的控 制接口相同的數目個引腳的相同大小的封裝中。對使用或需要小封裝的應用（例如可需要 3mmX3mm模塊的應用）來說，在不擴展單個晶片的大小的情況下在所述晶片內組合多個接 口類型的能力是特別有利的。
[0492] 數字控制接口272包含經配置以提供MIPI? RFFE串行接口的功能性的RFFE核 心273。此外，數字控制接口272包含若干個輸入引腳：VI0引腳274、時鐘/模式引腳276 及數據/啟用引腳277。
[0493]VI0引腳274經配置以接收指示數字控制接口 272應操作為RFFE串行接口還是 GPI0接口的信號。在所圖解說明的實施例中，數字控制接口 272在VI0引腳274接收到邏 輯高信號時操作為RFFE串行接口且在VI0引腳274接收到邏輯低信號時操作為GPI0接口。 然而，在一些實施方案中，數字控制接口 272可經配置以在VI0引腳274接收到邏輯低信號 時操作為RFFE串行接口且在VI0引腳274接收到邏輯高信號時操作為GPI0接口。所述邏 輯低信號可與定義為低的任何值（例如〇伏、-5伏或其它）相關聯。類似地，所述邏輯高 信號可與定義為高的任何值（例如〇伏、+5伏或其它）相關聯。在一些實施方案中，所述 邏輯低信號可與將VI0引腳274連接到接地相關聯。類似地，在一些情形中，所述邏輯高信 號可與將VI0引腳274連接到電壓源相關聯。
[0494] 除設定數字控制接口 272的操作模式之外，VI0引腳274還可將電力從電源（例 如電力供應器262 (圖18))提供到RFFE核心273。因此，在一些實施例中，當VI0引腳274 被設定為邏輯低或接地時，不給RFFE核心273供電且數字控制接口 272經配置以充當GPI0 接口。另一方面，在一些實施例中，當VI0引腳274被設定為邏輯高或者直接或間接地連接 到電源時，給RFFE核心273提供電力且數字控制接口 272經配置以充當RFFE串行接口。
[0495] 此外，數字控制接口 272包含電力接通復位278,所述電力接通復位可以硬體、軟 件或所述兩者的組合實施。電力接通復位278經配置以促進將RFFE核心273復位。在一 些實施例中，電力接通復位278可用作反轉延遲函數。所述反轉延遲函數經配置以在將數 字控制接口 272配置為RFFE串行接口時提供用於將與RFFE核心273相關聯的一個或一個 以上邏輯塊及/或一個或一個以上寄存器設定為已知條件或值的充足時間。雖然在一些情 形中時間的長度可為應用特定的，但在其它情形中時間的長度可基於硬體設計及/或實施 方案的特性。舉例來說，所需時間量可取決於時鐘頻率、邏輯組件的大小、直接或間接地連 接到數字控制接口 272的組件的類型等。此外，當初始化RFFE核心273或使RFFE核心273 脫離復位狀態時，將邏輯塊及/或寄存器設定為已知值可發生。
[0496] 在一些實施方案中，電力接通復位278可經配置以將選擇信號提供到組合邏輯塊 279。舉例來說，假設數字控制接口 272經配置以在VI0引腳274接收到邏輯低信號時操作 為GPI0接口且在VI0引腳274接收到邏輯高信號時操作為RFFE串行接口。繼續此實例， 當VI0引腳274接收到邏輯低信號時，由電力接通復位278提供的選擇信號可致使組合邏 輯塊279將輸入到數據/啟用引腳277及時鐘/模式引腳276的信號分別輸出到啟用電平 移位器282及模式電平移位器283。或者，如果VI0引腳274接收到邏輯高信號，那麼由電 力接通復位278提供的選擇信號可致使組合邏輯塊279將由RFFE核心273提供的信號輸 出到啟用電平移位器282及模式電平移位器283。在特定實施例中，組合邏輯塊279可在將 從數據/啟用引腳277及時鐘/模式引腳276或RFFE核心273接收的信號輸出到所述電 平移位器之前延遲或以其它方式修改所述信號。
[0497] 此外，在一些情形中，電力接通復位278可經配置以將電平移位器281中的一者或 一者以上置於默認狀態中。舉例來說，當RFFE核心273處於復位狀態中時，可將電平移位器 281置於默認或復位狀態中。在一些設計中，電力接通復位278可連接到與經配置以在GPI0 接口模式期間為高的每一電平移位器相關聯的默認高引腳且連接到與經配置以在GPI0接 口模式期間為低的每一電平移位器相關聯的默認低引腳。在一些實施方案中，將電平移位 器281設定到默認狀態中可致使電平移位器281基於由默認引腳284提供的默認輸入信號 而輸出值。雖然將默認引腳284圖解說明為接收默認輸入信號，但在若干個實施例中，默認 引腳284繫結到默認高及默認低輸入中的一者。因此，在一些情形中，所述默認值可被預配 置，而在其它情形中，所述默認值可基於配置或操作而為可變化的。在一些設計中，每一電 平移位器281可與不同默認值或信號相關聯是可能的。或者，每一電平移位器281可與同 一默認值或信號相關聯。
[0498] 可通過Vcc引腳287給電平移位器281中的每一者供電。在一些實施方案中，每 一電平移位器281可分別連接到電源。或者，單個電平移位器281可直接或間接地連接到 電源，且其餘電平移位器281可通過到電平移位器281的連接或連接到電源的其它組件而 獲得電力。此外，電平移位器282及283可以類似方式各自連接到電源，或可連接到電平移 位器或者可將電力提供到電平移位器282及283的其它組件。在特定實施例中，電平移位 器281、282及283經配置以調整所接收信號的電壓電平且輸出經修改信號。雖然未如此限 制，但電平移位器281、282及283可調整所接收信號的電壓電平以大致匹配在Vcc引腳287 處施加的電壓。
[0499] 雖然圖19圖解說明兩個電平移位器281，但本發明並未如此限制。RFFE核心273 可與一個、兩個、三個或任何所要數目個額外電平移位器281直接或間接地通信。此外，在 一些情形中，數字控制接口 272包含與RFFE核心273包含的寄存器（未展示）的數目一樣 多的電平移位器281。每一寄存器可將與寄存器的值相關聯的信號提供到對應電平移位器 281。在一些情形中，可存在比寄存器多或少的電平移位器281。舉例來說，每一電平移位 器281可與兩個寄存器相關聯。在此實例中，RFFE核心273內部的邏輯可確定哪一寄存器 的值被提供到對應電平移位器281。作為第二實例，RFFE核心273可包含經包含以供RFFE 核心273內部使用的額外寄存器。在此實例中，並非RFFE核心273的所有寄存器均可與電 平移位器281相關聯。下文關於圖20更詳細地描述電平移位器281、282及283。
[0500] 如先前所指示，RFFE核心273可包含一組寄存器（未展示）。在特定情形中，可將 所述組寄存器設定為未知值。舉例來說，當第一次給無線裝置248供電時，可將所述組寄存 器設定為未知值。作為第二實例，在其中VI0引腳274用作RFFE核心273的電源及RFFE 與GPI0模式之間的模式選擇器兩者的實施方案中，當將數字控制接口 272第一次從GPI0 接口轉變到RFFE串行接口時，可將所述組寄存器設定為未知值。為確保在最初給RFFE核 心273供電或使所述RFFE核心脫離復位狀態時將寄存器設定為已知值，RFFE核心273可 經配置以將所述組寄存器中的每一者的值設定為由一組捆綁默認286提供的值。在特定實 施方案中，捆綁默認286可等效於提供到默認引腳284的值。
[0501]RFFE核心273可經配置以從時鐘/模式引腳276接收時鐘信號。此時鐘信號可基 於RFFE核心273的實施方案而設定為任何頻率或信號形狀。在一些實施方案中，所述時鐘 信號可為具有26MHz或26MHz以下的頻率的方形波。此外，RFFE核心273的數據接口可為 雙向的。因此，RFFE核心273可在RFFE核心273的數據輸入處從數據/啟用引腳277接收 數據。類似地，RFFE核心273可將數據從RFFE核心273的數據輸出提供到數據/啟用引 腳277。如圖19中所圖解說明，通過緩衝器288及289,可緩衝數據輸入及數據輸出兩者。 在一些實施例中，所述緩衝器可為三態緩衝器。在一些實施方案中，RFFE核心273的輸出 啟用經配置以控制緩衝器288及289以啟用數據輸出及數據輸入兩者以共享去往及來自數 據/啟用引腳277的同一線。因此，在一些實例中，當從RFFE核心273讀取數據時，緩衝器 288啟用數據流，而緩衝器289阻止數據流或被設定為高阻抗。類似地，在一些實例中，當將 數據寫入到RFFE核心273時，緩衝器289啟用數據流，而緩衝器288阻止數據流或被設定 為高阻抗。
[0502] 以下是針對數字控制接口 272的使用情形的非限制性實例。根據本文所描述的各 種實施例，其它操作及使用是可能的。在一個實例使用情形中，在VI0引腳274處接收邏輯 低信號。舉例來說，此信號可從收發器257(圖18)接收。接收到邏輯低信號致使數字控制 接口 272操作為GPI0接口。因此，在此實例中，RFFE核心273為非作用的。此外，組合邏 輯塊279將在時鐘/模式引腳276及數據/啟用引腳277處接收的信號分別傳遞到模式電 平移位器283及啟用電平移位器282。電平移位器282及283在修改所述信號的電壓電平 後將所述信號提供到功率放大器控制器252。功率放大器控制器252 (圖18)基於從電平 移位器282及283接收的所述信號而控制功率放大器251以設定由功率放大器251接收的 信號（例如由電力供應器262或收發器257提供的信號）的放大電平。功率放大器控制器 252還可從電平移位器281接收與默認相關聯的信號。如果如此，那麼功率放大器控制器 252可忽視來自電平移位器281的信號或可部分地基於從電平移位器281接收的信號而控 制功率放大器251。
[0503] 作為第二實例使用情形，繼續參考圖18及19,在VI0引腳274處接收邏輯高信號。 舉例來說，此信號可從圖18的基帶晶片258接收。接收到邏輯低信號致使數字控制接口 272操作為RFFE串行接口。因此，在此實例中，RFFE核心273為作用的且組合邏輯塊279 將從RFFE核心273接收的模式及啟用信號分別傳遞到模式電平移位器283及啟用電平移 位器282。電平移位器282及283在修改所述信號的電壓電平後將所述信號提供到功率放 大器控制器252。功率放大器控制器252可部分地基於從電平移位器282及283接收的信 號而控制功率放大器251。在特定實施例中，當數字控制接口 272正操作為RFFE串行接口 時，功率放大器控制器252可忽視電平移位器282及283的信號。
[0504] 繼續第二實例使用情形，RFFE核心273可從時鐘/模式引腳276接收時鐘信號且 從數據/啟用引腳277接收地址信號。或者或另外，RFFE核心273可從數據/啟用引腳 277接收數據信號。在一些情形中，在地址信號之後接收數據信號。或者，可在地址信號之 前接收數據信號。此外，在其中數字控制接口 272包含單獨地址引腳（未展示）的實施例 中，RFFE核心273可至少部分地並行接收地址信號及數據信號。
[0505]RFFE核心273可使用時鐘信號來同步化與RFFE核心273相關聯的一個或一個以 上組件的操作。此外，可使用時鐘信號來促進識別寄存器地址及與從數據/啟用引腳277 接收的信號相關聯的數據。RFFE核心273可使用地址信號來識別與RFFE核心273相關聯 的寄存器。RFFE核心273可接著將與數據信號相關聯的數據存儲於寄存器處。在一些實 施例中，RFFE核心273可基於數據信號而修改寄存器處的現有數據。此外，在一些情形中， 在數據/啟用引腳277處接收的信號可控制RFFE核心273或致使RFFE核心273修改其操 作。
[0506] 在特定實施例中，RFFE核心273可將一個或一個以上信號提供到電平移位器281。 由RFFE核心273提供的信號可與存儲於與RFFE核心273相關聯的寄存器處的值及/或信 號相關聯。此外，電平移位器281可接著將信號及/或信號的經修改版本提供到功率放大 器控制器252。功率放大器控制器252至少部分地基於來自電平移位器281的信號（且在 一些情形中，至少部分地基於來自模式電平移位器283及/或啟用電平移位器282的信號） 而設定功率放大器251的配置。
[0507] -般來說，在VI0引腳274、時鐘/模式引腳276及數據/啟用引腳277處接收的 信號為數位訊號。然而，在一些實施例中，所述所接收信號中的一者或一者以上可為模擬信 號。例如，在VI0引腳274處接收的信號可為模擬信號。此外，圖19中所圖解說明的組件 中的每一者可包含於單個晶片或裸片（例如數字控制接口 253)中。有利地，在特定實施例 中，在單個裸片中包含數字控制接口 272的組件中的每一者啟用無線裝置（例如無線裝置 248)以具有在不需要多個晶片的情況下使用RFFE串行接口、GPI0接口或兩種類型的接口 的能力。通過代替多個晶片使用單個晶片，特定實施例可減小電力消耗且減小功率放大器 251或可使用控制接口的任何其它模塊的控制接口所需的佔用面積。
[0508] C.電平移位器
[0509] 圖20圖解說明根據本發明的方面的電平移位器291的實施例。電平移位器281、 282及283的實施例可等效於或大致等效於電平移位器291。在一些實施方案中，電平移位 器281、282及283可在設計上不同於電平移位器291。然而，所述電平移位器中的每一者能 夠修改輸入信號的電壓。在一些情形中，輸入信號的電壓經移位或修改以匹配在Vcc引腳 287 (圖19)處提供的電壓。在其它情形中，在介於輸入電壓與在Vcc引腳287處提供的電 壓之間的範圍內移位或修改輸入信號的電壓。
[0510] 在操作期間，電平移位器291能夠在輸入292處接收輸入信號。此輸入信號可通 常包含使得其電壓電平被修改的任何信號。因此，例如，所述輸入信號可包含先前關於圖19 所描述的信號中的一者或一者以上。舉例來說，所述輸入信號可為從RFFE核心273 (包含 從與RFFE核心273相關聯的寄存器中的一者）提供的信號。作為第二實例，所述輸入信號 可為由組合邏輯塊279提供的信號。
[0511] 將在輸入292處接收的輸入信號提供到鎖存器293。鎖存器293可包含任何類型 的觸發器。舉例來說，如圖20中所圖解說明，鎖存器293可為基於"與非"的RS觸發器。然 而，其它類型的觸發器是可能的。舉例來說，鎖存器293可為基於"或非"的RS觸發器。在 特定實施例中，鎖存器293確保來自鎖存器293的非重疊輸出。確保非重疊輸出確保每一 對NFET電晶體294不在同時啟動。在一些實施例中，可使用具有延遲元件的兩個並行信號 路徑來確保每一對NFET電晶體294不在同時啟動。
[0512] 在一些實施方案的情況下，鎖存器293提供兩個信號，一個信號來自"與非"門中 的每一者（例如，設定信號及復位信號）。可將所述信號中的每一者提供到一對NFET晶體 管294。可通過來自鎖存器293的信號啟動NFET電晶體294。當啟動時，所述NFET電晶體 設定交叉耦合對PFET電晶體296的狀態。交叉耦合對PFET電晶體296致使輸入信號的電 壓電平被電平移位。接著在輸出297處將此經電平移位的信號提供到（舉例來說）圖18 中所展示的功率放大器控制器252或功率放大器251。在一些實施例中，例如在可能期望負 輸出電壓操作時，NFET電晶體294可為PFET電晶體且PFET電晶體296可為NFET電晶體。
[0513] 在本發明的一些實施例中，不在輸入292處提供信號或所述信號大致為零是可能 的。在此些實施例中，可由默認低輸入298及/或默認高輸入299所提供的默認信號設定 或啟動NFET電晶體294。雖然圖20圖解說明兩個默認（默認高輸入299及默認低輸入 298)，但在若干個實施例中，將僅單個默認信號提供到電平移位器291。如果期望輸出297 在復位期間為高，那麼默認高輸入299將經配置以在復位期間提供信號。如果代替地期望 電平移位器291在復位期間提供低輸出，那麼默認低輸入298將經配置以在復位期間提供 信號。未經配置以在復位期間設定NFET電晶體294的默認輸入可繫結到接地，或在特定實 施方案中可不存在。在一些實施方案中，默認低輸入298及/或默認高輸入299經預配置 或連接到提供預定信號的信號產生器。或者，默認低輸入298及/或默認高輸入299可連 接到圖19中所展示的電力接通復位278。在一些實施例中，默認輸入298及299中的一者 或兩者可為任選的。舉例來說，在一些情形中，啟用電平移位器282及模式電平移位器283 在其輸入處接收信號。
[0514] D.橾作數字控制接口的討稈
[0515] 圖21表示根據本發明的方面的用於操作數字控制接口的過程301的流程圖。過 程301可由經配置以操作為RFFE串行接口且操作為GPI0接口的任何類型的數字控制接口 實施。舉例來說，過程301可由數字控制接口 253 (圖18)及數字控制接口 272 (圖19)實 施。此外，在一些實施例中，過程301可由經配置以在不同接口模式中操作的任何類型的數 字控制接口實施。雖然過程301的實施方案並未如此限制，但為簡化論述，過程301將被描 述為由圖19的數字控制接口 272實施。
[0516] 在框302處，當（舉例來說）數字控制接口 272在VI0引腳274、時鐘/模式引腳 276及數據/啟用引腳277處接收信號時，過程301開始。在一些實施例中，在時鐘/模式 引腳276及數據/啟用引腳277中的一者或一者以上處接收的信號可被延遲、可為噪聲或 可被忽視直到數字控制接口 272完成初始化過程的一些已知或未知信號。
[0517] 在框303處，將在VI0引腳274處接收的信號提供到RFFE核心273。在一些實施 方案中，來自VI0引腳274的信號給RFFE核心273供電。此外，來自VI0引腳274的信號 或所述信號的缺乏可導致RFFE核心273不接收電力。除將VI0信號提供到RFFE核心273 之外，框303還可包含將VI0信號提供到電力接通復位278。在一些實施例中，電力接通復 位278 (圖19)可將信號從VI0引腳274提供到組合邏輯塊279。此外，電力接通復位278 可在延遲或以其它方式修改來自VI0引腳274的信號之後將經延遲或經修改信號提供到組 合邏輯塊279。類似地，在特定實施例中，電力接通復位278可將VI0信號、VI0信號的經延 遲版本或VI0信號的經修改版本提供到與RFFE核心273相關聯的復位輸入。
[0518] 在圖21中所展示的框304處，將在時鐘/模式引腳276處接收的信號提供到組合 邏輯塊279。類似地，在框306處，將在數據/啟用引腳277處接收的信號提供到組合邏輯 塊279。此外，在框307處，將來自與RFFE核心273相關聯的RFFE模式寄存器的模式信號 提供到組合邏輯塊279。類似地，在框308處，將來自與RFFE核心273相關聯的RFFE啟用 寄存器的啟用信號提供到組合邏輯塊279。在特定操作狀態期間，在框307及308處提供的 信號可為噪聲或可為不影響數字控制接口 272的操作的一些已知或未知信號。此外，在一 些操作狀態中，在框307及308處無信號待提供是可能的。舉例來說，在其中不給RFFE核 心273供電的實施方案中，例如當數字控制接口 272正操作為GPIO接口時，在框307及308 處無信號待提供是可能的。在一些實施方案中，框307及308可為任選的。
[0519] 在決策框309處，數字控制接口 272確定VI0信號是否為邏輯高。在特定實施方 案中，確定VI0信號是否為邏輯高包含基於所述VI0信號而配置數字控制接口 272。配置數 字控制接口 272包含調整數字控制接口 272的部分的操作以及調整數字控制接口 272內的 信號的流動，如關於圖21的其餘框所進一步描述。
[0520] 如果在決策框309處VI0信號並非邏輯高，那麼數字控制接口 272操作為GPI0接 口且過程301繼續進行到其中將RFFE核心273置於復位模式中的框311。此復位模式可 為其中RFFE核心273維持其寄存器中的已知或未知值且從其輸出埠輸出值的作用復位。 或者，如果（舉例來說）通過使VI0引腳274接地或通過將VI0引腳274與電源切斷連接 而提供邏輯低VI0信號，那麼在處於復位模式中時停止給RFFE核心273供電。
[0521] 在圖21的框312處，將在框304處所提供的來自時鐘/模式引腳276的信號提供 到模式電平移位器283。類似地，在框313處，將在框306處所提供的來自數據/啟用引腳 277的信號提供到啟用電平移位器282。在特定實施方案中，在框312及313處提供到電平 移位器的信號可基於由電力接通復位278提供到組合邏輯塊279的信號或基於所述信號而 選擇。此外，在一些情形中，可在將分別在框312及313處提供到電平移位器283及282的 信號提供到電平移位器283及282之前由組合邏輯塊279延遲或修改所述信號。
[0522] 在框314處，數字控制接口 272在RFFE寄存器電平移位器281處維持默認值。經 由默認引腳284提供這些默認值。在若干個實施方案中，所述默認值可為應用特定的。此 夕卜，可預配置及/或硬編碼所述默認值。或者，可基於數字控制接口 272及/或與無線裝置 248相關聯的組件中的一者或一者以上的操作而產生或確定所述默認值。在特定實施例中， 框314可為任選的。
[0523] 如果在決策框309處VI0信號為邏輯高，那麼數字控制接口 272操作為RFFE串行 接口且過程301繼續進行到其中使RFFE核心273脫離復位模式的框316。在一些情形中， 當在未被供電的時間段之後第一次給無線裝置248供電或初始化所述無線裝置時，執行過 程301。在此些情形中，可作為數字控制接口 272的初始化的一部分執行框316。此外，代 替或除使RFFE核心273脫離復位模式之外，框316還可包含初始化RFFE核心273。從復位 模式移除RFFE核心273可為經延遲過程以提供用於穩定化及/或初始化與RFFE核心273 相關聯的一個或一個以上寄存器、信號及/或組件的充足時間。可由電力接通復位278控 制及/或實施此延遲過程。在一些實施例中，框316可為任選的。
[0524] 在框317處，過程301包含將與RFFE核心273相關聯的內部寄存器（未展示）配 置為默認值集合。可由捆綁默認286提供這些默認值。或者，可基於與RFFE核心273相關 聯的內部邏輯而確定所述默認值且響應於從VI0引腳274、時鐘/模式引腳276及數據/啟 用引腳277中的一者或一者以上接收的信號而設定所述默認值。
[0525] 在框318處，將來自RFFE核心273的模式信號提供到模式電平移位器283。此模 式信號可與RFFE核心273的模式寄存器相關聯或從所述模式寄存器獲得。或者或另外，所 述模式信號可至少部分地基於以下各項中的一者或一者以上，其包含：從時鐘/模式引腳 276接收的信號、從數據/啟用引腳277接收的信號、基於捆綁默認286的值及RFFE核心 273內部的邏輯。
[0526] 此外，在框319處，將來自RFFE核心273的啟用信號提供到啟用電平移位器282。 此啟用信號可與RFFE核心273的啟用寄存器相關聯或從所述啟用寄存器獲得。或者或另 夕卜，所述啟用信號可至少部分地基於以下各項中的一者或一者以上：從時鐘/模式引腳276 接收的信號、從數據/啟用引腳277接收的信號、基於捆綁默認286的值及RFFE核心273 內部的邏輯。
[0527] 在本發明的特定實施方案中，在框318及319處提供到電平移位器的信號可基於 由電力接通復位278提供到組合邏輯塊279的信號或基於所述信號而選擇。此外，在一些 情形中，可在將分別在框318及319處提供到電平移位器283及282的信號提供到電平移 位器283及282之前由組合邏輯塊279延遲或修改所述信號。
[0528] 在框321處，過程301包含將與RFFE寄存器相關聯的RFFE寄存器值或信號提供到 RFFE電平移位器281。所述RFFE寄存器值來自與RFFE核心273相關聯的寄存器。雖然在 一些情形中這些寄存器可包含上文關於框318及319所描述的寄存器，但一般來說，框321 的寄存器為不同寄存器。此外，使用由寄存器提供的值來設定或規定功率放大器251的模 式。當在GPI0接口模式中時，數字控制接口 272可限於規定與兩個電壓值及/或兩個功率 放大電平相關聯的兩種模式，例如高及低。在其中數字控制接口包含額外引腳的實施例中， 數字控制接口 272可能夠在GPI0模式中時規定額外模式。當在RFFE串行接口模式中時， 數字控制接口 272可基於計時到RFFE核心273中的值、存儲於與RFFE核心273相關聯的 寄存器中的值或所述兩者的組合而設定或規定用於功率放大器251的不同模式。
[0529] 無論VI0信號是邏輯高還是邏輯低，均在框322處將模式電平移位器283的輸出 提供到功率放大器251。類似地，無論VI0信號是邏輯高還是邏輯低，均在框322處將啟用 電平移位器282的輸出提供到功率放大器251。在特定實施例中，將模式電平移位器283及 啟用電平移位器282的輸出提供到功率放大器控制器252。功率放大器控制器252可接著 至少部分地基於來自模式電平移位器283及啟用電平移位器282的所接收信號而配置功率 放大器251。
[0530] 在框324處，將RFFE電平移位器281的輸出提供到功率放大器251。或者，可將 RFFE電平移位器281的輸出提供到功率放大器控制器252,所述功率放大器控制器可接著 至少部分地基於來自RFFE電平移位器281的所接收信號而配置功率放大器251。當數字控 制接口 272正操作為GPI0接口時，RFFE電平移位器281的輸出可至少部分地基於在默認 引腳284處接收的默認值或信號。相比來說，當數字控制接口 272正操作為RFFE串行接口 時，RFFE電平移位器281的輸出可至少部分地基於從RFFE核心273接收的值或信號，包含 存儲於與RFFE核心273相關聯的寄存器中的值。在一些實施例中，框322、323及324中的 一者或一者以上可為任選的。舉例來說，當數字控制接口 272正操作為GPI0接口時，電平 移位器281可不將值提供到功率放大器251或功率放大器控制器252。
[0531]E.第二電子裝置
[0532] 圖22圖解說明根據本發明的方面實施的其中稱為無線裝置326的無線裝置的替 代實施例。在本發明的一些實施方案中，上文關於無線裝置248所描述的實施例中的一些 或所有實施例可應用於無線裝置326。
[0533] 無線裝置326可包含功率放大器模塊327。功率放大器模塊327可通常包含具有 功率放大器328、用於控制功率放大器328的功率放大器控制器329、模式選擇器330及數 字控制接口 331的任何組件或裝置。雖然未如此限制，但控制功率放大器328通常指設定、 修改或調整由功率放大器328提供的功率放大量。
[0534] 如同圖18的數字控制接口 253,本文中所展示的數字控制接口 331可包含可支持 用於控制功率放大器328及/或用於配置功率放大器控制器329以控制功率放大器328的 多種類型的接口的任何類型的控制接口。舉例來說，數字控制接口 331可包含串行接口 332 及GPI0接口 333。串行接口 332可包含任何類型的串行接口。舉例來說，所述串行接口可 為（列舉幾個）RFFE串行接口（例如，M〖Pi? RFFE串行接口）、串行外圍接口（SPI)總 線、3導線串行總線或I2C總線。在一些實施方案中，上文關於數字控制接口 253所描述的 實施例中的一些或所有實施例可應用於數字控制接口 331。
[0535] 在若干個實施例中，數字控制接口 331可在不需要現有組件裸片配置（例如，現有 功率放大器、現有功率放大器模塊、現有收發器或可將控制信號提供到數字控制接口或可 從數字控制接口接收控制信號的其它組件）的電路設計改變或接合改變的情況下在同一 組件裸片上包含多種接口類型。此外，在一些實施例中，數字控制接口 331可在不增加經暴 露以供無線裝置326或功率放大器模塊327使用的接口連接（例如，引腳、引線、導線、球柵 陣列等）的數目的情況下支持多個接口。有利地，在若干個實施例中，數字控制接口 331可 與在不修改數字控制接口 331的情況下支持不同接口標準的裝置一起使用。舉例來說，圖 22的所圖解說明的數字控制接口 331可與在不修改數字控制接口的情況下支持串行接口、 GPI0接口或所述兩者的組合的裝置一起使用。在一些情形中，數字控制接口 331可在操作 期間在不同接口類型之間切換。
[0536] 模式選擇器330可包含經配置以選擇數字控制接口 331的操作模式的任何裝置或 組件。選擇數字控制接口 331的操作模式可包含選擇數字控制接口 331用以與功率放大器 控制器329通信的接口類型。舉例來說，模式選擇器330可選擇或配置數字控制接口 331 以用作串行接口或GPI0接口。此選擇可基於從天線338、收發器334、基帶晶片336或可提 供可用以選擇接口類型或確定接口類型以從數字控制接口 331的可用接口類型選擇的信 號的任何其它信號源接收的信號。
[0537] 此外，在特定實施方案中，數字控制接口 331可基於從信號源接收的一個或一個 以上信號而直接或經由功率放大器控制器329設定功率放大器328的操作模式。在特定實 施例中，數字控制接口 331從（舉例來說）天線338、收發器334、基帶336或DSP337接收 致使數字控制器接口 331設定功率放大器328的操作模式的一個或一個以上信號，同時從 模式選擇器330接收選擇數字控制接口 331的操作性接口類型的信號。或者，數字控制接口 331可從模式選擇器330接收致使數字控制接口 331設定功率放大器328的操作模式的一 個或一個以上信號及選擇數字控制接口 331的操作性接口類型的信號。模式選擇器330可 從（舉例來說）天線338、收發器334、基帶336或DSP337接收所述信號中的一些或所有 信號。或者或另外，模式選擇器330可基於從（舉例來說）天線338、收發器334、基帶336 或DSP337接收的一個或一個以上信號而產生提供到數字控制接口 331的所述信號中的一 些或所有信號。
[0538] 在用於設定功率放大器328的模式的情景的一個實例中，收發器334從（舉例來 說）天線338或DSP337接收信號。響應於接收到所述信號，收發器334可將一個或一個 以上信號提供到模式選擇器330。基於從收發器334接收的一個或一個以上信號，模式選擇 器330可配置數字控制接口 331以操作為串行接口或GPI0接口。此外，收發器334可將一 個或一個以上信號提供到數字控制接口 331，所述數字控制接口基於由模式選擇器330規 定的模式而處理處於串行模式或GPI0模式中的信號。基於處理所述信號的結果，數字控制 接口 331可將一個或一個以上模式設定信號提供到功率放大器控制器329,所述功率放大 器控制器可基於所述模式設定信號而設定功率放大器328的模式。或者，數字控制接口 331 可設定功率放大器328的模式。
[0539] 在一些實施方案中，功率放大器328可包含功率放大器控制器329、數字控制接口 331及模式選擇器330中的一者或一者以上。針對一些實施方案，功率放大器控制器329 可包含數字控制接口 331及模式選擇器330中的一者或一者以上。此外，在一些情形中，所 述數字控制接口可包含模式選擇器330。此外，功率放大器模塊327可為包含模式選擇器 330、數字控制接口 331、功率放大器控制器329及功率放大器328的功能性的單個組件。或 者，功率放大器模塊327可包含多個組件，所述多個組件包含模式選擇器330、數字控制接 口 331、功率放大器控制器329及功率放大器328的功能性。在又一些實施方案中，無線裝 置326可包含一個或一個以上組件，所述一個或一個以上組件包含模式選擇器330、數字控 制接口 331、功率放大器控制器329及功率放大器328的功能性。
[0540] 類似於圖18的功率放大器模塊249,圖22中所展示的功率放大器模塊327可從電 力供應器339接收電力。功率放大器模塊327可接著經由（舉例來說）電力分配總線341 將所述電力分配到無線裝置326中所包含的若干個組件。
[0541] 在特定實施例中，電力供應器339包含啟用電力供應器339 (在一些情形中）以配 置功率放大器模塊327的一個或一個以上元件的組合邏輯及/或一個或一個以上處理器。 舉例來說，在一些情形中，電力供應器339可將一個或一個以上信號提供到數字控制接口 331以啟用數字控制接口 331來配置功率放大器328。此外，電力供應器339可基於功率放 大器328的輸出而將所述信號提供到（舉例來說）數字控制接口 331，藉此在功率放大器模 塊327與電力供應器339之間形成反饋環路。
[0542] 無線裝置326可包含若干個額外組件。這些額外組件中的至少一些組件可經由電 力分配總線341接收電力。舉例來說，無線裝置326可包含數/模轉換器（DAC) 342、顯示處 理器343、中央處理器344、用戶接口處理器346、模/數轉換器（ADC) 347及存儲器348。所 述額外組件中的至少一些組件可與數字控制接口 331通信且可致使數字控制接口 331修改 功率放大器模塊327、功率放大器328及/或功率放大器控制器329的設定。另外，所述額 外組件中的至少一些組件可與模式選擇器330通信且致使模式選擇器330選擇數字控制接 口 331的操作模式。
[0543] F.第二數字控制接口
[0544] 圖23圖解說明如根據本發明的特定方面實施的圖22的數字控制接口 331的實施 例。在一些實施方案中，上文關於數字控制接口 253及數字控制接口 272所描述的實施例 中的一些或所有實施例可應用於數字控制接口 331。
[0545] 數字控制接口 331包含串行接口 332、GPI0接口 333及若干個輸入引腳。這些輸 入引腳可包含VIO引腳351、時鐘/模式引腳352及數據/啟用引腳353。
[0546]VI0引腳351可經配置以接收將數字控制接口 331設定為操作為串行接口或GPI0 接口的信號。在所圖解說明的實施例中，數字控制接口 331在VI0引腳351接收到邏輯高 信號時操作為串行接口且在VI0引腳351接收到邏輯低信號時操作為GPI0接口。然而，在 一些實施方案中，數字控制接口 331可經配置以在VI0引腳351接收到邏輯低信號時操作 為串行接口且在VI0引腳351接收到邏輯高信號時操作為GPI0接口。所述邏輯低信號可 與定義為低的任何值（例如〇伏、-5伏或其它）相關聯。類似地，所述邏輯高信號可與定義 為高的任何值（例如〇伏、+5伏或其它）相關聯。在一些實施方案中，所述邏輯低信號可 與將VI0引腳351連接到接地相關聯。類似地，在一些情形中，所述邏輯高信號可與將VI0 引腳351連接到電壓源相關聯。
[0547] 此外，VI0引腳351可經配置以將電力從電源（例如電力供應器339(圖22))提 供到串行接口核心349。因此，在一些實施例中，當VI0引腳351被設定為邏輯低或接地時， 不給串行接口核心349供電且數字控制接口 331經配置以充當GPI0接口。另一方面，在一 些實施例中，當VI0引腳351被設定為邏輯高或者直接或間接地連接到電源時，給串行接口 核心349提供電力且數字控制接口 331經配置以充當串行接口。在一些實施方案中，上文 關於VI0引腳274所描述的實施例中的一些或所有實施例可應用於VI0引腳351。
[0548] 串行接口 332可包含前端核心或串行接口核心349。此外，串行接口 332可包含 電力接通復位354、一對緩衝器368及369以及若干個電平移位器357。GPI0接口 333可 包含組合邏輯塊356以及一對電平移位器358及359。當數字控制接口 331充當串行接口 時，串行接口 332的組件為作用的或操作以提供串行接口且GPI0接口 333的一個或一個以 上組件可為不作用的。類似地，當數字控制接口 331充當GPI0接口時，GPI0接口 333的組 件為作用的或操作以提供GPI0接口且串行接口 332的一個或一個以上組件可為不作用的。
[0549] 然而，在特定實施例中，當數字控制接口 331充當串行接口時，數字控制接口 331 可使用GPI0接口 333的一個或一個以上組件來促進提供串行接口，且因此，GPI0接口 333 的一個或一個以上組件可為作用的或操作以提供串行接口。類似地，在特定實施例中，當數 字控制接口 331充當GPI0接口時，數字控制接口 331可使用串行接口 332的一個或一個以 上組件來促進提供GPI0接口，且因此，串行接口 332的一個或一個以上組件可為作用的或 操作以提供GPI0接口。舉例來說，在一些實施方案中，組合邏輯塊356可包含由電力接通復 位354控制的多路復用器。此外，在此實例中，組合邏輯塊356基於數字控制接口 331的操 作模式及因此由電力接通復位354輸出的值而可將不同信號提供到電平移位器358及359。 因此，在此實例中，雖然電力接通復位354通常為串行接口 332的一部分，但當數字控制接 口處於GPI0接口模式中時電力接通復位354可充當GPI0接口的一部分。類似地，在此實 例中，雖然組合邏輯塊356以及電平移位器358及359通常為GPI0接口 333的一部分，但 當數字控制接口 331處於串行接口模式中時組合邏輯塊356以及電平移位器358及359中 的一者或一者以上可操作以幫助提供串行接口。
[0550] 電力接通復位354可以硬體、軟體或所述兩者的組合實施。此外，電力接通復位 354可經配置以促進將串行接口核心349復位。在一些實施例中，電力接通復位354可用 作反轉延遲函數。所述反轉延遲函數經配置以在將數字控制接口 331配置為串行接口時提 供用於將與串行接口核心349相關聯的一個或一個以上邏輯塊及/或一個或一個以上寄存 器設定為已知條件或值的充足時間。雖然在一些情形中時間的長度可為應用特定的，但在 其它情形中時間的長度可基於硬體設計及/或實施方案的特性。舉例來說，所需時間量可 取決於時鐘頻率、邏輯組件的大小、直接或間接地連接到數字控制接口的組件的類型等。此 夕卜，當初始化串行接口核心349或使串行接口核心349脫離復位狀態時，將邏輯塊及/或寄 存器設定為已知值可發生。
[0551] 在一些實施方案中，電力接通復位354可經配置以將選擇信號提供到組合邏輯塊 356。舉例來說，假設數字控制接口 331經配置以在VI0引腳351接收到邏輯低信號時操作 為GPI0接口且在VI0引腳351接收到邏輯高信號時操作為串行接口。繼續此實例，當VI0 引腳351接收到邏輯低信號時，由電力接通復位354提供的選擇信號可致使組合邏輯塊356 將基於到數據/啟用引腳353及時鐘/模式引腳352的輸入的信號分別輸出到啟用電平移 位器358及模式電平移位器359。例如，組合邏輯塊356可將從時鐘/模式引腳352及數據 /啟用引腳353接收的信號解碼且將所述經解碼信號提供到啟用電平移位器358及模式電 平移位器359。
[0552] 如果在此實例中VI0引腳351接收到邏輯高信號而非邏輯低信號，那麼由電力接 通復位354提供的選擇信號可致使組合邏輯塊356將基於從串行接口核心349接收的信號 的信號輸出到啟用電平移位器358及模式電平移位器359。在特定實施例中，組合邏輯塊 356可在將從數據/啟用引腳353及時鐘/模式引腳352或串行接口核心349接收的信號 輸出到電平移位器358及359之前延遲或以其它方式修改所述信號。
[0553] 在一些情形中，電力接通復位354可經配置以將電平移位器357中的一者或一者 以上置於默認或復位狀態中。舉例來說，當串行接口核心349處於復位狀態中時，此可發 生。在一些設計中，電力接通復位354可連接到與經配置以在GPI0接口模式期間為高的每 一電平移位器相關聯的默認高引腳且連接到與經配置以在GPI0接口模式期間為低的每一 電平移位器相關聯的默認低引腳。在一些實施方案中，將電平移位器357設定到默認狀態 中可致使電平移位器357基於由默認引腳361提供的默認輸入信號而輸出值。雖然將默認 引腳361圖解說明為接收默認輸入信號，但在若干個實施例中，默認引腳361繫結到默認高 及默認低輸入中的一者。因此，在一些情形中，默認值可為預配置的，而在其它情形中，默認 值可為應用特定的且可基於數字控制接口 331或功率放大器模塊的配置或操作而變化。在 一些設計中，每一電平移位器357可與不同默認值或信號相關聯是可能的。或者，每一電平 移位器357可與同一默認值或信號相關聯。
[0554] 可通過Vcc引腳363給電平移位器357中的每一者供電。在一些實施方案中，每 一電平移位器357可分別連接到電源。或者，單個電平移位器357可直接或間接地連接到 電源，且其餘電平移位器357可通過到電平移位器357的連接或連接到電源的其它組件而 獲得電力。此外，電平移位器358及359可以類似方式各自連接到電源，或可連接到電平移 位器或者可將電力提供到電平移位器358及359的其它組件。在特定實施例中，電平移位 器357、358及359經配置以調整所接收信號的電壓電平且輸出經修改信號。雖然未如此限 制，但電平移位器357、358及359可調整所接收信號的電壓電平以大致匹配在Vcc引腳363 處施加的電壓。
[0555] 在一些實施方案中，上文關於電力接通復位278所描述的實施例中的一些或所有 實施例可應用於電力接通復位354。類似地，在一些實施方案中，上文關於電平移位器284 所描述的實施例中的一些或所有實施例可應用於電平移位器357。此外，在一些實施方案 中，上文關於電平移位器282及283所描述的實施例中的一些或所有實施例可分別應用於 電平移位器358及359。另外，上文參考上文圖20關於電平移位器291所描述的實施例中 的一些或所有實施例可應用於圖23中的本文所展示的電平移位器357、358及359。
[0556] 串行接口核心349通常可包含啟用串行接口核心以提供串行接口的電路或邏輯。 在一些實施例中，串行接口核心349可包含RFFE核心（例如，RFFE核心273)。此外，在一 些例子中，串行接口核心349可包含上文關於RFFE核心273所描述的實施例中的一些或所 有實施例。
[0557] 如同RFFE核心273,串行接口核心349可包含一組寄存器（未展示）。在特定情 形中，可將所述組寄存器設定為未知值。舉例來說，當第一次給無線裝置326供電時，可將 所述組寄存器設定為未知值。作為第二實例，在其中VI0引腳351用作串行接口核心349 的電源及串行接口模式與GPI0接口模式之間的模式選擇器兩者的實施方案中，可在數字 控制接口 331第一次從GPI0接口轉變到串行接口時將所述組寄存器設定為未知值。為確 保在最初給串行接口核心349供電或使所述串行接口核心脫離復位狀態時將寄存器設定 為已知值，串行接口核心349可經配置以將所述組寄存器中的每一者的值設定為由一組捆 綁默認362提供的值。在特定實施方案中，捆綁默認286(圖19)可等效於提供到默認引腳 361的值。
[0558] 在特定實施例中，串行接口核心349可經配置以從時鐘/模式引腳352接收時鐘 信號。此時鐘信號可基於串行接口核心349的實施方案而設定為任何頻率或信號形狀。在 一些實施方案中，所述時鐘信號可為具有26MHz或26MHz以下的頻率的方形波。此外，串行 接口核心349的數據接口可為雙向的。因此，串行接口核心349可在串行接口核心349的 數據輸入處從數據/啟用引腳388接收數據。類似地，串行接口核心349可將數據從串行 接口核心349的數據輸出提供到數據/啟用引腳353。如圖23中所圖解說明，通過緩衝器 368及369,可緩衝數據輸入及數據輸出兩者。在一些實施例中，所述緩衝器可為三態緩衝 器。此外，串行接口核心349的輸出啟用可經配置以控制緩衝器368及369以啟用數據輸 出及數據輸入兩者以共享去往及來自數據/啟用引腳353的同一線。因此，在一些實例中， 當從串行接口核心349讀取數據時，緩衝器368啟用數據流，而緩衝器369阻止數據流或被 設定為高阻抗。類似地，在一些實例中，當將數據寫入到串行接口核心349時，緩衝器369 啟用數據流，而緩衝器368阻止數據流或被設定為高阻抗。
[0559] 組合邏輯塊356通常包含致使數字控制接口 331將啟用信號及模式信號分別提供 到啟用電平移位器358及模式電平移位器359的任何邏輯。在一些實施例中，組合邏輯塊 356包含啟用信號的解碼的邏輯。組合邏輯塊356可接著將經解碼信號提供到電平移位器 358及359中的一者或兩者。在一些例子中，此實施例的組合邏輯塊356可包含上文關於上 文在圖19中展示的組合邏輯塊279所描述的實施例中的一些或所有實施例。
[0560] 在一些實施方案中，數字控制接口 331可執行上文關於圖21所描述的過程301。 在此些實施方案中，代替地，可由串行接口核心349執行與RFFE核心相關聯的操作。舉例 來說，框311可包含將串行接口核心349置於復位模式中。作為第二實例，框321可包含將 與串行接口核心349的寄存器相關聯的串行接口寄存器值或信號提供到串行接口電平移 位器357。
[0561]G.鉬合邏輯塊
[0562] 圖24圖解說明圖23中展示且根據本發明的方面實施的組合邏輯塊356的實施例 的其它細節。如上文所描述，組合邏輯塊356可經配置以將啟用信號及模式信號分別輸出 到電平移位器358及359。此外，組合邏輯塊356包含確定啟用及模式信號是基於從串行接 口核心349接收的輸入還是從時鐘/模式引腳352及數據/啟用引腳353接收的輸入的邏 輯。在一些情形中，當數字控制接口 331正操作為GPI0接口時，啟用信號及模式信號可基 於經由從時鐘/模式引腳352及數據/啟用引腳353接收輸入信號的額外邏輯或裝置（未 展示）接收的輸入。類似地，在一些情形中，當數字控制接口 331正操作為串行接口時，啟 用信號及模式信號可基於經由從串行接口核心349接收信號的額外邏輯或裝置（未展示） 接收的輸入。在一些情形中，所述額外邏輯或裝置可在將所述信號提供到組合邏輯塊356 之前處理所述信號。
[0563] 如圖24中所圖解說明，組合邏輯塊356包含多路復用器378及多路復用器379。 多路復用器378可將啟用信號提供到啟用電平移位器358且多路復用器379可將模式信號 提供到模式電平移位器359。所述多路復用器中的每一者可由從復位輸入377接收到組合 邏輯塊356的復位信號控制。如上文所描述，所述復位信號可從電力接通復位354接收，且 在一些情形中，可為從VI0引腳351接收的信號的反轉版本。
[0564] 如先前所描述，在一些實施例中，當在復位輸入377處接收到組合邏輯塊356的復 位信號為邏輯高或'1'時，數字控制接口 331操作為GPI0接口。在此些情形中，多路復用 器378輸出在數據/啟用輸入376處接收的信號，且多路復用器379輸出在時鐘/模式輸 入374處接收的信號。如通過小方形所圖解說明，在一些情形中，在不具有任何介入邏輯或 組件的情況下，可分別從數據/啟用引腳353及時鐘/模式引腳352接收到數據/啟用輸 入376及時鐘/模式輸入374的輸入。在其它實施例中，引腳352與引腳353 (圖23)之間 及輸入374與輸入376之間可分別存在額外邏輯。
[0565] 在一些實施例中，組合邏輯塊356可包含在數據/啟用輸入376與多路復用器378 之間的"與"門381及/或在時鐘/模式輸入374與多路復用器379之間的"與"門382。 雖然一些實施例包含"與"門，但由於在選擇數據/啟用輸入376及時鐘/模式輸入374的 輸入時復位輸入377為邏輯高，因此所述多路復用器的輸出不改變。在特定實施例中，"與" 門經包含以減小或消除由信號的頻率及/或信號路徑彼此的接近所致使的數字噪聲。所述 數據及時鐘信號在一些情形中可為高速數位訊號，所述高速數位訊號在一些實施方案中可 快達26MHz。在其它情形中，所述信號可比26MHZ快或慢且可為應用相依的。可使用所述 "與"門來限制以信號的速率雙態切換的節點的數目，藉此限制可使與組合邏輯塊356通信 的一個或一個以上裝置（例如，功率放大器控制器329、功率放大器328等）的RF性能方面 降級的時鐘能量的量。在一些情形中，"與"門可引入使得一個或一個以上信號能夠同步化 的延遲。在特定實施例中，"與"門可為任選的。
[0566] 雖然圖24的組合邏輯塊356包含"與"門，但對組合邏輯塊356來說，除"與"門 381及382之外或替代所述"與"門，還可能包含其它類型的邏輯。舉例來說，組合邏輯塊 356可分別在輸入376與輸入374之間及多路復用器378與多路復用器379之間包含一個 或一個以上"與"門、"與非"門、反向器、"或"門、"或非"門或"異或"門。
[0567] 當在復位輸入377處接收到組合邏輯塊356的復位信號為邏輯低或'0'時，數字 控制接口 331操作為串行接口。在此些情形中，多路復用器378輸出在串行啟用輸入372 處接收的信號，且多路復用器379輸出在串行模式輸入373處接收的信號。
[0568] 雖然圖24未圖解說明除先前已描述之外的任何額外邏輯，但在一些實施方案中， 組合邏輯塊356可包含額外邏輯組件。舉例來說，可包含額外門以減小噪聲、延遲信號的時 序或存儲先前信號。
[0569] H.第三數字控制接口
[0570] 接下來參考圖25,其展示如根據本發明的其它方面實施的此處參考為數字控制接 口 383的數字控制接口的另一實施例。在一些情形中，數字控制接口 383可替代無線裝置 326 (圖22中所圖解說明）的數字控制接口 331 (圖23中所圖解說明）。在一些實施方案 中，上文關於數字控制接口 253、數字控制接口 272及數字控制接口 331所描述的實施例中 的一些或所有實施例可應用於當前數字控制接口 383。為簡化論述，下文未複述數字控制接 口 331與數字控制接口 383之間共用的元件。
[0571] 有利地，在特定實施例中，數字控制接口 383可在配置為GPI0接口時支持三種模 式。在一些情形中，通過啟用數字控制接口 383以在配置為GPI0接口時支持三種模式，數 字控制接口 383能夠支持比使用單獨模式及啟用引腳的信號控制接口多的功率放大器模 式。此外，在一些情形中，可在不添加額外引腳輸入且不擴展數字控制接口的封裝大小的情 況下支持額外模式。在一些實施方案中，可通過用提供第二模式輸入的引腳替代數字控制 接口 331的數據/啟用引腳353及通過修改組合邏輯塊356以將第四可用模式解釋為未啟 用信號而實現這些優點。
[0572] 如圖25中所圖解說明，數字控制接口 383可包含時鐘/模式0引腳384及數據/ 模式1引腳386。引腳384及386可分別以類似於數字控制接口 331的引腳352及353的 方式配置。然而，當數字控制接口 383配置為GPI0接口時，時鐘/模式0引腳384可將第 一模式信號提供到組合邏輯塊388且時鐘/模式1引腳386可將第二模式信號提供到組合 邏輯塊388。
[0573]GPI0接口 387可包含兩個模式電平移位器，模式0電平移位器389及模式1電平 移位器391。當由啟用電平移位器358輸出的信號指示應啟用功率放大器328 (圖22)時， 由兩個模式電平移位器輸出的信號可由功率放大器控制器329用以設定由功率放大器328 接收的信號的放大電平。在一些實施例中，無論啟用電平移位器358的輸出如何，均啟用功 率放大器328。在一些此類情形中，可由功率放大器控制器329使用啟用電平移位器358 的輸出來基於兩個模式電平移位器389及391的輸出而確定是否調整功率放大器328的模 式。
[0574] 如下文將關於圖26更詳細地描述，供應到啟用電平移位器358的信號可基於在模 式引腳384及386處接收的信號。此外，在一些情形中，串行接口核心349可將三個信號連 接提供到組合邏輯塊388,如圖25中所圖解說明。在其它情形中，串行接口核心349可將較 多或較少信號線提供到組合邏輯塊388。在此些情形中，所述信號線可使用一個或一個以上 邏輯塊且至少部分地基於從組合邏輯塊388接收輸出信號的電平移位器的數目組合或分 解。
[0575] I.第二糹目合邏輯塊
[0576] 圖26圖解說明可根據本發明的又一些方面實施的此處指定為組合邏輯塊388的 當前組合邏輯塊的替代實施例。在一些實施例中，組合邏輯塊388可包含如先前關於組合 邏輯塊356所描述的特性或特徵中的一些或所有特性或特徵。
[0577] 類似於組合邏輯塊356,組合邏輯塊388包含確定啟用及模式信號是基於從串行 接口核心349接收的輸入還是從時鐘/模式0引腳384及數據/模式1引腳386接收的輸 入的邏輯。在一些情形中，當數字控制接口 383正操作為GPI0接口時，啟用信號以及模式 〇及模式1信號可基於經由從時鐘/模式〇引腳384及數據/模式1引腳386接收輸入信 號的額外邏輯或裝置（未展示）接收的輸入。類似地，在一些情形中，當數字控制接口 383 正操作為串行接口時，啟用信號以及模式〇及模式1信號可基於經由從串行接口核心349 接收信號的額外邏輯或裝置（未展示）接收的輸入。在一些情形中，所述額外邏輯或裝置 可在將所述信號提供到組合邏輯塊388之前處理所述信號。
[0578] 如圖26中所圖解說明，組合邏輯塊388包含三個多路復用器。多路復用器401可 將啟用信號提供到啟用電平移位器358。當數字控制接口 383配置為串行接口時，多路復用 器401輸出經由串行啟用輸入396從串行接口核心349接收的啟用信號。當數字控制接口 383配置為GPI0接口時，多路復用器401輸出基於從時鐘/模式0輸入393及數據/模式 1輸入394接收的信號的邏輯"或"的啟用信號。可經由圖26中所圖解說明的"或"門407 獲得邏輯"或"。然而，其它邏輯等效物是可能的，例如通過使用"或非"門及反向器。
[0579] 多路復用器402可將第一模式信號或模式0信號提供到模式0電平移位器389。 類似地，多路復用器403可將第二模式信號或模式1信號提供到模式1電平移位器391。當 數字控制接口 383配置為串行接口時，多路復用器402輸出經由串行模式0輸入397從串 行接口核心349接收的模式0信號。同樣地，當數字控制接口 383配置為串行接口時，多路 復用器403輸出經由串行模式1輸入398從串行接口核心349接收的模式1信號。
[0580] 當數字控制接口 383配置為GPI0接口時，多路復用器402輸出在時鐘/模式0輸 入393處接收的信號及在復位輸入399處接收的復位信號的邏輯"與"。類似地，當數字控 制接口 383配置為GPI0接口時，多路復用器403輸出在數據/模式1輸入394處接收的信 號及在復位輸入399處接收的復位信號的邏輯"與"。可通過"與"門404及406獲得邏輯 "與"。然而，其它邏輯等效物是可能的，例如通過使用"與非"門及反向器。如先前關於圖 24所描述，"與"門404及406的使用可減小或消除數字噪聲。
[0581] 所述多路復用器中的每一者可由從復位輸入399接收的復位信號控制。換句話 說，提供到所述多路復用器的選擇信號可為復位信號。如上文所描述，復位信號可從電力接 通復位354接收，且在一些情形中可為從VI0引腳351接收的信號的反轉版本。當復位信 號為邏輯' 1'時，數字控制接口 383配置為GPI0接口，且多路復用器輸出如上文針對GPI0 接口模式所描述的信號。當復位信號為邏輯'〇'時，數字控制接口 383配置為串行接口，且 多路復用器輸出如上文針對串行接口模式所描述的GPI0信號。
[0582] 如先前所描述，使用組合邏輯388的數字控制接口 383可通過使用模式0引腳384 及模式1引腳386的值來確定是代替地輸出啟用信號還是將單獨引腳專用於啟用控制信號 而將三種不同模式提供到功率放大器控制器329及/或功率放大器328。當選擇所述三種 經配置模式中的一者時，組合邏輯塊388經配置以輸出啟用信號。當選擇第四模式時，組 合邏輯塊388經配置以輸出未啟用信號。下文所呈現的表1圖解說明在數字控制接口 383 配置為GPI0接口時基於模式引腳的值的組合邏輯塊388到電平移位器的輸出的一個非限 制性實例。表1的模式設定對應於基於模式0信號及模式1信號分別到模式0電平移位器389及模式1電平移位器391的輸出的功率放大器控制器329的設定。
[0583] 表 1
[0584]

【權利要求】
1. 一種功率放大器模塊，其包括： 功率放大器，其包含砷化鎵GaAs雙極電晶體，所述GaAs雙極電晶體具有集極、鄰接所 述集極的基極及射極，所述集極在與所述基極的結處具有至少約3X1016cnT3的摻雜濃度， 所述集極還具有其中摻雜濃度遠離所述基極增加的至少第一分級；及 RF發射線，其由所述功率放大器驅動，所述RF發射線包含導電層及所述導電層上的表 面處理鍍層，所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的擴散勢 壘層，所述擴散勢壘層包含鎳且具有小於約鎳在0. 9GHz下的集膚深度的厚度。
2. 根據權利要求1所述的功率放大器模塊，其進一步包括輸出匹配網絡，所述輸出匹 配網絡具有：第一終止電路，其經配置以匹配所述功率放大器的輸出的基本頻率；及第二 終止電路，其經配置而以所述功率放大器的所述輸出的諧波的相位終止，所述第一終止電 路包含所述RF發射線的至少一部分。
3. 根據權利要求1所述的功率放大器模塊，其中所述功率放大器包含於具有氮化鉭終 止的穿晶片通孔的功率放大器裸片上。
4. 根據權利要求3所述的功率放大器模塊，其中所述功率放大器裸片進一步包含： GaAs襯底；金層，其安置於所述GaAs襯底的第一側上；及銅層，其安置於所述GaAs襯底的 與所述第一側相對的第二側上，所述氮化鉭終止的穿晶片通孔經配置以將所述金層電連接 到所述銅層。
5. 根據權利要求4所述的功率放大器模塊，其中所述功率放大器裸片進一步包含氮化 鉭終止區域，所述氮化鉭終止區域經配置以環繞所述銅層與所述金層之間的界面的至少一 部分以便抑制來自所述銅層的銅到所述GaAs襯底中的擴散。
6. 根據權利要求1所述的功率放大器模塊，其中所述GaAs雙極電晶體為包含於功率放 大器裸片上的異質結雙極電晶體HBT，所述功率放大器裸片進一步包含由至少一個HBT層 形成的電阻器。
7. 根據權利要求1所述的功率放大器模塊，其進一步包括：線接合，其與所述RF發射 線的所述金層接觸；至少一個邊緣，其鄰近所述線接合；及至少一個側壁，其鄰近所述至少 一個邊緣，所述至少一個側壁不含所述RF發射線的所述鎳層、所述RF發射線的所述鈀層及 所述RF發射線的所述金層。
8. 根據權利要求1所述的功率放大器模塊，其進一步包括： 雙模式控制接口，其具有經配置以提供串行接口的前端核心； 電壓輸入/輸出VIO引腳，其經配置以接收VIO信號，所述VIO信號確定所述前端核心 的操作模式是否被設定為作用狀態與非作用狀態中的一者，所述雙模式控制接口經配置以 在所述前端核心被設定為所述非作用狀態時提供通用輸入/輸出GPIO接口； 組合邏輯塊，其經配置以將啟用信號及模式信號分別提供到啟用電平移位器及模式電 平移位器；及 電力接通復位，其經配置以基於所述VIO信號而選擇所述啟用信號及所述模式信號以 分別提供到所述啟用電平移位器及所述模式電平移位器。
9. 根據權利要求1所述的功率放大器模塊，其進一步包括RF隔離結構，所述RF隔離結 構包含沿所述功率放大器模塊的外圍安置的線接合。
10. -種功率放大器模塊，其包括： 功率放大器，其經配置以接收RF輸入信號且產生經放大RF輸出信號，所述功率放大器 包含GaAs雙極電晶體，所述GaAs雙極電晶體具有集極、鄰接所述集極的基極及射極，所述 集極在與所述基極的結處具有至少約3X1016cnT3的摻雜濃度，所述集極還具有其中摻雜濃 度遠離所述基極增加的至少第一分級；及 輸出匹配網絡，其包含：第一終止電路，其經配置以匹配所述經放大RF輸出信號的基 本頻率的阻抗；及第二終止電路，其與所述第一終止電路分離，所述第二終止電路經配置而 以對應於所述經放大RF輸出信號的諧波頻率的相位終止。
11. 根據權利要求10所述的功率放大器模塊，其中所述功率放大器驅動具有擴散勢壘 層的RF發射線，所述擴散勢壘層包含鎳且具有小於約0. 5 y m的厚度。
12. 根據權利要求11所述的功率放大器模塊，其中線接合將所述功率放大器的輸出電 連接到所述RF發射線，所述線接合包含於所述第一終止電路中。
13. 根據權利要求11所述的功率放大器模塊，其進一步包括雙模式控制接口，所述雙 模式控制接口經配置以在單個裸片上提供射頻前端RFFE串行接口及三模式通用輸入/輸 出GPIO接口兩者。
14. 根據權利要求11所述的功率放大器模塊，其進一步包括RF隔離結構，所述RF隔離 結構包含沿所述功率放大器模塊的外圍安置的線接合。
15. -種功率放大器模塊，其包括： 功率放大器，其經配置以接收RF輸入信號且產生經放大RF信號； RF發射線，其經配置以傳播所述經放大RF信號，所述RF發射線包含：金層，其經配置 以接收所述經放大RF信號；鈀層，其接近所述金層；及擴散勢壘層，其接近所述鈀層；及導 電層，其接近所述擴散勢壘層，所述擴散勢壘層包含鎳且具有小於約鎳在0. 45GHz下的集 膚深度的厚度； 第一終止電路，其經配置以匹配所述經放大RF信號的基本頻率的阻抗，所述第一終止 電路包含所述RF發射線的至少一部分；及 第二終止電路，其與所述第一終止電路分離，所述第二終止電路經配置而以對應於所 述經放大RF信號的諧波頻率的相位終止，所述功率放大器藉助於至少一個線接合電耦合 到第一終止電路且所述功率放大器藉助於不同於所述第一終止電路的數目個線接合電耦 合到所述第二終止電路。
16. 根據權利要求15所述的功率放大器模塊，其中所述功率放大器包含GaAs雙極晶體 管，所述GaAs雙極電晶體具有集極、鄰接所述集極的基極及射極，所述集極在與所述基極 的結處具有至少約3X1016cnT3的摻雜濃度，所述集極還具有其中摻雜濃度遠離所述基極增 加的至少第一分級。
17. 根據權利要求15所述的功率放大器模塊，其進一步包括雙模式控制接口，所述雙 模式控制接口經配置以在單個裸片上提供射頻前端RFFE串行接口及通用輸入/輸出GPIO 接口兩者。
18. 根據權利要求15所述的功率放大器模塊，其進一步包括RF隔離結構，所述RF隔離 結構包含沿所述功率放大器模塊的外圍安置的線接合。
19. 一種功率放大器模塊，其包括： 襯底，其經配置以接納多個組件，所述襯底在其上包含RF發射線，所述RF發射線包含 導電層及所述導電層上的表面處理鍍層，所述表面處理鍍層包含金層、接近所述金層的鈀 層及接近所述鈀層的擴散勢壘層，所述擴散勢壘層包含鎳且具有小於鎳在約0. 45GHz的頻 率下的集膚深度的厚度； 第一裸片，其耦合到所述襯底，所述第一裸片包含具有電連接到所述RF發射線的所述 金層的輸出的功率放大器，所述第一裸片進一步包含具有取決於所述第一裸片的一個或一 個以上條件的性質的無源組件；及 第二裸片，其耦合到所述襯底，所述第二裸片包含偏置產生電路，所述偏置產生電路經 配置以至少部分地基於所述第一裸片的所述無源組件的所述性質的指示符而產生偏置信 號。
20. 根據權利要求19所述的功率放大器模塊，其進一步包括輸出匹配網絡，所述輸出 匹配網絡具有：第一終止電路，其經配置以匹配所述功率放大器的所述輸出的基本頻率； 及第二終止電路，其經配置而以所述功率放大器的所述輸出的諧波的相位終止，所述第一 終止電路包含所述RF發射線的至少一部分。
21. 根據權利要求19所述的功率放大器模塊，其中所述第一裸片具有氮化鉭終止的穿 晶片通孔。
22. 根據權利要求19所述的功率放大器模塊，其中所述第一裸片包含HBT裝置及由至 少一個HBT層形成的電阻器。
23. 根據權利要求19所述的功率放大器模塊，其進一步包括RF隔離結構，所述RF隔離 結構包含所述襯底中的圍繞所述功率放大器安置的多個通孔及沿所述功率放大器模塊的 外圍安置的線接合，所述多個通孔在所述功率放大器模塊的第一區域中具有比所述功率放 大器模塊的第二區域高的密度，所述第一區域與比所述第二區域高的電磁幹擾相關聯。
24. -種功率放大器模塊，其包括： 襯底，其經配置以接納多個組件，所述襯底具有表面處理鍍層，所述表面處理鍍層包含 金層、接近所述金層的鈀層及接近所述鈀層的擴散勢壘層，所述擴散勢壘層包含鎳且具有 小於約鎳在0. 45GHz下的集膚深度的厚度； 功率放大器裸片，其包含功率放大器及至少一個氮化鉭終止的穿晶片通孔，所述功率 放大器經配置以接收RF輸入信號且產生經放大RF信號；及 終止電路，其經配置而以所述經放大RF信號的諧波的相位終止，所述終止電路包含經 配置以將所述功率放大器的輸出電耦合到所述表面處理鍍層的所述金層的至少一個線接 合。
25. 根據權利要求24所述的功率放大器模塊，其中所述功率放大器裸片包含：裸片上 無源組件；第一引線，其電連接到所述裸片上無源組件；及第二引線，其經配置以接收所述 經放大RF信號。
26. 根據權利要求25所述的功率放大器模塊，其中所述表面處理鍍層的第一部分電連 接到所述第一引線且所述表面處理鍍層的第二部分電連接到所述第二引線以藉此引導來 自所述表面處理鍍層的所述第一部分的電流。
27. 根據權利要求24所述的功率放大器模塊，其中所述功率放大器裸片包含異質結雙 極電晶體及包含異質結雙極材料層的電阻器。
28. 根據權利要求24所述的功率放大器模塊，其中所述功率放大器包含GaAs雙極晶體 管，所述GaAs雙極電晶體具有集極、鄰接所述集極的基極及射極，所述集極在與所述基極 的結處具有至少約3X 1016cnT3的摻雜濃度，所述集極還具有其中摻雜濃度遠離所述基極增 加的至少第一分級。
29.根據權利要求24所述的功率放大器模塊，其進一步包括： 雙模式控制接口，其具有經配置以提供串行接口的前端核心； 電壓輸入/輸出VIO引腳，其經配置以接收VIO信號，所述VIO信號確定所述前端核心 的操作模式是否被設定為作用狀態與非作用狀態中的一者，所述雙模式控制接口經配置以 在所述前端核心被設定為所述非作用狀態時提供通用輸入/輸出GPIO接口； 組合邏輯塊，其經配置以將啟用信號及模式信號分別提供到啟用電平移位器及模式電 平移位器；及 電力接通復位，其經配置以基於所述VIO信號而選擇所述啟用信號及所述模式信號以 分別提供到所述啟用電平移位器及所述模式電平移位器。
【文檔編號】H03F3/19GK104410373SQ201410509826
【公開日】2015年3月11日 申請日期:2013年6月13日 優先權日:2012年6月14日
【發明者】霍華德·E·陳, 亦凡·郭, 庭福·吳·黃, 邁赫蘭·賈納尼, 田·敏·古, 菲利浦·約翰·勒託拉, 安東尼·詹姆斯·洛比安可, 哈迪克·布潘達·莫迪, 黃·夢·阮, 馬修·託馬斯·奧扎拉斯, 山德拉·劉易斯·培帝威克, 馬修·肖恩·裡德, 詹斯·阿爾布雷希特·理吉, 大衛·史蒂芬·雷普利, 宏曉·邵, 宏·沈, 衛明·孫, 祥志·孫, 派屈克·勞倫斯·韋爾奇, 小彼得·J·札帕帝, 章國豪 申請人:西凱渥資訊處理科技公司