電子電路、電子裝置的製作方法

2023-05-12 00:39:06

專利名稱：電子電路、電子裝置的製作方法
技術領域：
本發明涉及具備多個電子部件的電子電路。
背景技術：
在具備多個電子部件的電子電路中，為了檢測各電子部件的不良、配線的斷線，需要進行工作確認。例如，專利文獻1公開有如下技術，即，通過將光耦合元件的發光元件與作為電子電路的一種的恆流電源電路的恆流狀輸出線路(」 > )串聯連接，並檢測光接收元件產生的電壓，可以利用簡單且廉價的構成檢測出恆流輸出線路的斷線。此外，專利文獻2公開有如下技術，S卩，作為電子電路在半導體基板上的輸入輸出端子間串聯連接多個逆變器，從中間級的逆變器導出測試用焊盤，使用該測試用焊盤來檢測配線的斷線。然而，在專利文獻1中，為了檢測配線的斷線，需要另外設置發光元件和光接收元件，因此，產生增加了用於製造電路基板的工序的問題。此外，在專利文獻2中，為了檢測配線的斷線，需要另外設置測試用焊盤，因此，也產生增加了用於製造電路基板的工序的問題。對此，在專利文獻3中公開有如下技術，S卩，根據表示電子電路中的電路配線的圖像數據，檢測電路配線的斷線等，由此不需要如專利文獻1、2等那樣，在電路基板上另外設置斷線檢測用的構件。現有技術文獻專利文獻專利文獻1 開)」專利文獻2
開)」專利文獻3
開)」

發明內容
發明要解決的問題然而，在專利文獻3所公開的技術中，需要另外設置從電路基板取得表示電路配線的圖像數據的裝置，其結果，會產生用於檢測電路配線斷線的裝置大型化的問題。而且，專利文獻3所公開的技術，雖然可以進行電路配線的斷線確認，但無法確認各元件的配線錯誤。本發明就是根據上述問題而完成的，其目的在於，提供一種電子電路，上述電子電路不會增加用於電路配線的斷線檢測的電路的構成要素，能適當地檢測出電路配線的斷日本公開專利公報「特開昭60-125111號公報(1985年07月04日公 日本公開專利公報「特開昭60-170955號公報(1985年09月04日公 日本公開專利公報「特開2003-255008號公報(2003年09月10日公線，並且能容易檢測出各元件的配線錯誤。用於解決問題的方案為解決上述問題點，本發明提供一種電子電路，其特徵在於，包括多個電子部件， 當將上述多個電子部件中的至少一個電子部件設為判定電子電路是否正常工作所需要的主部件、將剩餘的電子部件設為判定電子電路是否正常工作所不需要的輔助部件時，在與上述主部件連接且用於進行該主部件的工作所需要的信號的供給或通過該主部件的工作得到的信號的輸出的配線連接有上述輔助部件。根據上述構成，由於在連接有判定電子電路是否正常工作所需要的主部件的配線上連接有判定電子電路是否正常工作所不需要的輔助部件，因此能經由該輔助部件進行主部件的工作所需要的信號的供給或通過該主部件的工作得到的信號的輸出。不過，由於上述輔助部件為判定電子電路是否正常工作所不需要的電子部件，因此，即使輔助部件產生不良或至輔助部件的配線產生斷線，作為電子電路也似乎以正常進行工作的方式進行動作。因此，僅確認電子電路的通常工作，不能知道輔助部件是否產生不良或至輔助部件的配線是否產生斷線。但是，根據上述構成，在上述輔助部件未工作的狀態、例如輔助部件發生故障的狀態、或至輔助部件的配線產生斷線的狀態下，不能進行信號向上述主部件的供給或信號從上述主部件的輸出，電子電路成為沒有正常工作。由此，如果進行通常進行的電子電路的工作確認，判斷為電子電路未正常工作，則在主部件的不良、對主部件的配線產生斷線的情況以外，還包含輔助部件的不良、至輔助部件的配線產生斷線的情況。因此，僅靠通常進行的確認電子電路是否正常工作，就能將輔助部件產生不良的情況、至該輔助部件的配線產生的斷線的情況也包含於不能正常工作的情況的原因中，因此，不需要另外進行用於檢測輔助部件的不良、至輔助部件的配線產生斷線的檢查。如上所述，根據上述構成，不增加用於檢測電路配線的斷線的電路構成，可實現能適當檢測出電路配線的斷線且容易地檢測出各部件的配線錯誤的電子電路。發明效果本發明的電子電路包括多個電子部件，當將上述多個電子部件中的至少一個電子部件設為判定電子電路是否正常工作所需要的主部件，將剩餘的電子部件設為判定電子電路是否正常工作所不需要的輔助部件時，在與上述主部件連接且用於進行該主部件的工作所需要的信號的供給或通過該主部件的工作得到的信號的輸出的配線連接有上述輔助部件，由此，具有如下效果，即，不增加用於檢測電路配線的斷線的電路構成，可實現能適當檢測出電路配線的斷線且容易地檢測出各部件的配線錯誤的電子電路。


圖1是本申請發明的電子電路的電路配線的特徵部分的說明圖，(a) (C)是用於說明本發明的特徵性構成的概略框圖。圖2是移位寄存器電路的比較例的說明圖，(a)、(b)是移位寄存器電路的電路圖。圖3是表示圖2(a)、(b)所示的移位寄存器電路的理想的波形圖形的波形圖。圖4是表示圖2(a)、(b)所示的移位寄存器電路的實際的波形圖形的波形圖。
圖5是圖2 (a)、(b)所示的移位寄存器電路的波形圖形，是表示圖2 (a)所示的級的移位寄存器電路的配線產生斷線時的波形圖形的波形圖。圖6是本發明的實施例1的移位寄存器電路的電路圖。圖7是表示圖6所示的移位寄存器電路的實際的波形圖形的波形圖。圖8是對圖2(a)、(b)所示的移位寄存器電路追加了一個電晶體的移位寄存器電路的電路圖。圖9是本發明的實施例2的移位寄存器電路的電路圖。
具體實施例方式以下，對本申請發明的電子電路的電路配線的特徵部分進行說明。圖1(a)表示與電路的輸入(輸入端子)連接的第1電路配線101，圖1 (b)表示電路內部的第2電路配線102，圖1 (c)表示與電路的輸出連接的第3電路配線103。如圖1(a)所示，上述第1電路配線101為在輸入和主部件IOla之間串聯連接有三個輔助部件IOIb的電路配線。在此，上述主部件IOla是在未與第1電路配線101連接時包含該第1電路配線 101的電子電路未工作的情況的元件。即，上述主部件IOla是為實現電子電路的所希望的功能而所必需的電子部件(元件)。另外，上述輔助部件IOlb是指即使不與第1電路配線101連接、包含該第1電路配線101的電子電路也進行工作的情況的某電子部件。通常，電子電路中，由於即使連接有輔助部件IOlb的配線斷線，有時作為電路整體也進行工作，因此，難以發現該斷線。但是，如上所述，通過在不與第1電路配線101連接就不進行工作的主部件IOla 和輸入之間串聯連接輔助部件101b，由此，連接有該輔助部件IOlb的配線的斷線原樣地成為主部件IOla的斷線。這種情況下，如果主部件IOla不工作，則在第1電路配線101中的各元件間的任一配線產生斷線，包含第1電路配線101的電路變為不能正常工作。S卩，僅確認包含第1電路配線101的電路是否正常工作，即可判斷第1電路配線 101中的各元件間的任一配線是否產生斷線。在上述的情況下，對在輸入和主部件IOla之間串聯連接了輔助部件IOlb的例子進行說明，但如圖1 (b)所示的第2電路配線102，即使在電路內部的主部件10加、1023間串聯連接有兩個輔助部件102b的電路配線的情況下，也能判斷如上所述的配線的斷線。在此，上述主部件10 具有與上述主部件IOla相同的功能，上述輔助部件102b具有與上述輔助部件IOlb相同的功能。S卩，上述構成的第2電路配線102中，與上述第1電路配線101同樣，僅確認包含第2電路配線102的電路是否正常工作，即可判斷第2電路配線102的各元件間的任一配線是否產生斷線。另外，如圖1(c)所示的第3電路配線103，在主部件103a和輸出之間串聯連接有三個輔助部件10 的電路配線的情況下，也可以判斷如上述的配線的斷線。在此，上述主部件103a具有與上述主部件IOla相同的功能，上述輔助部件10 具有與上述輔助部件 IOlb相同的功能。
S卩，上述構成的第3電路配線103中，也與上述第3電路配線103同樣，僅確認包含第3電路配線103的電路是否正常工作，即可判斷第3電路配線103的各元件間的任一配線是否產生斷線。通常，在電路內部，在難以發現斷線的元件(輔助部件IOlb等)的配線產生斷線的情況下，如果在可能給元件造成壞影響的檢查環境中不進行特別的檢查，則不能發現上述的斷線，但根據上述構成的電路配線，僅判斷包含該電路配線的電路是否正常工作，即可確認電路配線內是否產生斷線，因此，不需要進行特別的檢查。如上所述，根據上述構成的第1電路配線101、第2電路配線102、第3電路配線103，通過在連接有包含這些電路配線的電子電路是否正常工作的判定所需要的主部件 101aU02aU03a的配線上連接電子電路是否正常工作的判定所不需要的輔助部件101b、 102b、103b，可經由該輔助部件101b、102b、103b進行主部件101a、102a、103a的工作所需要的信號的供給或通過該主部件101a、102a、103a的工作得到的信號的輸出。由於上述輔助部件101b、102b、10;3b為電子電路是否正常工作的判定所不需要的電子部件，因此，即使輔助部件101b、102b、10 產生不良或至輔助部件101b、102b、10 的配線產生斷線，作為電子電路也能以似乎正常工作的方式進行動作。因此，僅確認電子電路的通常工作，不能知道輔助部件101b、102b、10 是否產生不良或至輔助部件101b、102b、 10 的配線是否產生斷線。但是，根據上述構成，在上述輔助部件101b、102b、10;3b未工作的狀態、例如輔助部件101b、102b、10 發生故障的狀態、或至輔助部件101b、102b、10 的配線發生了斷線的狀態下，不能進行信號向上述主部件101a、102a、103a的供給或信號從上述主部件101a、 102aU03a的輸出，電子電路不能正常工作。由此，進行通常進行的電子電路的工作確認，如果判斷為電子電路未正常工作，則在主部件101a、102a、103a產生不良、至主部件101a、102a、103a的配線產生斷線的情況以外，還包含輔助部件101b、102b、10 產生不良、至輔助部件101b、102b、10 的配線產生斷線的情況。因此，僅靠通常進行的確認電子電路是否正常工作，就能將輔助部件101b、102b、 10 產生不良的情況、至該輔助部件101b、102b、10 的配線產生的斷線的情況也包含於不能正常工作的情況的原因內，因此，不需要另外進行用於檢測輔助部件101b、102b、10;3b 產生不良及至輔助部件101b、102b、10 的配線產生斷線的檢查。如上所述，根據上述構成，不增加用於進行電路配線的斷線檢測的電路構成，即可實現可以適當地檢測出電路配線的斷線且容易地檢測出各部件的配線錯誤的電子電路。另外，例如上述電路配線101、102、103也可以包括能在兩端進行電阻測定的一條配線線路，在上述配線線路上連接兩個以上的上述主部件。在此，進行本申請發明的電子電路的電路配線的具體的說明。在此，作為電路配線，以下以包含於非晶態TFTCThin Film Transistor)的柵極驅動器單片面板的移位寄存器電路為例進行說明。在以下的說明中，以上述的主部件為主元件、以輔助部件為輔助元件進行說明。首先，對移位寄存器電路的比較例進行說明。圖2(a)、(b)表示移位寄存器電路，該圖(a)表示第η級的移位寄存器電路，該圖(b)表示第n+1級的移位寄存器電路。另外，圖2(a)、(b)所示的移位寄存器電路為一般的電路，因此省略詳細的說明。在上述移位寄存器電路中，未連接該元件時作為移位寄存器電路不能正常工作的主元件為四個電晶體TrA、TrB, TrC, TrD,即使不連接該元件也可以作為移位寄存器電路工作的輔助元件為電容器C。圖2 (a)所示的第η級的移位寄存器電路中，通過輸入時鐘信號CK1、第η_1級的移位寄存器電路的輸出n-1、第n+1級的移位寄存器電路的輸出n+1，得到輸出η。圖2(b)所示的第n+1級的移位寄存器電路中，也與第η級的移位寄存器電路相同，通過輸入時鐘CK2、第η級的移位寄存器電路的輸出η、第η+2級的移位寄存器電路的輸出η+2，得到輸出n+1。S卩，在某級的移位寄存器電路中，在未輸入時鐘信號和前後級的移位寄存器電路的輸出時，不能得到輸出。在上述構成的移位寄存器電路中，在至作為主元件的電晶體TrA、電晶體TrB的配線斷線的情況下，由於移位寄存器電路不能可靠地工作，因此沒有輸出。另外，在至電晶體 TrC、電晶體TrD的配線斷線的情況下，雖然移位寄存器電路進行工作，但輸出不正常。艮口， 如果至主元件的配線斷線，則移位寄存器電路的工作不正常，因此，可以容易地確認在該移位寄存器電路內產生斷線。但是，在移位寄存器電路中，在僅考慮各元件的配置效率的情況下，圖2(a)所示的與電容器C連接的輸出配線(輸出信號配線)11上的X標記處容易產生斷線。該情況下，在通常工作確認時，移位寄存器電路似乎以正常工作的方式進行動作，因此，可能會漏識別不良。S卩，在至作為上述輔助元件的電容器C的配線斷線的情況下，由於根據各電晶體的大小產生寄生電容來代替電容器C的功能，因此，移位寄存器電路似乎以正常工作的方式進行動作。難以檢測出這種情況下的配線的斷線。下面，參照圖3 圖5所示的波形圖對上述的問題點進行說明。在各波形圖中，內部配線12表示與構成各級的移位寄存器電路的電晶體TrB的漏極電極和電晶體TrD的源極電極連接並且與電晶體TrA的柵極電極和電容器C連接的配線。圖3是表示圖2(a)、(b)所示的移位寄存器電路的理想的波形圖形的波形圖。 這樣，在理想的波形圖形的波形圖中，內部配線12的信號Sn、Sn+Ι ；輸出信號n、n+1在 high(高電平)期間的上升、下降不會產生變形(& i >9 )，另外，在low(低電平)期間也成為low電位穩定的狀態。但是，實際的波形圖形為圖4所示的波形圖。S卩，在內部配線12的信號中，由於配線電阻和電容，使得high期間a的上升部分稍微產生變形，另外，本來在應維持低電平的 low期間b，也受時鐘信號CK1、CK2的影響而成為不能維持低電平的狀態。另夕卜，在圖4所示的波形圖中，輸出信號n、n+1受到內部配線12的信號的影響和輸出目標的負載的影響，在high期間c的上升部分產生變形，在應維持低電平的low期間 d，成為不能維持低電平的狀態。在此，圖4所示的波形圖表示在移位寄存器電路中未產生配線的斷線時的實際的波形圖形。與之相對，圖5所示的波形圖表示在圖2(a)所示的移位寄存器電路中電容器C的輸出配線11上的X部分發生了斷線時的波形圖形。圖5所示的波形圖中，內部配線12的信號Sn在high期間e向下降部分的下降方向的傾斜增大。這是由於，電容器C不發揮功能，從而電位保持力消失，電位的降低增大。由於該內部配線12的信號Sn的影響，從而輸出信號η在high期間f向下降部分的下降方向的傾斜也增大。另外，在下一級的移位寄存器電路的內部配線12的信號Sn+1 中，對high期間g的從上升部分的前半部向後半部的切換部分帶來影響(產生傾斜)。但是，由於假設在作為下一級的n+1級的移位寄存器電路中沒有產生斷線，因此對下一級的內部配線12的信號Sn+Ι在high期間的下降及輸出信號n+1不會帶來影響。如上所述，在移位寄存器電路中，在至作為輔助元件的電容器C的配線產生斷線的情況下，如圖5所示的波形圖，可知，雖然對波形圖形帶來若干影響，但可以看出，與未產生斷線時的圖4所示的波形圖的波形圖形幾乎沒有不同。因此，可知，僅確認通常的移位寄存器電路的工作，難以發現斷線產生。因此，為可靠地判斷有無至這樣的輔助元件的配線的斷線，需要根據通常的移位寄存器電路的工作環境，將檢查環境或驅動脈衝的周期及電位變更為與通常不同的條件下的工作環境。這樣的特殊的檢查環境或驅動脈衝的周期或電位，容易對移位寄存器電路內的元件帶來壞影響，從而有可能加速元件的劣化。因此，作為移位寄存器電路的功能保持原樣，作為通過研究各元件的配線而用通常工作確認就能可靠地判斷至輔助元件的配線的斷線的有無的電路配線，例如有圖6所示的移位寄存器電路。〔實施例1〕圖6表示具有構成與圖2(a)相同級的移位寄存器電路的各元件並使元件間的配線的引繞(引t回)不同的移位寄存器電路。圖6中，虛線圓表示各個元件，圓內的各分支經由元件進行配線。在圖6所示的移位寄存器電路中，與包括一條輸出線的輸出配線11連接的僅是作為輔助元件的電容器C，作為主元件的電晶體TrA、電晶體TrC未直接連接。即，成為在輸出配線11和作為主元件的電晶體TrA或電晶體TrC之間連接有作為輔助元件的電容器C的形式。如圖6所示，上述移位寄存器電路為包含四個電晶體TrA、TrB、TrC、TrD以及一個電容器C而構成，形成特徵性電路配線。即，上述電晶體TrA中，源極電極與包括輸入時鐘信號CKl的一條輸入線路的配線 (輸入信號配線)13連接，柵極電極與內部配線12連接，漏極電極經由配線14與相鄰的電晶體TrC的源極電極連接。上述電晶體TrC中，源極電極與上述配線14連接，並且，經由其它配線15與電容器C的一端子連接。這樣，上述配線14和配線15從電晶體TrC的源極電極分支，形成分支線路。另外，上述電晶體TrC中，漏極電極經由配線16與電晶體TrD的漏極電極連接，柵極電極經由配線17與電晶體TrD的柵極電極連接。在此，電晶體TrD的柵極電極，由於也與輸入下一級的移位寄存器電路的輸出信號n+1的配線18連接，因此來自與該柵極電極連接的配線18的輸出信號n+1也被輸入經由上述配線17連接的上述電晶體TrC的柵極電極。上述電晶體TrD中，源極電極與相鄰的電晶體TrB的漏極電極連接，並且還與上述內部配線12連接。這樣，內部配線12為從電晶體TrD的源極電極分支的配線。另外，上述電晶體TrD中，漏極電極與低電平(low)連接，並且還與上述的配線16 連接。由此，將從電晶體TrC的漏極電極輸出的信號、和從電晶體TrD的漏極電極輸出的信號維持在低電平。最後，上述電晶體TrB中，源極電極與輸入來自前級的移位寄存器電路的輸出信號n-1的配線19連接，柵極電極與上述配線19連接，漏極電極與上述電晶體TrD的源極電極連接。在此，在電晶體TrD的源極電極上，如上所述，連接有內部配線12，因此，來自上述電晶體TrB的漏極電極的輸出信號被輸入內部配線12。在移位寄存器電路中，通過設為圖6所示的電路配線，從而在任何地方的元件間的配線、即輸出配線11、內部配線12、其它配線13 19的任一個發生了斷線的情況下，電晶體TrA、電晶體TrB、電晶體TrC、電晶體TrD從輸入輸出配線(輸出配線11、配線13、配線 18,19)或內部配線12被斷開。由此，由於在移位寄存器電路內的至各元件的配線的斷線原樣地成為輸出不正常，因此，可通過在通常條件下的移位寄存器電路的驅動檢查來判定有無斷線。即，即使在至作為輔助元件的電容器C的配線(上述的輸出配線11)斷線的情況下，無論是移位寄存器電路內的哪一配線產生的斷線，都可以通過通常工作確認來進行判斷，因此，由於不需要進行導致元件劣化的特殊的檢查，因此可以實現元件的長壽命化，其結果，具有可延長移位寄存器電路的壽命，且可以穩定地工作的效果。但是，圖6所示的電路配線的移位寄存器電路的情況下，根據溫度或噪聲等外部因素、電路自身或者輸出目標的電容、驅動周期、電壓等條件，對內部配線12的信號或輸出信號η帶來壞影響，如上述圖4所示的實際的波形圖形的波形圖的說明所述的各影響增大。 例如，圖7表示因溫度上升而受到壞影響的波形圖形的波形圖。如圖7所示，當因溫度上升而各電晶體Tr的截止電阻降低時，例如時鐘信號CKl 的影響經由電晶體TrA使內部配線12的信號Sn的low期間h及輸出信號η的low期間i 不穩定，該輸出信號η對下一級的內部配線12的信號的low期間j及輸出信號n+1的low 期間k也帶來影響。如果影響變得厲害，則在移位寄存器電路的第某級會不正常工作。艮口， 越是後級，移位寄存器電路的內部配線12的信號的low期間的電位、輸出信號的low期間的電位越上升，最終導致不正常工作。〔實施例2〕因此，在圖8所示的移位寄存器電路中，為使內部配線的信號的low期間和輸出信號在low期間的low電位穩定化，而追加了電晶體TrE。該圖8所示的移位寄存器電路為對於圖2(a)、(b)所示的移位寄存器電路追加了上述電晶體TrE的電路。電晶體TrE實現利用下一級的時鐘信號CK2使輸出信號η的low期間的電位靠向 low電位的效果。但是，在輸出信號η穩定時(即使有影響也處於可工作的範圍時)，例如即使至電晶體TrE的配線斷線，工作上也是沒有問題的，因此，在對於移位寄存器電路的通常的驅動檢查中，不能判斷至上述電晶體TrE的配線有無斷線。因此，與上述實施例1所示的圖6所示的移位寄存器電路相同，作為通過研究各元件的配線，利用通常工作確認而能簡單且可靠地判斷至電晶體TrE的配線有無斷線的電路配線，例如有圖9所示的移位寄存器電路。圖9所示的移位寄存器電路，除設有電晶體TrE以外，具有與圖6所示的移位寄存器電路相同的元件且使元件間的配線的引繞不同。圖9中，虛線圓表示各個元件，圓內的各分支經由元件進行配線。S卩，如圖9所示，上述移位寄存器電路被新追加了上述電晶體TrE，該電晶體TrE的源極電極與連接於電容器C的一端子的配線1 連接。該配線1 從電晶體TrE的漏極電極分支，形成分支線路，並與連接於電晶體TrC的源極電極的配線1 連接。另外，向電晶體TrE的柵極電極輸入下一級的時鐘信號CK2。另外，上述電晶體TrE的漏極電極與連接於電晶體TrC的漏極電極的配線16連接。該配線16與從電晶體TrD的漏極電極分支的用於引向low的配線20連接。由此，電晶體TrC的漏極電極、電晶體TrD的漏極電極、電晶體TrE的漏極電極被維持在low電位，因此，在移位寄存器電路中，可以使內部配線的信號的low期間和輸出信號的low期間的low電位穩定化。在此，在圖9所示的第η級的移位寄存器電路中，在配線12上的(1)的部分產生了斷線的情況下，電晶體TrA當然不會工作，因此，不輸出信號η。另外，在圖9所示的第η級的移位寄存器電路中，在配線1 上的(2)的部分產生了斷線的情況、即在電晶體TrA和輸出端子η間產生了斷線的情況下，即使電晶體TrA、TrC、 TrE正常工作，也不會向輸出端子η輸出信號。由此，由於移位寄存器電路內的至電晶體TrE的配線的斷線原樣地導致輸出不正常，因此，可利用通常條件下的移位寄存器電路的驅動檢查判定上述斷線的有無。另外，在圖9所示的移位寄存器電路中，由於為與圖6所示的電路配線同樣的電路配線，因此在任何地方的元件間的配線、即輸出配線11、內部配線12、其它配線13 20的任一個發生了斷線的情況下，電晶體TrA、電晶體TrB、電晶體TrC、電晶體TrD及電晶體TrE 從輸入輸出配線(輸出配線11、配線13、配線18 20)或內部配線12被斷開。由此，由於移位寄存器電路內的至各元件的配線的斷線原樣地導致輸出不正常， 因此，可利用通常條件下的移位寄存器電路的驅動檢查判定有無斷線。即，即使在至作為輔助元件的電容器C的配線(上述輸出配線11)發生斷線的情況下，即使是移位寄存器電路內的某一配線發生的斷線，也能利用通常工作確認進行判斷，因此，不需要進行導致元件劣化的特殊的檢查。其結果，實現可使元件長壽命化、延長移位寄存器電路的壽命且穩定地工作的效果。在以上的說明中，在移位寄存器電路(電子電路)中，作為主部件，使用電晶體TrA 等用於在該移位寄存器電路中發揮功能的構件，但本發明不限於此，作為上述主部件，也可以是用於判定移位寄存器電路(電子電路)是否正常工作的專用的電子部件。該情況下，通過將引繞多個輸入信號的線路的連接目標匯集至作為專用的電子部件的專用元件，實現可以減少不良確認作業數的效果。如上所述，在上述的說明中，對將本申請發明的電路配線適用於用於驅動TFT面
11板的驅動電路內的移位寄存器電路的例子進行說明，但不限於此。例如，即使是將處於主元件、輔助元件的關係的電子部件彼此連接的配線，本申請發明也可以適用。本申請發明，例如，不僅適用於上述的非晶態TFT的柵極驅動器單片面板，當然也適用於其它平板顯示器的驅動電路，只要是在基板上形成電路的構成(與元件的形成、搭載無關)，則均可適用。另外，即使不是在基板上，即使是對於伴隨實態配線的例如機動車的配線、設備的配線、電化製品等，通過使主部件經由輔助部件進行配線，也可以容易地檢測出連接錯誤等。具備多個電子部件的電子裝置也同樣地可以實施本申請發明。本發明的電子電路包括多個電子部件，在將上述多個電子部件中的至少一個電子部件設為判定電子電路是否正常工作所需要的主部件(101a、102a、103a)，將剩餘的電子部件設為判定電子電路是否正常工作所不需要的輔助部件(101b、102b、103b)時，在與主部件(101a、10加、103a)連接且用於主部件(101a、10加、103a)的工作所需要的信號的供給或通過該主部件的工作而得到的信號的輸出的配線連接有輔助部件(101b、102b、103b)。根據上述構成，通過在連接有判定電子電路是否正常工作所需要的主部件的配線上連接判定電子電路是否正常工作所不需要的輔助部件，經由該輔助部件進行主部件的工作所需要的信號的供給或通過該主部件的工作得到的信號的輸出。由於輔助部件(101b、102b、103b)為判定電子電路是否正常工作所不需要的電子部件，因此，即使輔助部件產生不良或至輔助部件的配線產生斷線，作為電子電路也似乎以正常工作的方式進行動作。因此，僅進行電子電路的通常工作確認，不能知道輔助部件是否產生不良或至輔助部件的配線是否產生斷線。但是，根據上述構成，在輔助部件(101b、102b、103b)未工作的狀態、例如輔助部件發生了故障的狀態、或至輔助部件的配線產生斷線的狀態下，不能進行向主部件(101a、 102aU03a)的信號的供給或從主部件(101a、10加、103a)的信號的輸出，因此，電子電路不
能正常工作。由此，如果進行通常進行的電子電路的工作確認，判斷為電子電路未正常工作，則在主部件產生不良、至主部件的配線產生斷線的情況之外，還包含輔助部件產生不良、至輔助部件的配線產生斷線的情況。因此，僅靠通常進行的確認電子電路是否正常工作，就能將輔助部件產生不良的情況、至該輔助部件的配線產生斷線的情況也包含在不能正常工作的情況的原因內，因此， 不需要另外進行用於檢測輔助部件產生不良或至輔助部件的配線產生斷線的檢查。如上所述，根據上述構成，不增加用於進行電路配線的斷線檢測的電路構成，即可實現適當地檢測出電路配線的斷線且容易地檢測出各部件的配線錯誤的電子電路。主部件(101a、10加、103a)也可以是為實現電子電路的所希望的功能所必需的電子部件。該情況下，由於不需要新設置電子部件，因此，可以抑制檢查斷線等不良導致的電路的增大化。主部件(101a、10加、103a)也可以是用於判定電子電路是否正常工作的專用的電子部件。該情況下，由於使用專用的電子部件，因此，相比使用上述那樣的已有的電子部件的情況，可以使配線的引繞簡單。也可以是，配線13是輸入信號配線，輔助部件(101b、102b、103b)連接於主部件 (101aU02aU03a)和上述輸入信號配線的信號的輸入端子之間。該情況下，可以通過有無主部件的工作所需要的信號的供給，來判斷斷線。也可以是，上述輸入信號配線包括一條輸入線路，在上述輸入線路僅連接一個主部件(101a、102a、103a)。該情況下，通過對一個輸入信號設置一條引繞的線路，使斷線時斷開的主部件為一個，可以僅確認一個不良症狀來判斷斷線。也可以是，在上述輸入信號配線包括一條輸入線路，主部件(101a、10加、103a)為專用的電子部件時，上述專用的電子部件利用多個輸入信號進行工作，上述專用的電子部件的數量比輸入線路數量少。該情況下，通過將引繞多個輸入信號的線路的連接目標匯集至作為專用的電子部件的專用元件，可以減少不良確認作業數。也可以是，上述輸入信號配線包括信號的輸入側的相反側從一條線路分支為至少兩個的分支線路，在上述分支線路的至少一方分支線路連接輔助部件(101b、102b、10 )， 在連接有該輔助部件的分支線路以外的分支線路連接主部件(101a、10加、103a)。該情況下，即使是在電子電路的構成上難以進行電子部件的引繞的情況，也能檢測配線的斷線。也可以是，輸出配線11為輸出信號配線，輔助部件(101b、102b、103b)連接於主部件(101a、10加、103a)和上述輸出信號配線的信號的輸出端子之間。 該情況下，可以通過有無從主部件輸出的信號判斷斷線。也可以是，上述輸出信號配線包括一條輸出線路，在上述輸出線路僅連接一個主部件(101a、102a、103a)。該情況下，通過設置一條引繞一個輸出信號的線路，使斷線時被斷開的主部件為一個，可以通過僅確認一個不良症狀來判斷出斷線。也可以是，上述輸出信號配線包括一條輸出線路，主部件(101a、10加、103a)為專用的電子部件時，上述專用的電子部件利用多個輸入信號進行工作，上述專用的電子部件的數量比輸出線路數量少。該情況下，通過將引繞多個輸入信號的線路的連接目標匯集至作為專用的電子部件的專用元件，可以減少不良確認作業數。也可以是，上述輸出信號配線包括信號的輸出側的相反側從一條線路分支為至少兩個的分支線路，在上述分支線路的至少一方分支線路連接有輔助部件(101b、102b、 10 )，在連接有該輔助部件的分支線路以外的分支線路連接主部件(101a、10加、103a)。該情況下，即使在電子電路的構成上難以進行電子部件的引繞的情況下，也能檢測配線的斷線。也可以是，上述配線沒有連接於輸入端子及輸出端子的任一個，而在上述配線連接有兩個上述主部件，並且在這些主部件之間連接有輔助部件(101b、102b、103b)。也可以是，上述兩個主部件中的至少一個主部件為用於判定電子電路是否正常工作的專用的電子部件。
也可以是，上述配線包括可在兩端進行電阻測定的一條配線線路，在上述配線線路連接有兩個以上的主部件(101a、10加、103a)。該情況下，在配線的兩端進行電阻測定時，可減少不良確認次數。也可以是，主部件(101a、10加、103a)中的至少一個主部件為用於判定電子電路是否正常工作的專用的電子部件。也可以是，電子裝置具備上述任一種構成的電子電路。例如也可以是在多個電路基板(TFT基板和安裝基板、包括多個基板的電路等)間應用電子電路的電子裝置。另外，也可以是在組裝機械設備等的實態配線時將電子電路適用於對機器間的連接方法的電子裝置。另外，也可以是將電子電路複合地組裝到電路基板及機器類或機械設備等的電子
直ο本發明不限於上述的各實施方式，在權利要求所表示的範圍內可以進行各種變更，而且適當組合由不同的實施方式分別公開的技術手段得到的實施方式，也包含於本發明的技術範圍。工業上的可利用件本發明可以全面地用於具備多個電子部件的電子電路。附圖標記說明11輸出配線12內部配線13 配線14 配線15 配線16 配線17 配線18 配線19 配線20 配線101第1電路配線IOla 主部件IOlb輔助部件102第2電路配線102a 主部件102b輔助部件103第3電路配線103a 主部件103b輔助部件C電容器CKl時鐘信號
CK2時鐘信號η輸出信號Sn 信號TrA電晶體TrB電晶體TrC電晶體TrD電晶體TrE電晶體
1權利要求
1.一種電子電路，其特徵在於， 包括多個電子部件，當將上述多個電子部件中的至少一個電子部件設為判定電子電路是否正常工作所需要的主部件、將剩餘的電子部件設為判定電子電路是否正常工作所不需要的輔助部件時，在與上述主部件連接且用於進行該主部件的工作所需要的信號的供給或通過該主部件的工作得到的信號的輸出的配線上連接有上述輔助部件。
2.如權利要求1所述的電子電路，其特徵在於，上述主部件是為實現電子電路的所希望的功能所必需的電子部件。
3.如權利要求1所述的電子電路，其特徵在於，上述主部件為用於判定電子電路是否正常工作的專用的電子部件。
4.如權利要求1 3中任一項所述的電子電路，其特徵在於， 上述配線為輸入信號配線，上述輔助部件被連接於上述主部件和上述輸入信號配線的信號的輸入端子之間。
5.如權利要求4所述的電子電路，其特徵在於， 上述輸入信號配線包括一條輸入線路，在上述輸入線路上僅連接有一個上述主部件。
6.如權利要求4所述的電子電路，其特徵在於， 上述輸入信號配線包括一條輸入線路， 在上述主部件為專用的電子部件時，上述專用的電子部件利用多個輸入信號進行工作， 上述專用的電子部件的數量比輸入線路數量少。
7.如權利要求2所述的電子電路，其特徵在於， 上述配線為輸入信號配線，上述輸入信號配線包括信號的輸入側的相反側從一條線路分支為至少兩條的分支線路，在上述分支線路的至少一方分支線路連接有上述輔助部件，在連接有該輔助部件的分支線路以外的分支線路連接有上述主部件。
8.如權利要求1 3中任一項所述的電子電路，其特徵在於， 上述配線為輸出信號配線，上述輔助部件被連接於上述主部件和上述輸出信號配線的信號的輸出端子之間。
9.如權利要求8所述的電子電路，其特徵在於， 上述輸出信號配線包括一條輸出線路，在上述輸出線路僅連接有一個上述主部件。
10.如權利要求8所述的電子電路，其特徵在於， 上述輸出信號配線包括一條輸出線路， 在上述主部件為專用的電子部件時，上述專用的電子部件利用多個輸入信號進行工作， 上述專用的電子部件的數量比輸出線路數量少。
11.如權利要求2所述的電子電路，其特徵在於，上述配線為輸出信號配線，上述輸出信號配線包括信號的輸出側的相反側從一條線路分支為至少兩條的分支線路，在上述分支線路的至少一方分支線路連接有上述輔助部件，在連接有該輔助部件的分支線路以外的分支線路連接有上述主部件。
12.如權利要求1所述的電子電路，其特徵在於， 上述配線沒有連接於輸入端子及輸出端子的任一個，在上述配線連接有兩個上述主部件並且在這些主部件之間連接有上述輔助部件。
13.如權利要求12所述的電子電路，其特徵在於，上述兩個主部件中的至少一個主部件為用於判定電子電路是否正常工作的專用的電子部件。
14.如權利要求1所述的電子電路，其特徵在於， 上述配線包括能在兩端進行電阻測定的一條配線線路， 在上述配線線路連接有兩個以上的上述主部件。
15.如權利要求14所述的電子電路，其特徵在於，上述主部件中的至少一個主部件為用於判定電子電路是否正常工作的專用的電子部件。
16.一種電子裝置，具備權利要求1 15中任一項所述的電子電路。
全文摘要
本發明的電子電路，包括多個電子部件，當將上述多個電子部件中的至少一個電子部件設為判定電子電路是否正常工作所需要的主部件(101a、102a、103a)、將剩餘的電子部件設為判定電子電路是否正常工作所不需要的輔助部件(101b、102b、103b)時，在與上述主部件(101a、102a、103a)連接且用於進行該主部件(101a、102a、103a)的工作所需要的信號的供給或通過該主部件(101a、102a、103a)的工作得到的信號的輸出的配線上連接有上述輔助部件(101b、102b、103b)。由此，可以不增加用於檢測電路配線的斷線的電路構成，就可提供適當地檢測出電路配線的斷線且可容易地檢測各元件的配線錯誤的電子電路。
文檔編號H05K3/00GK102301249SQ20098015557
公開日2011年12月28日 申請日期2009年11月19日 優先權日2009年3月11日
發明者小笠原功, 川瀨伸行, 生田一秀 申請人:夏普株式會社