脈衝電源電路的製作方法

2023-04-29 08:07:26

本發明涉及電源技術領域，尤其涉及一種脈衝電源電路。

背景技術：

脈衝電源是指能夠發出具有驅動能力的脈衝波形的電源。與一般的脈衝區別在於該脈衝具有較強的驅動能力，在一些特殊的應用場合，例如毫米波合成功放，就需要這種脈衝電源供電。

如圖1所述，其是傳統脈衝電源的輸出結構示意圖，採用單管設計，包括主要由單個pmos組成的半橋電路，pmos在柵極驅動信號的控制作用下導通，pmos導通時，輸出為電源電平。然而，該單管輸出結構在一路驅動信號的控制作用下只能實現一路脈衝電源的輸出，且具有帶容性負載效果差的缺點，即如果負載呈現較大容性，輸出脈衝電源下降沿時間將延長非常長，不能保證輸出脈衝電源的邊沿特性。在實際應用中，毫米波合成功放恰好就具有較大的容性，因此該結構不能很好的滿足毫米波功放的需求。

技術實現要素：

本發明所要解決的技術問題在於，提供一種脈衝電源電路，可以在一路電平脈衝信號的控制作用下輸出兩路脈衝電源，並具有較強的驅動容性負載的能力。

為了解決上述技術問題，本發明提供了一種脈衝電源電路，包括第一半橋電路和第二半橋電路；所述第一半橋電路包括連接的第一pmos和第一nmos，所述第一pmos和第一nmos在輸入的第一電平脈衝信號的控制作用下交替導通，從而將輸入的第一電平直流電源轉換成第一電平脈衝電源並輸出；所述第二半橋電路包括連接的第二pmos和第二nmos，所述第二pmos和第二nmos在輸入的所述第一電平脈衝信號的控制作用下交替導通，從而將輸入的第二電平直流電源轉換成第二電平脈衝電源並輸出。

與現有技術相比，本發明提供的一種脈衝電源電路包括第一半橋電路和第二半橋電路，在半橋電路控制端輸入的第一電平脈衝信號的控制作用下，將半橋電路輸入端輸入的第一電平直流電源/第二電平直流電源調製輸出第一電平脈衝電源/第二電平脈衝電源，從而實現兩路脈衝電源的輸出；另外，所述第一半橋電路和第二半橋電路採用雙管設計，包括pmos和nmos，pmos和nmos在輸入的第一電平脈衝信號的控制作用下交替導通，當pmos導通時，輸出為直流電源電平，當nmos導通時，輸出為地電平；採用該推挽式的輸出結構，即使負載具有較大容性，也可以在nmos導通時將負載電量釋放，使負載快速回到低電平狀態，因此該輸出結構可以彌補現有技術單管設計帶容性負載效果差的缺點。

進一步地，所述第一半橋電路的第一pmos的柵極和第一nmos的柵極作為第一半橋電路的控制端以接收所述第一電平脈衝信號；所述第一pmos的源極連接所述第一電平直流電源，所述第一nmos的源極接地；所述第一pmos的漏極和第一nmos的漏極連接並作為所述第一半橋電路的輸出端以輸出所述第一電平脈衝電源；所述第二半橋電路的第二pmos的柵極和第二nmos的柵極作為第二半橋電路的控制端以接收所述第一電平脈衝信號；所述第二pmos的源極連接所述第二電平直流電源，所述第一nmos的源極接地；所述第二pmos的漏極和第二nmos的漏極連接並作為所述第二半橋電路的輸出端以輸出所述第二電平脈衝電源。

進一步地，所述第二半橋電路還包括第一二極體；所述第一二極體的陰極連接所述第二pmos的漏極和第二nmos的漏極，所述第一二極體的陽極接地。

在本發明的一個實施例中，所述第一半橋電路的輸入端通過第一輸入能量儲存電路連接所述第一電平直流電源，所述第一輸入能量儲存電路包括至少兩個電容，所述至少兩個電容並聯後的一端接地，另一端同時連接所述第一電平直流電源和所述第一半橋電路；所述第二半橋電路的輸入端通過第二輸入能量儲存電路連接所述第二電平直流電源，所述第二輸入能量儲存電路包括至少兩個電容，所述至少兩個電容並聯後的一端接地，另一端同時連接所述第二電平直流電源和所述第二半橋電路。

作為上述發明的改進方案，本實施例所提供的一種脈衝電源電路還包括第一輸入能量儲存電路和第二輸入能量儲存電路；通過第一輸入能量儲存電路、第二輸入能量儲存電路分別對應對第一電平直流電源、第二電平直流電源進行能量儲存，以滿足輸出脈衝電源的頂降要求，保證高電平期間電平平坦性。

在本發明的另一個實施例中，所述第一半橋電路的控制端通過第一半橋死區時間調節電路接收所述第一電平脈衝信號；其中，所述第一半橋死區時間調節電路用於調節所述第一半橋電路的第一pmos和第一nmos的上升沿和下降沿，以防止所述第一半橋電路的第一pmos和第一nmos交替導通時出現同時導通；所述第二半橋電路的控制端通過第二半橋死區時間調節電路接收所述第一電平脈衝信號；其中，所述第二半橋死區時間調節電路用於調節所述第二半橋電路的第二pmos和第二nmos的上升沿和下降沿，以防止所述第二半橋電路的第二pmos和第二mos交替導通時出現同時導通而造成短路。

進一步地，所述第一半橋死區時間調節電路包括第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第二二極體、第三二極體、第四二極體和第五二極體；所述第二二極體的陽極通過所述第一電阻接收所述第一電平脈衝信號，所述第二二極體的陰極一方面連接所述第一nmos的柵極，另一方面通過所述第三電阻接地；所述第三二極體的陽極通過所述第二電阻連接所述第一nmos的柵極，所述第三二極體的陰極接收所述第一電平脈衝信號；所述第四二極體的陽極連接所述第四電阻後，一方面通過所述第六電阻連接所述第一電平直流電源，另一方面連接所述第一pmos的柵極，所述第四二極體的陰極接收所述第一電平脈衝信號；所述第五二極體的陽極通過所述第四電阻接收所述第一電平脈衝信號，所述第五二極體的陰極連接所述第一pmos的柵極。

進一步地，所述第二半橋死區時間調節電路包括第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第六二極體、第七二極體、第八二極體和第九二極體；所述第六二極體的陽極通過所述第七電阻接收所述第一電平脈衝信號，所述第六二極體的陰極一方面連接所述第二nmos的柵極，另一方面通過所述第九電阻接地；所述第七二極體的陽極通過所述第八電阻連接所述第二nmos的柵極，所述第七二極體的陰極接收所述第一電平脈衝信號；所述第八二極體的陽極連接所述第十電阻後，一方面通過所述第十二電阻連接所述第二電平直流電源，另一方面連接所述第二pmos的柵極，所述第八二極體的陰極接收所述第一電平脈衝信號；所述第九二極體的陽極通過所述第十一電阻接收所述第一電平脈衝信號，所述第九二極體的陰極連接所述第二pmos的柵極。

作為上述發明的改進方案，本實施例所提供的一種脈衝電源電路還包括第一半橋死區時間調節電路和第二半橋死區時間調節電路；通過第一半橋死區時間調節電路、第二半橋死區時間調節電路分別對應調節第一半橋電路、第二半橋電路的控制端輸入的第一電平脈衝信號的上升沿和下降沿，從而分別控制pmos和nmos的導通與關斷，以防止pmos和nmos交替導通時出現同時導通導致電源和地直接短路，燒壞pmos和nmos。

在本發明的另一個實施例中，當所述第一電平脈衝信號的高電平小於所述第一電平直流電源時，所述脈衝電源電路還包括第一電平轉換電路，用於對所述第一電平脈衝信號進行電平提升，並將電平提升後的第一電平脈衝信號輸出給所述第一半橋電路；所述第一pmos和第一nmos在輸入的第一電平脈衝信號的控制作用下交替導通包括：所述第一pmos和第一nmos在輸入的經第一電平轉換電路電平提升後的第一電平脈衝信號的控制作用下交替導通。

進一步地，所述第一電平轉換電路包括第一集成mosfet驅動器和第十三電阻；所述第一集成mosfet驅動器的電源端連接所述第一電平直流電源，信號輸入端接收所述第一電平脈衝信號並且通過所述第十三電阻接地；所述第一集成mosfet驅動器的接地端接地，信號輸出端連接所述第一半橋電路的控制端。

作為上述發明的改進方案，本實施例所提供的一種脈衝電源電路在第一電平脈衝信號的高電平小於所述第一電平直流電源時，還包括第一電平轉換電路；通過第一電平轉換電路對第一電平脈衝信號進行電平提升，增強其驅動能力，使電平提升後的第一電平脈衝信號可驅動控制第一pmos和第一nmos交替導通；本實施例可以輸出高電平大於第一電平脈衝信號的高電平的脈衝電源，拓寬了輸出脈衝電源的範圍。

進一步地，當所述第一電平直流電源大於所述第一集成mosfet驅動器的最大供電電壓時，所述第一電平轉換電路還包括第一電平抬升電路，用於將第一集成mosfet驅動器的參考地抬升，使所述第一電平直流電源與提升後的參考地之間的差值少於所述第一集成mosfet驅動器的最大供電電壓；所述第一電平轉換電路還包括第一電平脈衝信號提升電路，用於將所述第一電平脈衝信號提升後再輸入到所述第一集成mosfet驅動器的信號輸入端；其中，所述第一電平脈衝信號的提升幅度與所述第一集成mosfet驅動器的參考地的提升幅度相等。

進一步地，所述第一電平抬升電路包括第十穩壓二極體和第十五電阻；所述第十穩壓二級管的陽極接地，所述第十穩壓二級管的陰極連接所述第一集成mosfet驅動器的接地端，並且通過所述第十五電阻連接所述第一電平直流電源；所述第一電平脈衝信號提升電路包括第十一穩壓二極體和第十六電阻；所述第十一穩壓二極體的陽極接收所述第一電平脈衝信號，所述第十一穩壓二極體的陰極連接所述第一集成mosfet驅動器的信號輸入端，並且通過所述第十六電阻連接所述第一電平直流電源。

作為上述實施例的改進方案，本實施例所提供的一種脈衝電源電路在第一電平直流電源大於所述第一集成mosfet驅動器的最大供電電壓時，還包括第一電平抬升電路和第一電平脈衝信號提升電路；通過第一電平抬升電路將第一集成mosfet驅動器的參考地抬升，且通過第一電平脈衝信號提升電路將所述第一電平脈衝信號提升後再輸入到所述第一集成mosfet驅動器的信號輸入端，以滿足第一集成mosfet驅動器的供電要求，保證第一集成mosfet驅動器的安全；本實施例可以輸出高電平大於第一集成mosfet驅動器的最大供電電壓的脈衝電源，拓寬了輸出脈衝電源的範圍。

進一步地，當所述第一電平直流電源大於pmos/nmos的最大柵源電壓時，所述第一集成mosfet驅動器的信號輸出端只連接到所述第一半橋電路的第一pmos的柵極；所述第一電平轉換電路還包括第三集成mosfet驅動器，所述第三集成mosfet驅動器的電源端通過第一電源供電電路連接所述第一電平直流電源，所述第一電源供電電路包括第一電容、第十九電阻和第十四穩壓二極體；所述第三集成mosfet驅動器的電源端一方面通過所述第十九電阻連接第一電平直流電源，並且連接所述第十四穩壓二極體的陰極，所述第十四穩壓二極體的陽極接地；另一方面，所述第三集成mosfet驅動器的電源端還通過所述第一電容連接所述第十四穩壓二極體的陽極並接地；所述第三集成mosfet驅動器的信號輸入端接收所述第一電平脈衝信號，接地端接地，信號輸出端連接所述第一半橋電路的第一nmos的柵極。

作為上述實施例的改進方案，本實施例所提供的一種脈衝電源電路在第一電平直流電源大於pmos/nmos的最大柵源電壓時，還包括第三集成mosfet驅動器和連接在第三集成mosfet驅動器電源端的第一電源供電電路；通過第一電源供電電路將第一電平直流電源的電平降低後再輸入到第三集成mosfet驅動器的電源端，從而使通過第三集成mosfet驅動器電平提升後的第一電平脈衝信號連接第一nmos的柵極時，第一nmos的柵源電壓不超過最大控制電壓，保證第一nmos的安全；本實施例可以輸出高電平大於pmos/nmos的最大柵源電壓的脈衝電源，拓寬了輸出脈衝電源的範圍。

在本發明的另一個實施例中，當所述第一電平脈衝信號的高電平小於所述第二電平直流電源時，所述脈衝電源電路還包括第二電平轉換電路，用於對所述第一電平脈衝信號進行電平提升，並將電平提升後的第一電平脈衝信號輸出給所述第二半橋電路；所述第二pmos和第二nmos在輸入的第一電平脈衝信號的控制作用下交替導通包括：所述第二pmos和第二nmos在輸入的經第二電平轉換電路電平提升後的第一電平脈衝信號的控制作用下交替導通。

進一步地，所述第二電平轉換電路包括第二集成mosfet驅動器和第十四電阻；所述第二集成mosfet驅動器的電源端連接所述第二電平直流電源，信號輸入端接收所述第一電平脈衝信號並且通過所述第十四電阻接地；所述第二集成mosfet驅動器的接地端接地，信號輸出端連接所述第二半橋電路的控制端。

作為上述發明的改進方案，本實施例所提供的一種脈衝電源電路在第一電平脈衝信號的高電平小於所述第二電平直流電源時，還包括第二電平轉換電路；通過第二電平轉換電路對第一電平脈衝信號進行電平提升，增強其驅動能力，使電平提升後的第一電平脈衝信號可驅動控制第二pmos和第二nmos交替導通；本實施例可以輸出高電平大於第一電平脈衝信號的高電平的脈衝電源，拓寬了輸出脈衝電源的範圍。

進一步地，當所述第二電平直流電源大於所述第二集成mosfet驅動器的最大供電電壓時，所述第二電平轉換電路還包括第二電平抬升電路，用於將第二集成mosfet驅動器的參考地抬升，使所述第二電平直流電源與提升後的參考地之間的差值少於所述第二集成mosfet驅動器的最大供電電壓；所述第二電平轉換電路還包括第二電平脈衝信號提升電路，用於將所述第一電平脈衝信號提升後再輸入到所述第二集成mosfet驅動器的信號輸入端；其中，所述第一電平脈衝信號的提升幅度與所述第二集成mosfet驅動器的參考地的提升幅度相等。

進一步地，所述第二電平抬升電路包括第十二穩壓二極體和第十七電阻；所述第十二穩壓二極體的陽極接地，所述第十二穩壓二極體的陰極連接所述第二集成mosfet驅動器的接地端，並且通過所述第十七電阻連接所述第二電平直流電源；所述第二電平脈衝信號提升電路包括第十三穩壓二極體和第十八電阻；所述第十三穩壓二極體的陽極接收所述第一電平脈衝信號，所述第十三穩壓二極體的陰極連接所述第二集成mosfet驅動器的信號輸入端，並且通過所述第十八電阻連接所述第二電平直流電源。

作為上述實施例的改進方案，本實施例所提供的一種脈衝電源電路在第二電平直流電源大於所述第二集成mosfet驅動器的最大供電電壓時，還包括第二電平抬升電路和第二電平脈衝信號提升電路；通過第二電平抬升電路將第二集成mosfet驅動器的參考地抬升，且通過第二電平脈衝信號提升電路將所述第一電平脈衝信號提升後再輸入到所述第二集成mosfet驅動器的信號輸入端，以滿足第二集成mosfet驅動器的供電要求，保證第二集成mosfet驅動器的安全；本實施例可以輸出高電平大於第一電平脈衝信號的高電平的脈衝電源，拓寬了輸出脈衝電源的範圍。

進一步地，當所述第二電平直流電源大於pmos/nmos的最大柵源電壓時，所述第二集成mosfet驅動器的信號輸出端只連接到所述第二半橋電路的第二pmos的柵極；所述第二電平轉換電路還包括第四集成mosfet驅動器，所述第四集成mosfet驅動器的電源端通過第二電源供電電路連接所述第二電平直流電源，所述第二電源供電電路包括第二電容、第二十電阻和第十五穩壓二極體；所述第四集成mosfet驅動器的電源端一方面通過所述第二十電阻連接第二電平直流電源，並且連接所述第十五穩壓二極體的陰極，所述第十五穩壓二極體的陽極接地；另一方面，所述第四集成mosfet驅動器的電源端還通過所述第二電容連接所述第十五穩壓二極體的陽極並接地；所述第四集成mosfet驅動器的信號輸入端接收所述第一電平脈衝信號，接地端接地，信號輸出端連接所述第二半橋電路的第二nmos的柵極。

作為上述實施例的改進方案，本實施例所提供的一種脈衝電源電路在第二電平直流電源大於pmos/nmos的最大柵源電壓時，還包括第四集成mosfet驅動器和連接在第四集成mosfet驅動器電源端的第二電源供電電路；通過第二電源供電電路將第二電平直流電源的電平降低後再輸入到第四集成mosfet驅動器的電源端，從而使通過第四集成mosfet驅動器電平提升後的第一電平脈衝信號連接第二nmos的柵極時，第二nmos的柵源電壓不超過最大控制電壓，保證第二nmos的安全；本實施例可以輸出高電平大於pmos/nmos的最大柵源電壓的脈衝電源，拓寬了輸出脈衝電源的範圍。

附圖說明

圖1是傳統脈衝電源的輸出結構示意圖；

圖2是本發明提供的脈衝電源電路的第一實施例的電路方框圖；

圖3是本發明提供的脈衝電源電路的第一實施例的電路原理圖；

圖4是本發明提供的脈衝電源電路的第二實施例的電路方框圖；

圖5是本發明提供的脈衝電源電路的第二實施例的電路原理圖；

圖6是本發明提供的脈衝電源電路的第三實施例的電路方框圖；

圖7是本發明提供的脈衝電源電路的第三實施例的電路原理圖；

圖8是本發明提供的脈衝電源電路的第四實施例的電路方框圖；

圖9是本發明提供的脈衝電源電路的第四實施例的電路原理圖；

圖10是本發明提供的脈衝電源電路的第五實施例的電路方框圖；

圖11是本發明提供的脈衝電源電路的第五實施例的電路原理圖；

圖12是本發明提供的脈衝電源電路的第六實施例的電路方框圖；

圖13是本發明提供的脈衝電源電路的第六實施例的電路原理圖；

圖14是本發明提供的脈衝電源電路的第七實施例的電路方框圖；

圖15是本發明提供的脈衝電源電路的第七實施例的電路原理圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

實施例1

參見圖2，是本發明提供的脈衝電源電路的第一實施例的電路方框圖。

本實施例的脈衝電源電路101包括第一半橋電路2和第二半橋電路3；其中，第一半橋電路2在第一半橋電路2的控制端輸入的第一電平脈衝信號vin的控制作用下，將第一半橋電路2的輸入端輸入的第一電平直流電源v1調製後，通過第一半橋電路2的輸出端輸出第一電平脈衝電源vout1；第二半橋電路3在第二半橋電路3的控制端輸入的第一電平脈衝信號vin的控制作用下，將第二半橋電路3的輸入端輸入的第二電平直流電源v2調製後，通過第二半橋電路3的輸出端輸出第二電平脈衝電源vout2。

參見圖3，是本發明提供的脈衝電源電路的第一實施例的電路原理圖。

其中，j1端作為脈衝電源電路101的第一電源輸入端(用於輸入第一電平直流電源v1)，j2端作為脈衝電源電路101的第二電源輸入端(用於輸入第一電平直流電源v2)，j3端作為脈衝電源電路101的信號輸入端(用於輸入第一電平脈衝信號vin)，j4端作為脈衝電源電路101的第一信號輸出端(用於輸出第一電平脈衝電源vout1)，j5端作為脈衝電源電路101的第二信號輸出端(用於輸出第二電平脈衝電源vout2)。需要說明的是，後面涉及的本發明的脈衝電源電路的各個實施例的電路原理圖中的j1～j5端的作用一致。

第一半橋電路2包括連接的第一pmosq1和第一nmosq2；其中，第一pmosq1的柵極和第一nmosq2的柵極作為第一半橋電路2的控制端連接j3端，以接收第一電平脈衝信號vin；第一pmosq1的源極連接j1端，以連接第一電平直流電源v1，第一nmosq2的源極接地；第一pmosq1的漏極和第一nmosq2的漏極連接並作為第一半橋電路2的輸出端連接j4端，以輸出所述第一電平脈衝電源vout1。

第二半橋電路3包括連接的第二pmosq3和第二nmosq4；其中，第二pmosq3的柵極和第二nmosq4的柵極作為第二半橋電路3的控制端連接j3端，以接收第一電平脈衝信號vin；第二pmosq3的源極連接j2端，以連接第二電平直流電源v2，第二nmosq4的源極接地；第二pmosq3的漏極和第二nmosq4的漏極連接並作為第二半橋電路3的輸出端連接j5端，以輸出所述第二電平脈衝電源vout2。

下面對本實施例的工作原理進行描述：

第一半橋電路2的第一pmosq1和第一nmosq2在輸入的第一電平脈衝信號vin的控制作用下交替導通：當第一電平脈衝信號vin為低電平時，第一pmosq1導通，第一nmosq2關斷,輸出為第一電平直流電源v1，當第一電平脈衝信號vin為高電平時，第一pmosq1關斷，第一nmosq2導通，輸出為低電平；從而推挽式輸出第一電平脈衝電源vout1；第一電平脈衝電源vout1的高電平與第一電平直流電源v1相同，頻率和佔空比與第一電平脈衝信號vin相同。

第二半橋電路3的第二pmosq3和第二nmosq4在輸入的第一電平脈衝信號vin的控制作用下交替導通：當第一電平脈衝信號vin為低電平時，第二pmosq3導通，第二nmosq4關斷,輸出為第二電平直流電源v2，當第一電平脈衝信號vin為高電平時，第二pmosq3關斷，第二nmosq4導通，輸出為低電平；從而推挽式輸出第二電平脈衝電源vout2；第二電平脈衝電源vout2的高電平與第二電平直流電源v2相同，頻率和佔空比與第一電平脈衝信號vin相同。

與現有技術相比，本實施例提供的一種脈衝電源電路101包括第一半橋電路2和第二半橋電路3，可實現兩路脈衝電源的輸出；另外，第一半橋電路2和第二半橋電路3採用雙管設計，輸出採用推挽式結構，即使負載具有較大容性，也可以在nmos導通時將負載電量釋放，使負載快速回到低電平狀態，因此該輸出結構可以彌補現有技術單管設計帶容性負載效果差的缺點。

實施例2

參見圖4，是本發明提供的脈衝電源電路的第二實施例的電路方框圖。

本實施例的脈衝電源電路102包括第一半橋電路2、第二半橋電路3、第一輸入能量儲存電路4和第二輸入能量儲存電路5；其中，第一輸入能量儲存電路4將第一電平直流電源v1儲存能量後，再連接到第一半橋電路2的輸入端；第一半橋電路2在第一半橋電路2的控制端輸入的第一電平脈衝信號vin的控制作用下，將第一半橋電路2的輸入端輸入的儲能後的第一電平直流電源v1調製後，通過第一半橋電路2的輸出端輸出第一電平脈衝電源vout1；第二輸入能量儲存電路5將第二電平直流電源v2儲存能量後，再連接到第二半橋電路3的輸入端；第二半橋電路3在第二半橋電路3的控制端輸入的第一電平脈衝信號vin的控制作用下，將第二半橋電路3的輸入端輸入的儲能後的第二電平直流電源v2調製後，通過第二半橋電路3的輸出端輸出第二電平脈衝電源vout2。

參見圖5，是本發明提供的脈衝電源電路的第二實施例的電路原理圖。

第一半橋電路2包括連接的第一pmosq1和第一nmosq2；第一輸入能量儲存電路4包括電容c1、電容c2和電容c3；其中，電容c1、電容c2和電容c3並聯後的一端接地，另一端同時連接j1端和第一pmosq1的源極；第一pmosq1的柵極和第一nmosq2的柵極作為第一半橋電路2的控制端連接j3端；第一nmosq2的源極接地；第一pmosq1的漏極和第一nmosq2的漏極連接並作為第一半橋電路2的輸出端連接j4端。

第二半橋電路3包括連接的第二pmosq3和第二nmosq4；第二輸入能量儲存電路5包括電容c4、電容c5和電容c6；其中，電容c4、電容c5和電容c6並聯後的一端接地，另一端同時連接j2端和第二pmosq3的源極。第二pmosq3的柵極和第二nmosq4的柵極作為第二半橋電路3的控制端連接j3端；第二nmosq4的源極接地；第二pmosq3的漏極和第二nmosq4的漏極連接並作為第二半橋電路3的輸出端連接j5端。

可以理解的，本實施例的第一輸入能量儲存電路4和第二輸入能量儲存電路5包括了三個並聯的電容，但第一輸入能量儲存電路4和第二輸入能量儲存電路5並不限於三個電容並聯構成，也可以包括4個或者更多個電容並聯構成，電容的數量大於等於2個即可，具體數量根據實際電路結構而設置。

作為第一實施例的改進方案，本實施例所提供的一種脈衝電源電路102還包括第一輸入能量儲存電路4和第二輸入能量儲存電路5；通過第一輸入能量儲存電路4、第二輸入能量儲存電路5分別對應對第一電平直流電源v1、第二電平直流電源v2進行能量儲存，以滿足輸出脈衝電源的頂降要求，保證高電平期間電平平坦性。

實施例3

參見圖6，是本發明提供的脈衝電源電路的第三實施例的電路方框圖。

本實施例的脈衝電源電路103包括第一半橋電路2、第二半橋電路3、第一半橋死區時間調節電路6和第二半橋死區時間調節電路7；其中，第一半橋死區時間調節電路6調節第一半橋電路2的控制端輸入的第一電平脈衝信號vin的上升沿和下降沿；第一半橋電路2在控制端輸入的第一電平脈衝信號vin邊沿時間調節後的控制作用下，將第一半橋電路2的輸入端輸入的第一電平直流電源v1調製後，通過第一半橋電路2的輸出端輸出第一電平脈衝電源vout1；第二半橋死區時間調節電路7調節第二半橋電路3的控制端輸入的第一電平脈衝信號vin的上升沿和下降沿；第二半橋電路3在控制端輸入的第一電平脈衝信號vin邊沿時間調節後的控制作用下，將第二半橋電路3的輸入端輸入的第二電平直流電源v2調製後，通過第二半橋電路3的輸出端輸出第二電平脈衝電源vout2。

參見圖7，是本發明提供的脈衝電源電路的第三實施例的電路原理圖。

第一半橋電路2包括連接的第一pmosq1和第一nmosq2；第一半橋死區時間調節電路6包括第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第五電阻r5、第六電阻r6、第二二極體d1、第三二極體d2、第四二極體d3和第五二極體d4；其中，第二二極體d1的陽極通過第一電阻r1連接j3端，第二二極體d1的陰極一方面連接第一nmosq2的柵極，另一方面通過第三電阻r3接地；第三二極體d2的陽極通過第二電阻r2連接第一nmosq2的柵極，第三二極體d2的陰極連接j3端；第四二極體d3的陽極連接第四電阻r4後，一方面通過第六電阻r6連接j1端，另一方面連接第一pmosq1的柵極，第四二極體d3的陰極連接j3端；第五二極體d4的陽極通過第五電阻r5連接j3端，第五二極體d4的陰極連接第一pmosq1的柵極。第一pmosq1的源極連接j1端，第一nmosq2的源極接地；第一pmosq1的漏極和第一nmosq2的漏極連接並作為第一半橋電路2的輸出端連接j4端。

第二半橋電路3包括連接的第二pmosq3和第二nmosq4；第二半橋死區時間調節電路11包括第七電阻r7、第八電阻r8、第九電阻r9、第十電阻r10、第十一電阻r11、第十二電阻r12、第六二極體d5、第七二極體d6、第八二極體d7和第九二極體d8；其中，第六二極體d5的陽極通過第七電阻r7連接j3端，第六二極體d5的陰極一方面連接第二nmosq4的柵極，另一方面通過第九電阻r9接地；第七二極體d6的陽極通過第八電阻r8連接第二nmosq4的柵極，第七二極體d6的陰極連接j3端；第八二極體d7的陽極連接第十電阻r10後，一方面通過第十二電阻r12連接j2端，另一方面連接第二pmosq3的柵極，第八二極體d7的陰極連接j3端；第九二極體d8的陽極通過第十一電阻r11連接j3端，第九二極體d8的陰極連接第二pmosq3的柵極。第二pmosq3的源極連接j2端，第二nmosq4的源極接地；第二pmosq3的漏極和第二nmosq4的漏極連接並作為第二半橋電路3的輸出端連接j5端。

下面對本實施例的工作原理進行描述：

若直接將第一電平脈衝信號vin輸入第一半橋電路2的控制端，則在上升沿和下降沿時，第一pmosq1和第一nmosq2都有一段時間導通，從而出現同時導通導致電源和地直接短路。在第一半橋死區時間調節電路6中，第一電阻r1和第二二極體d1組成的電路可控制第一nmosq2的柵極的上升沿時間，第一電阻r1的阻值越大，上升沿越緩慢。第三二極體d2和第二電阻r2組成的電路可控制第一nmosq2的柵極的下降沿時間，第二電阻r2的值越大，下降沿越緩慢。由此可知，只要調節第一電阻r1和第二電阻r2的阻值大小，就可以調節第一nmosq2的柵極電壓的邊沿時間。同理，第四電阻r4和第五電阻r5用來調節第一pmosq1的柵極電壓邊沿時間。因此，在輸入第一半橋電路2的控制端的脈衝信號上升沿時，需要先關閉第一pmosq1，再開通第一nmosq2；也就是需要第一pomsq1的柵極電壓的邊沿陡峭，因此控制上升沿的第五電阻r5需要較小；第一nmosq2的柵極電壓的邊沿平緩，因此控制上升沿的第一電阻r1需要較大。在輸入第一半橋電路2的控制端的脈衝信號下降沿時，需要先關閉第一nmosq2，再開通第一pmosq1；也就是需要第一pmoq1的柵極電壓的邊沿平緩，因此控制下降沿的第四電阻r4需要較大；第一nosq2的柵極電壓的邊沿陡峭，因此控制下降沿的第二電阻r2需要較小。第二半橋死區時間調節電路7的工作原理同第一半橋死區時間調節電路6，在此不再贅述。

通過第一半橋死區時間調節電路6調節第一半橋電路2的控制端輸入的第一電平脈衝信號vin的上升沿和下降沿，第一半橋電路2的第一pmosq1和第一nmosq2在輸入的第一電平脈衝信號vin邊沿時間調節後的控制作用下交替導通，從而推挽式輸出第一電平脈衝電源vout1；第一電平脈衝電源vout1的高電平與第一電平直流電源v1相同，頻率和佔空比與第一電平脈衝信號vin相同。

通過第二半橋死區時間調節電路7調節第二半橋電路3的控制端輸入的第一電平脈衝信號vin的上升沿和下降沿，第二半橋電路3的第二pmosq3和第二nmosq4在輸入的第一電平脈衝信號vin邊沿時間調節後的控制作用下交替導通，從而推挽式輸出第二電平脈衝電源vout2；第二電平脈衝電源vout2的高電平與第二電平直流電源v2相同，頻率和佔空比與第一電平脈衝信號vin相同。

作為第一實施例的改進方案，本實施例所提供的一種脈衝電源電路103還包括第一半橋死區時間調節電路6和第二半橋死區時間調節電路7；通過第一半橋死區時間調節電路6、第二半橋死區時間調節電路7分別對應調節第一半橋電路2、第二半橋電路3的控制端輸入的第一電平脈衝信號vin的上升沿和下降沿，從而分別控制pmos和nmos的導通與關斷，以防止pmos和nmos交替導通時出現同時導通導致電源和地直接短路，燒壞pmos和nmos。

實施例4

參見圖8，當第一電平脈衝信號vin的高電平小於第一電平直流電源v1時，圖8是本發明提供的脈衝電源電路的第四實施例的電路方框圖。

本實施例的脈衝電源電路104包括第一半橋電路2、第二半橋電路3和第一電平轉換電路801；第一電平轉換電路801包括第一集成mosfet驅動器u1；其中，第一電平轉換電路801對第一電平脈衝信號vin進行電平提升後，再輸入到第一半橋電路2的控制端，第一半橋電路2在控制端輸入的電平提升後的第一電平脈衝信號vin的控制作用下，將第一半橋電路2的輸入端輸入的第一電平直流電源v1調製後，通過第一半橋電路2的輸出端輸出第一電平脈衝電源vout1；第二半橋電路3在第二半橋電路3的控制端輸入的第一電平脈衝信號vin的控制作用下，將第二半橋電路3的輸入端輸入的第二電平直流電源v2調製後，通過第二半橋電路3的輸出端輸出第二電平脈衝電源vout2。

參見圖9，是本發明提供的脈衝電源電路的第四實施例的電路原理圖。

第一半橋電路2包括連接的第一pmosq1和第一nmosq2；第一電平轉換電路801包括第一集成mosfet驅動器u1和第十三電阻r13；其中，第一集成mosfet驅動器u1的電源端vdd連接j1端，信號輸入端in連接j3端並且通過第十三電阻r13接地；第一集成mosfet驅動器u1的接地端gnd接地，第一集成mosfet驅動器u1的信號輸出端out連接作為第一半橋電路2的控制端的第一pmosq1的柵極和第一nmosq2的柵極；第一pmosq1的源極連接j1端，第一nmosq2的源極接地；第一pmosq1的漏極和第一nmosq2的漏極連接並作為第一半橋電路2的輸出端連接j4端。

第二半橋電路3包括連接的第二pmosq3和第二nmosq4；其中，第二pmosq3的柵極和第二nmosq4的柵極作為第二半橋電路3的控制端連接j3端；第二pmosq3的源極連接j2端，第二nmosq4的源極接地；第二pmosq3的漏極和第二nmosq4的漏極連接並作為第二半橋電路3的輸出端連接j5端。

下面對本實施例的工作原理進行描述：

當第一電平脈衝信號vin的高電平小於第一電平直流電源v1時，第一電平脈衝信號vin無法驅動第一半橋電路2的第一pmosq1和第一nmosq2，因此需要通過第一電平轉換電路801對第一電平脈衝信號vin進行電平提升。第一集成mosfet驅動器u1將第一電平脈衝信號vin轉換為高電平與第一電平直流電源v1相同的電平脈衝信號，再輸入到第一pmosq1和第一nmosq2的柵極。第十三電阻r13為下拉電阻，保證在無ttl電平脈衝信號輸入的情況下輸出關閉。第一半橋電路2的第一pmosq1和第一nmosq2在輸入的電平提升後的第一電平脈衝信號vin的控制作用下交替導通，從而推挽式輸出第一電平脈衝電源vout1；第一電平脈衝電源vout1的高電平與第一電平直流電源v1相同，頻率和佔空比與第一電平脈衝信號vin相同。

同時，因為第一電平脈衝信號vin的高電平大於第二電平直流電源v2時，第一電平脈衝信號vin可驅動第二半橋電路3的第二pmosq3和第二nmosq4，因此第一電平脈衝信號vin通過j3端直接輸入第二pmosq3和第二nmosq4的柵極，第二pmosq3和第二nmosq4在輸入的第一電平脈衝信號vin的控制作用下交替導通，從而推挽式輸出第二電平脈衝電源vout2；第二電平脈衝電源vout2的高電平與第二電平直流電源v2相同，頻率和佔空比與第一電平脈衝信號vin相同。

可以理解的，作為本實施例的改進，當所述第一電平脈衝信號vin的高電平小於第二電平直流電源v2時，導致第一電平脈衝信號vin無法驅動第二半橋電路3的第二pmosq3和第二nmosq4時，本實施例的脈衝電源電路還包括第二電平轉換電路，其中所述第二電平轉換電路包括第二集成mosfet驅動器，通過第二電平轉換電路對第一電平脈衝信號vin進行電平提升，使抬升後的第一電平脈衝信號vin能夠驅動第二半橋電路3的第二pmosq3和第二nmosq4。其中，第二電平轉換電路的電路結構和工作原理可參考所述第一電平轉換電路801，在此不再贅述。

作為第一實施例的改進方案，本實施例所提供的一種脈衝電源電路104在第一電平脈衝信號vin的高電平小於所述第一電平直流電源v1時，還包括第一電平轉換電路801；通過第一電平轉換電路801對第一電平脈衝信號vin進行電平提升，增強其驅動能力，使電平提升後的第一電平脈衝信號vin可驅動控制第一pmosq1和第一nmosq2交替導通；本實施例可以輸出高電平大於第一電平脈衝信號vin的高電平的脈衝電源，拓寬了輸出脈衝電源的範圍。

實施例5

參見圖10，當所述第一電平直流電源v1大於所述第一集成mosfet驅動器u1的最大供電電壓時，圖10是本發明提供的脈衝電源電路的第五實施例的電路方框圖。

本實施例的脈衝電源電路105包括第一半橋電路2、第二半橋電路3和第一電平轉換電路802；第一電平轉換電路802包括第一集成mosfet驅動器u1以及與第一集成mosfet驅動器u1相連接的第一電平抬升電路9和第一電平脈衝信號提升電路10；其中，第一電平抬升電路9將第一集成mosfet驅動器u1的參考地抬升，第一電平脈衝信號提升電路10將第一電平脈衝信號vin提升後，再輸入到第一集成mosfet驅動器u1的信號輸入端；第一電平轉換電路802對第一電平脈衝信號vin進行電平提升後，再輸入到第一半橋電路2的控制端，第一半橋電路2在控制端輸入的電平提升後的第一電平脈衝信號vin的控制作用下，將第一半橋電路2的輸入端輸入的第一電平直流電源v1調製後，通過第一半橋電路2的輸出端輸出第一電平脈衝電源vout1；第二半橋電路3在第二半橋電路3的控制端輸入的第一電平脈衝信號vin的控制作用下，將第二半橋電路3的輸入端輸入的第二電平直流電源v2調製後，通過第二半橋電路3的輸出端輸出第二電平脈衝電源vout2。

參見圖11，是本發明提供的脈衝電源電路的第五實施例的電路原理圖。

第一半橋電路2包括連接的第一pmosq1和第一nmosq2；第一電平轉換電路802包括第一集成mosfet驅動器u1、第一電平抬升電路9和第一電平脈衝信號提升電路10；第一電平抬升電路9包括第十穩壓二極體d9和第十五電阻r14，第一電平脈衝信號提升電路10包括第十一穩壓二極體d10和第十六電阻r15；其中，第一集成mosfet驅動器u1的電源端vdd連接j1端，並且通過第十六電阻r15連接第一集成mosfet驅動器u1的信號輸入端in；第一集成mosfet驅動器u1的信號輸入端in還連接第十一穩壓二極體d10的陰極，第十一穩壓二極體d10的陽極連接j3端；第一集成mosfet驅動器u1的接地端gnd一方面通過第十五電阻r14連接j1端，另一方面連接第十穩壓二極體d9陰極，第十穩壓二極體d9陽極接地；第一集成mosfet驅動器u1的信號輸出端out連接作為第一半橋電路2的控制端的第一pmosq1的柵極和第一nmosq2的柵極；第一pmosq1的源極連接j1端，第一nmosq2的源極接地；第一pmosq1的漏極和第一nmosq2的漏極連接並作為第一半橋電路2的輸出端連接j4端。

第二半橋電路3包括連接的第二pmosq3和第二nmosq4；其中，第二pmosq3的柵極和第二nmosq4的柵極作為第二半橋電路3的控制端連接j3端；第二pmosq3的源極連接j2端，第二nmosq4的源極接地；第二pmosq3的漏極和第二nmosq4的漏極連接並作為第二半橋電路3的輸出端連接j5端。

下面對本實施例的工作原理進行描述：

當所述第一電平直流電源v1大於所述第一集成mosfet驅動器u1的最大供電電壓(該實施例為13.2v)時，若直接將第一電平直流電源v1加在第一集成mosfet驅動器u1的電源端vdd，就超過了第一集成mosfet驅動器u1的電壓範圍，因此通過第一電平抬升電路9將第一集成mosfet驅動器u1的參考地抬升，使第一電平直流電源v1與提升後的參考地之間的差值少於第一集成mosfet驅動器u1的最大供電電壓；同時通過第一電平脈衝信號提升電路10將第一電平脈衝信號vin提升後再輸入到第一集成mosfet驅動器u1的信號輸入端in，其中，第一電平脈衝信號vin的提升幅度與第一集成mosfet驅動器u1的參考地的提升幅度相等；此時，第一電平脈衝信號vin通過第一集成mosfet驅動器u1電平提升之後，轉變為高電平與第一電平直流電源v1相同，低電平與第一集成mosfet驅動器u1的系統地電平相同的電平脈衝信號，再輸入到第一半橋電路2的第一pmosq1和第一nmosq2的柵極；第一pmosq1和第一nmosq2在輸入的電平提升後的第一電平脈衝信號vin的控制作用下交替導通，從而推挽式輸出第一電平脈衝電源vout1；第一電平脈衝電源vout1的高電平與第一電平直流電源v1相同，頻率和佔空比與第一電平脈衝信號vin相同。

同時，因為第一電平脈衝信號vin的高電平大於第二電平直流電源v2時，第一電平脈衝信號vin可驅動第二半橋電路3的第二pmosq3和第二nmosq4，因此第一電平脈衝信號vin通過j3端直接輸入第二pmosq3和第二nmosq4的柵極，第二pmosq3和第二nmosq4在輸入的第一電平脈衝信號vin的控制作用下交替導通，從而推挽式輸出第二電平脈衝電源vout2；第二電平脈衝電源vout2的高電平與第二電平直流電源v2相同，頻率和佔空比與第一電平脈衝信號vin相同。

可以理解的，作為本實施例的改進，當所述第二電平直流電源v2大於所述第二集成mosfet驅動器的最大供電電壓時，本實施例的脈衝電源電路還包括第二電平轉換電路，其中所述第二電平轉換電路包括第二集成mosfet驅動器以及與第二集成mosfet驅動器相連接的第二電平抬升電路和第二電平脈衝信號提升電路，通過第二電平抬升電路將第二集成mosfet驅動器的參考地抬升，且通過第二電平脈衝信號提升電路將第一電平脈衝信號vin提升後再輸入到第二集成mosfet驅動器的信號輸入端，以滿足第二集成mosfet驅動器的供電要求；其中，第二電平轉換電路的電路結構和工作原理可參考所述第一電平轉換電路802，在此不再贅述。

作為第四實施例的改進方案，本實施例所提供的一種脈衝電源電路105在第一電平直流電源v1大於第一集成mosfet驅動器u1的最大供電電壓時，還包括第一電平抬升電路9和第一電平脈衝信號提升電路10；通過第一電平抬升電路9將第一集成mosfet驅動器u1的參考地抬升，且通過第一電平脈衝信號提升電路10將第一電平脈衝信號vin提升後再輸入到所述第一集成mosfet驅動器u1的信號輸入端in，以滿足第一集成mosfet驅動器u1的供電要求，保證第一集成mosfet驅動器u1的安全；本實施例可以輸出高電平大於第一集成mosfet驅動器u1的最大供電電壓的脈衝電源，拓寬了輸出脈衝電源的範圍。

實施例6

參見圖12，當所述第一電平直流電源v1大於pmos/nmos的最大柵源電壓(通常為20v左右)時，圖12是本發明提供的脈衝電源電路的第六實施例的電路方框圖。

本實施例的脈衝電源電路106包括第一半橋電路2、第二半橋電路3和第一電平轉換電路803；第一電平轉換電路803包括第一集成mosfet驅動器u1、與第一集成mosfet驅動器u1相連接的第一電平抬升電路9和第一電平脈衝信號提升電路10、第三集成mosfet驅動器u2以及與第三集成mosfet驅動器u2電源端相連接的第一電源供電電路11；其中，第一電平抬升電路9將第一集成mosfet驅動器u1的參考地抬升，第一電平脈衝信號提升電路10將第一電平脈衝信號vin提升後，再輸入到第一集成mosfet驅動器u1的信號輸入端；第一集成mosfet驅動器u1對第一電平脈衝信號vin進行電平提升後，再輸入到第一半橋電路2的控制端；同時第一電源供電電路11將第一電平直流電源v1電平降低後再輸入到第三集成mosfet驅動器u2的電源端，第三集成mosfet驅動器u4對第一電平脈衝信號vin進行電平提升後，輸入到第一半橋電路2的控制端，第一半橋電路2在控制端輸入的電平提升後的第一電平脈衝信號vin的控制作用下，將第一半橋電路2的輸入端輸入的第一電平直流電源v1調製後，通過第一半橋電路2的輸出端輸出第一電平脈衝電源vout1；第二半橋電路3在第二半橋電路3的控制端輸入的第一電平脈衝信號vin的控制作用下，將第二半橋電路3的輸入端輸入的第二電平直流電源v2調製後，通過第二半橋電路3的輸出端輸出第二電平脈衝電源vout2。

參見圖13，是本發明提供的脈衝電源電路的第六實施例的電路原理圖。

第一半橋電路2包括連接的第一pmosq1和第一nmosq2；第一電平轉換電路803包括第一集成mosfet驅動器u1、第一電平抬升電路9、第一電平脈衝信號提升電路10、第三集成mosfet驅動器u2和第一電源供電電路11；第一電平抬升電路9包括第十穩壓二極體d9和第十五電阻r14，第一電平脈衝信號提升電路10包括第十一穩壓二極體d10和第十六電阻r15；第一電源供電電路11包括第一電容c6、第十九電阻r16和第十四穩壓二極體d11；

其中，第一集成mosfet驅動器u1的電源端vdd連接j1端，並且通過第十六電阻r15連接第一集成mosfet驅動器u1的信號輸入端in；第一集成mosfet驅動器u1的信號輸入端in還連接第十一穩壓二極體d10的陰極，第十一穩壓二極體d10的陽極連接j3端；第一集成mosfet驅動器u1的接地端gnd一方面通過第十五電阻r14連接j1端，另一方面連接第十穩壓二極體d9陰極，第十穩壓二極體d9陽極接地；第一集成mosfet驅動器u1的信號輸出端out連接第一半橋電路2的第一pmosq1的柵極。第三集成mosfet驅動器u2的電源端vdd一方面通過第十九電阻r16連接j1端，並且連接第十四穩壓二極體d11的陰極，第十四穩壓二極體d11的陽極接地；另一方面，第三集成mosfet驅動器u2的電源端vdd還通過第一電容c6連接第十四穩壓二極體d11的陽極並接地；第三集成mosfet驅動器u2的信號輸入端in連接j3端，第三集成mosfet驅動器u2的接地端gnd接地，第三集成mosfet驅動器u2的信號輸出端out連接第一半橋電路2的第一nmosq2的柵極。第一pmosq1的源極連接j1端，第一nmosq2的源極接地；第一pmosq1的漏極和第一nmosq2的漏極連接並作為第一半橋電路2的輸出端連接j4端。

第二半橋電路3包括連接的第二pmosq3和第二nmosq4；其中，第二pmosq3的柵極和第二nmosq4的柵極作為第二半橋電路3的控制端連接j3端；第二pmosq3的源極連接j2端，第二nmosq4的源極接地；第二pmosq3的漏極和第二nmosq4的漏極連接並作為第二半橋電路3的輸出端連接j5端。

下面對本實施例的工作原理進行描述：

當所述第一電平直流電源v1大於pmos/nmos的最大柵源電壓(通常為20v左右)時，若直接將通過第一集成mosfet驅動器u1電平提升過的第一電平脈衝信號vin連接到第一nmosq2的柵極，則此時第一nmosq2的柵源電壓將大於最大柵源電壓，因此通過第一電源供電電路11將第一電平直流電源v1的電平降低之後再輸入到第三集成mosfet驅動器u2的電源端vdd，從而使第一電平脈衝信號vin通過第三集成mosfet驅動器u2電平提升之後，轉變為高電平小於pmos/nmos的最大柵源電壓的電平脈衝信號，再輸入到第一nmosq2的柵極，從而保證第一nmosq2的安全。第一半橋電路2的第一pmosq1和第一nmosq2交替導通，從而推挽式輸出第一電平脈衝電源vout1；第一電平脈衝電源vout1的高電平與第一電平直流電源v1相同，頻率和佔空比與第一電平脈衝信號vin相同。

同時，因為第一電平脈衝信號vin的高電平大於第二電平直流電源v2時，第一電平脈衝信號vin可驅動第二半橋電路3的第二pmosq3和第二nmosq4，因此第一電平脈衝信號vin通過j3端直接輸入第二pmosq3和第二nmosq4的柵極，第二pmosq3和第二nmosq4在輸入的第一電平脈衝信號vin的控制作用下交替導通，從而推挽式輸出第二電平脈衝電源vout2；第二電平脈衝電源vout2的高電平與第二電平直流電源v2相同，頻率和佔空比與第一電平脈衝信號vin相同。

可以理解的，作為本實施例的改進，當所述第二電平直流電源v2大於pmos/nmos的最大柵源電壓(通常為20v左右)時，本實施例的脈衝電源電路還包括第二電平轉換電路，其中所述第二電平轉換電路包括第二集成mosfet驅動器、與第二集成mosfet驅動器相連接的第二電平抬升電路和第二電平脈衝信號提升電路、第四集成mosfet驅動器以及與第四集成mosfet驅動器電源端相連接的第二電源供電電路，通過第二電源供電電路將第二電平直流電源v2的電平降低後再輸入到第四集成mosfet驅動器電源端，從而使通過第四集成mosfet驅動器電平提升後的第一電平脈衝信號連接第二nmos4的柵極時，第二nmos4的柵源電壓不超過最大控制電壓，保證第二nmos4的安全。其中，第二電平轉換電路的電路結構和工作原理可參考所述第一電平轉換電路803，在此不再贅述。

作為第五實施例的改進方案，本實施例所提供的一種脈衝電源電路106在第一電平直流電源v1大於pmos/nmos的最大柵源電壓(通常為20v左右)時，還包括第三集成mosfet驅動器u2和連接在第三集成mosfet驅動器u2電源端vdd的第一電源供電電路11；通過第一電源供電電路11將第一電平直流電源v1的電平降低後再輸入到第三集成mosfet驅動器u2電源端vdd，從而使通過第三集成mosfet驅動器u2電平提升後的第一電平脈衝信號vin連接第一nmosq2的柵極時，第一nmosq2的柵源電壓不超過最大控制電壓，保證第一nmosq2的安全；本實施例可以輸出高電平大於pmos/nmos的最大柵源電壓的脈衝電源，拓寬了輸出脈衝電源的範圍。

實施例7

下面以第一電平脈衝信號是頻率為100khz，佔空比為0～100，高電平為5v的可調ttl電平脈衝信號，第一電平直流電源為8v直流電源，第二電平直流電源為28v為例，對本發明的脈衝電源電路做進一步描述。

參見圖14，是本發明提供的脈衝電源電路的第七實施例的電路方框圖。

本實施例的脈衝電源電路107包括第一半橋電路2、第二半橋電路3、第一輸入能量儲存電路4、第二輸入能量儲存電路5、第一半橋死區時間調節電路6、第二半橋死區時間調節電路7、第一電平轉換電路801和第二電平轉換電路12；其中，第一輸入能量儲存電路4將8v直流電源儲存能量後，再連接到第一半橋電路2的輸入端、第一電平轉換電路801和第一半橋死區時間調節電路6的電源端，第一電平轉換電路801對輸入的ttl電平脈衝信號進行電平提升後，再輸入到第一半橋電路2的控制端，由第一半橋死區時間調節電路6調節第一半橋電路2的控制端輸入的電平提升後的ttl電平脈衝信號的上升沿和下降沿，第一半橋電路2在控制端輸入的脈衝信號的控制作用下，將第一半橋電路2輸入端輸入的8v直流電源調製輸出高電平為8v的脈衝電源；第二輸入能量儲存電路5將28v直流電源儲存能量後，再連接到第二半橋電路3的輸入端、第二電平轉換電路12和第二半橋死區時間調節電路7的電源端，第二電平轉換電路12對輸入的ttl電平脈衝信號進行電平提升後，再輸入到第二半橋電路3的控制端，由第二半橋死區時間調節電路7調節第二半橋電路3的控制端輸入的電平提升後的ttl電平脈衝信號的上升沿和下降沿，第二半橋電路3在控制端輸入的脈衝信號的控制作用下，將第二半橋電路3輸入端輸入的28v直流電源調製輸出高電平為28v的脈衝電源。

參見圖15，是本發明提供的脈衝電源電路的第七實施例的電路原理圖。

j1端作為脈衝電源電路1的第一電源輸入端(用於輸入8v直流電源)，j2端作為脈衝電源電路1的第二電源輸入端(用於輸入28v直流電源)，j3端作為脈衝電源電路1的信號輸入端(用於輸入ttl電平脈衝信號)，j4端作為脈衝電源電路1的第一信號輸出端(用於輸出+8v脈衝電源)，j5端作為脈衝電源電路1的第二信號輸出端(用於輸出+28v脈衝電源)。

第一輸入能量儲存電路4包括電容c1、電容c2、電容c3和電容c4；第一電平轉換電路801包括第一集成mosfet驅動器u1和第十三電阻r13；第一半橋死區時間調節電路6包括第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第五電阻r5、第六電阻r6、第二二極體d2、第三二極體d3、第四二極體d4和第五二極體d5；第一半橋電路2包括集成一個p溝道和一個n溝道mosfet的晶片u4。

其中，電容c1、電容c2、電容c3和電容c4並聯後的一端接地，另一端一方面連接j1端，另一方面同時連接第一集成mosfet驅動器u1的電源端，第六電阻r6一端，以及晶片u4的s2引腳；第一集成mosfet驅動器u1的信號輸入端in連接j3端，並且通過第十三電阻r13接地；第一集成mosfet驅動器u1的接地端gnd接地；第一集成mosfet驅動器u1的信號輸出端out通過第一電阻r1連接第二二極體d2的陽極，第二二極體d2的陰極一方面連接晶片u4的g1引腳，另一方面通過第三電阻r3接地；第一集成mosfet驅動器u1的信號輸出端out還連接第三二極體d3的陰極，第三二極體d3的陽極通過第二電阻r2連接晶片u4的g1引腳；第一集成mosfet驅動器u1的信號輸出端out還通過第五電阻r5連接第五二極體d5的陽極，第五二極體d5的陰極連接晶片u4的g2引腳；第一集成mosfet驅動器u1的信號輸出端out還連接第四二極體d4的陰極，第四二極體d4的陽極連接第四電阻r4後，一方面連接第六電阻r6的另一端另一方面連接晶片u4的g2引腳；晶片u4的s1引腳接地，d1引腳和d2引腳連接並作為第一半橋電路8的輸出端連接j4端。

第二輸入能量儲存電路5包括電容c5、電容c6、電容c7、電容c8、電容c9、電容c10、電容c11、電容c12、電容c13、電容c14和電容c15；第二電平轉換電路12包括第二集成mosfet驅動器u2、第二電平抬升電路和第二電平脈衝信號提升電路，第二電平抬升電路包括第十二穩壓二極體d10和第十七電阻r14，第二電平脈衝信號提升電路包括第十三穩壓二極體d11和第十八電阻r15；第二電平轉換電路12還包括第四集成mosfet驅動器u3和第一電源供電電路，第一電源供電電路包括第二電容c16、第二十電阻r16和第十五穩壓二極體d12；第二半橋死區時間調節電路7包括第七電阻r7、第八電阻r8、第九電阻r9、第十電阻r10、第十一電阻r11、第十二電阻r12、第六二極體d6、第七二極體d7、第八二極體d8和第九二極體d9；第二半橋電路3包括集成一個p溝道和一個n溝道mosfet的晶片u5。

其中，電容c5、電容c6、電容c7、電容c8、電容c9、電容c10、電容c11、電容c12、電容c13、電容c14和電容c15並聯後的一端接地，另一端一方面連接j2端，另一方面同時連接第二集成mosfet驅動器u2的電源端，第四集成mosfet驅動器u3的電源端，第十二電阻r12的一端，第十七電阻r14的一端，第十八電阻r15的一端，第二十電阻r16的一端，以及晶片u5的s2引腳；第四集成mosfet驅動器u3的電源端vdd一方面連接第二十電阻r16的另一端，並且連接第十五穩壓二極體d12的陰極，第十五穩壓二極體d12的陽極接地；另一方面，第四集成mosfet驅動器u3的電源端vdd還通過第二電容c16連接第十五穩壓二極體d12的陽極並接地；第四集成mosfet驅動器u3的信號輸入端in連接j3端，第四集成mosfet驅動器u3的接地端gnd接地，第四集成mosfet驅動器u3的信號輸出端out通過第七電阻r7連接第六二極體d6的陽極，第六二極體d6的陰極一方面連接晶片u5的g1引腳，另一方面通過第九電阻r9接地；第四集成mosfet驅動器u3的信號輸出端out還連接第七二極體d7的陰極，第七二極體d7的陽極通過第八電阻r8連接晶片u5的g1引腳；第二集成mosfet驅動器u2的信號輸入端in一方面連接第十八電阻r15的另一端，另一方面連接第十三穩壓二極體d11的陰極,第十三穩壓二極體d11的陽極連接j3端；第二集成mosfet驅動器u2的接地端gnd一方面連接第十七電阻r14的另一端，另一方面連接第十二穩壓二極體d10的陰極，第十二穩壓二極體d10的陽極接地；第二集成mosfet驅動器u2的信號輸出端out通過第十一電阻r11連接第九二極體d9的陽極，第九二極體d9的陰極連接晶片u5的g2引腳；第四集成mosfet驅動器u2的信號輸出端out還連接第八二極體d8的陰極，第八二極體d8的陽極連接第十電阻r10後，一方面連接第十二電阻r12的另一端，另一方面連接晶片u5的g2引腳；晶片u5的s1引腳接地，d1引腳和d2引腳連接，一方面作為第二半橋電路9的輸出端連接j5端，另一方面連接第一二極體d1的陰極，第一二極體d1的陽極接地。

下面對本實施例的工作原理進行描述：

電容c1～c4為8v直流電源輸入電容，主要作用是存儲能量。ttl電平脈衝信號通過第一集成mosfet驅動器u1電平提升後，信號由輸入的0～5vttl電平脈衝信號轉變為0～8v電平脈衝信號，且電平驅動能力增強。第十三電阻r13為下拉電阻，保證在無ttl電平脈衝信號輸入的情況下輸出關閉。該0～8v電平脈衝經過由第一電阻r1，第二電阻r2，第二二極體d2，第三二極體d3組成的邊沿調節電路，驅動晶片u4的n溝道mosfet。同時經過第四電阻r4，第五電阻r5，第四二極體d4，第五二極體d5組成的邊沿調節電路，驅動晶片u4的p溝道mosfet。第三電阻r3上的分壓為晶片u4中集成n溝道mosfet開通和關斷提供控制信號，第六電阻r6上的分壓為晶片u4中集成p溝道mosfet開通和關斷提供控制信號。當第一集成mosfet驅動器u1輸出的信號為高電平時，晶片u4的n溝道mosfet導通，p溝道mosfet關斷，當第一集成mosfet驅動器u1輸出的信號為低電平時，晶片u4的n溝道mosfet關斷，p溝道mosfet開通。從而實現+8v脈衝電源的推挽式輸出。

電容c5～c15為+28v電源輸入電容，主要作用是存儲能量。ttl電平脈衝信號通過第一集成mosfet驅動器u1電平提升後，信號由輸入的0～5vttl電平脈衝信號轉變為0～8v電平脈衝信號，且電平驅動能力增強。由於第四集成mosfet驅動器u3的最大供電電壓為13.2v，採用第二十電阻r16和第十五穩壓二極體d12的穩壓結構為第四集成mosfet驅動器u3提供8v的供電電壓，同時在第十五穩壓二極體d12兩端並聯一個第二電容c16，保證第四集成mosfet驅動器u3的輸出從低電平向高電平跳變的過程中供電能力。ttl電平脈衝信號通過第四集成mosfet驅動器u3電平提升後，信號由輸入的0～5vttl電平脈衝信號轉變為0～8v電平脈衝信號，且電平驅動能力增強。該0～8v電平脈衝經過由第七電阻r7，第八電阻r8，第六二極體d6，第七二極體d7組成的邊沿調節電路，驅動晶片u5的n溝道mosfet。由於第二集成mosfet驅動器u2最大供電電壓為13.2v，採用第十七電阻r14和第十二穩壓二極體d10的穩壓結構將第二集成mosfet驅動器u2的參考地抬升至系統地的20v，滿足晶片的供電範圍要求，第十八電阻r15和第十三穩壓二極體d11的穩壓結構將輸入的0～5vttl電平脈衝信號抬升為20～25v的ttl電平脈衝信號，用於控制第二集成mosfet驅動器u2。ttl電平脈衝信號通過第二集成mosfet驅動器u2電平提升後，信號由輸入的0～5vttl電平脈衝信號轉變為20～28v電平脈衝信號，經過第十電阻r10，第十一電阻r11，第八二極體d8，第九二極體d9組成的邊沿調節電路，驅動晶片u5的p溝道mosfet。第九電阻r9上的分壓為晶片u5中集成n溝道mosfet開通和關斷提供控制信號，第十二電阻r12上的分壓為晶片u5中集成p溝道mosfet開通和關斷提供控制信號。第二集成mosfet驅動器u2輸出的信號為高電平時28v，晶片u5的p溝道mosfet關閉，此時第四集成mosfet驅動器u2輸出的信號為高電平8v，晶片u5的n溝道mosfet開通，輸出為低電平。第二集成mosfet驅動器u2輸出的信號為低電平時20v，晶片u5的p溝道mosfet開通，此時第四集成mosfet驅動器u2信號為地電平0v，晶片u5的n溝道mosfet關斷，輸出高電平。從而實現+28v通道推挽式輸出。第一二極體d1為輸出電平鉗位二極體，當mosfet快速關斷，負載中的寄生電感可能感生很高的反向電壓，會危害mosfet的安全。第一二極體d1會在下降沿過程中將反向感應電壓箝位在-0.7v，保證了輸出mosfet的安全。

該實施例最終輸出兩路脈衝電源波形，其中第一電平脈衝電源是高電平為8v，頻率和佔空比同輸入ttl相同的脈衝電源，另一路第二電平脈衝電源是高電平為28v，頻率和佔空比同輸入ttl相同的脈衝電源。且輸出脈衝具有較強驅動能力，可以驅動較大的容性負載，同時保證輸出脈衝的邊沿的時間：設計8v脈衝能夠驅動1a的負載，28v脈衝能夠驅動3a的負載。且脈衝邊緣要在100khz調製下，帶容性負載時小於等於50ns。彌補了單管設計帶容性負載效果差的缺點。

綜上所述，本發明的多個實施例所公開的脈衝電源電路包括第一半橋電路和第二半橋電路，在半橋電路控制端輸入的第一電平脈衝信號的控制作用下，將半橋電路輸入端輸入的第一電平直流電源/第二電平直流電源調製輸出第一電平脈衝電源/第二電平脈衝電源，從而實現兩路脈衝電源的輸出；另外，所述第一半橋電路和第二半橋電路採用雙管設計，包括pmos和nmos，pmos和nmos在輸入的第一電平脈衝信號的控制作用下交替導通，當pmos導通時，輸出為直流電源電平，當nmos導通時，輸出為地電平；採用該推挽式的輸出結構，即使負載具有較大容性，也可以在nmos導通時將負載電量釋放，使負載快速回到低電平狀態，因此該輸出結構可以彌補現有技術單管設計帶容性負載效果差的缺點。

以上所述是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和變形，這些改進和變形也視為本發明的保護範圍。