螺線管驅動電路的製作方法

2023-04-29 13:03:26 1

專利名稱：螺線管驅動電路的製作方法
技術領域：
本發明涉及驅動電磁閥的螺線管驅動電路。
背景技術：
作為驅動電磁閥的部件，人們熟知通過在螺線管線圈通電來進行金屬芯吸附動作的螺線管驅動電路。如專利文獻I所示，人們熟知的螺線管驅動電路包括時鐘電路，具有電容器；吸附電晶體，在時鐘電路規定的時鐘時間中被導通，由此流經與金屬芯吸附動作對應的吸附電流；以及保持電晶體，時鐘時間經過之後被導通，從而流經小於吸附電流的保持電流。其中，停止對螺線管線圈通電時，產生浪湧電壓。為了吸收所述浪湧電壓，專利文 獻I的螺線管驅動電路包括與螺線管線圈反並聯的二極體。浪湧電壓被吸收直到降至二極體的順向閾值電壓為止，因此，可降低浪湧電壓對於其他元件產生的影響。現有技術文獻專利文獻專利文獻I :日本專利公開公報「特開平10-184974」

發明內容
技術問題然而，在浪湧電壓降至閾值電壓之前，電流流經螺線管線圈。此時，由於二極體的順向閾值電壓為低電壓(IV左右)，因此基於浪湧電壓的螺線管線圈的通電時間增加，並且由浪湧電壓引起的電磁閥的響應延遲時間增加。其中，近年來要求能夠高速切換的電磁閥。因此，當由上述的浪湧電壓引起的響應延遲時間較長時，可能會產生不能實施高速切換的不宜情況。本發明是鑑於如上所述的實際情況提出的，其目的在於提供通過抑制由浪湧電壓引起的響應延遲現象能夠進行高速切換的螺線管驅動電路。技術手段下面，示出效果等來對解決上述技術問題的有效的方式等進行說明。手段I. 一種螺線管驅動電路，包括螺線管線圈，通過被通電而產生磁場，並且驅動電磁閥；以及開關元件，與所述螺線管線圈串聯連接，其中，所述螺線管線圈和所述開關元件的串聯連接體被連接至施加電源電壓的一對電源端子上，當在施加有所述電源電壓的情況下所述開關元件變成導通狀態，從而形成所述螺線管線圈的通電路徑，所述螺線管線圈被通電，所述螺線管驅動電路的特徵在於，作為所述開關元件，包括第一開關元件，從施加所述電源電壓開始經過預先設定的特定時間為止的期間中處於導通狀態；以及第二開關元件，與所述第一開關元件並聯連接，並且在施加所述電源電壓的期間中處於導通狀態；作為所述螺線管線圈的通電路徑，設置有經由所述第一開關元件的第一通電路徑；以及經由所述第二開關元件的第二通電路徑。在所述第二通電路徑上設置有限流電阻，使得在所述第二通電路徑上流經的電流小於在所述第一通電路徑上流經的電流，並且，在所述各通電路徑之外，另外並聯設置有連接所述第一開關元件的輸入端子和所述一對電源端子中的一個電源端子的第一輸入路徑；以及連接所述第二開關元件的輸入端子和所述一個電源端子的第二輸入路徑。所述螺線管驅動電路還包括時鐘電路，設置在所述第一輸入路徑上，並且在所述特定時間中對所述第一開關元件供應用於使所述第一開關元件變成導通狀態的驅動功率；以及浪湧吸收電路，具有齊納二極體或者變阻器，吸收停止對所述螺線管線圈通電後所產生的浪湧電壓直到所述浪湧電壓降至使所述齊納二極體或者所述變阻器成為導通狀態的閾值電壓為止；在降至所述閾值電壓之前使吸收的浪湧電壓被施加至所述各開關元件。根據手段1，當施加電源電壓時，各開關元件變 成導通狀態。此時，由於在第二通電路徑上設置有限流電阻，因此電流流經第一通電路徑。然後，第一開關元件在從開始施加電源電壓的時刻開始經過特定時間的時刻變成斷開狀態，電流流經第二通電路徑。所述電流小於流經第一通電路徑的電流。由此，當開始施加電源電壓時，流經與電磁閥的金屬芯吸附動作對應的電流，所述金屬芯吸附動作結束後，流經小於所述電流的電流，由此能夠降低功耗。在上述的結構中，當產生浪湧電壓時，由齊納二極體或者變阻器吸收所述浪湧電壓，直到降至作為閾值電壓的齊納電壓或者變阻器電壓為止。由於能夠將上述的齊納電壓或者變阻器電壓設定為大於二極體的順向的閾值電壓，因此，相比將二極體作為吸收浪湧電壓的部件設置的結構，能夠縮短閾值電壓保持時間。由此能夠實現縮短電磁閥的響應延遲時間，並且能夠應對高速切換。從而能夠應對電磁閥的高速切換。然而，當將閾值電壓設得較高的情況下，減小至所述閾值電壓的浪湧電壓被施加至耐壓性相對較弱的元件時，存在所述元件遭破壞的擔憂。尤其是，將電容器作為時鐘電路設置時，存在電容器被浪湧電壓破壞的擔憂。相對於此，根據本手段，在降至閾值電壓前所吸收的浪湧電壓被施加至各開關元件，因此限制所述浪湧電壓被施加至其他元件的現象。由此能夠降低浪湧電壓對其他元件產生的影響。從而能夠抑制破壞其他元件等現象，並且能夠縮短電磁閥的響應延遲時間。手段2.手段I所記載的螺線管驅動電路的特徵在於，所述浪湧吸收電路與所述螺線管線圈並聯連接，並且與所述各開關元件串聯連接，所述各輸入路徑和所述各通電路徑互相獨立，使得所述浪湧電壓不會被傳送至所述各輸入路徑。根據手段2，由於浪湧吸收電路相對於螺線管線圈並聯設置，因此當產生浪湧電壓時，由螺線管線圈和浪湧吸收電路形成閉環。另外，閉環吸收浪湧電壓直到所述浪湧電壓降至閾值電壓為止。在上述的結構中，當各開關元件因浪湧電壓變成導通狀態時，浪湧電壓被施加至非開關元件的其他元件，從而存在破壞所述其他元件的擔憂。此外，以與螺線管驅動電路並聯連接的方式設置其他電路時，就浪湧電壓保護角度而言，有時按照與本螺線管驅動電路並聯連接且對於浪湧電壓而言成為順向的方式設置二極體。此時，如果開關元件因浪湧電壓成為導通狀態，則由開關元件、二極體以及螺線管線圈形成閉環。此時，直到浪湧電壓降至小於閾值電壓的低電壓(二極體的順向的閾值電壓)為止，電流持續流經螺線管線圈。因此，能夠降低浪湧電壓對於其他元件的影響，另外，電磁閥的響應延遲時間大於基於齊納二極體或者變阻器的閾值電壓的響應延遲時間。相對於此，根據本手段，由於各開關元件的輸入路徑和產生浪湧電壓的各通電路徑互相獨立，因此浪湧電壓不會被傳輸至各輸入路徑。由此，各開關元件不會因浪湧電壓而變成導通狀態。從而能夠避免發生上述不宜情況。手段3.手段I或2所記載的螺線管驅動電路的特徵在於，在所述第二輸入路徑上設置有規定向所述第二開關元件的輸入端子供應的驅動功率的規定電阻，所述時鐘電路包括時間常數電阻以及與所述時間常數電阻串聯連接的電容器，通過連接所述各輸入路徑，形成包含所述規定電阻、所述時間常數電阻以及所述電容器的閉環，所述閉環構成對所述電容器中蓄積的電荷進行放電的放電路徑。
根據手段3，當停止施加電源電壓時，蓄積在電容器的電荷在通過連接各輸入路徑來形成的閉環中進行放電。此時，作為規定向各開關元件供應的驅動功率的部件，在第一輸入路徑上設置時間常數電阻和電容器，在第二輸入路徑上設置規定電阻。因此，不需要在各輸入路徑上設置當被施加預定的閾值電壓時從非導通狀態變為導通狀態的半導體元件。由此，通過不需要在放電路徑上設置上述半導體元件，能夠使蓄積在電容器的電荷適當地放電。S卩，假設在電容器的放電路徑上設置有發光二極體或電晶體等半導體元件，在這種情況下，與上述半導體元件成為導通狀態時所需的閾值電壓對應的電荷不會被放電，而是會剩下。所述殘留電荷根據自然放電方式被釋放，因此，蓄積在電容器的電荷完全被放電為止所需的放電時間會增加。此時，在從停止施加電源電壓開始到再次開始施加電源電壓的期間中，有時電荷會留在電容器中。此時，特定時間根據剩下的電荷量而發生變化，因此存在第一開關元件在金屬芯吸附動作結束之前就變成斷開狀態的擔憂。如果考慮上述內容而根據由上述殘留電荷量引起的、第一開關元件的導通時間的變化，將特定時間設得較長，則會存在功耗增加的問題。相對於此，根據本手段，通過未在放電路徑上設置半導體元件，從而能夠不進行自然放電，而是使蓄積在電容器的電荷完全放電，因此與進行自然放電的情況相比，能夠縮短放電時間。由此能夠將特定時間設得較短，並且能夠降低功耗。手段4.手段3所記載的螺線管驅動電路的特徵在於，所述規定電阻的電阻值被設定為，完成對所述電容器中蓄積的電荷的放電所需的時間少於吸收所述浪湧電壓直到降至所述閾值電壓為止所需的時間。根據手段4，當在作為時鐘電路而設置有電容器的情況下停止施加電源電壓時，則產生浪湧電壓，並且電容器開始放電。此時，蓄積在電容器的電荷經由第二輸入路徑被輸入至第二開關元件的輸入端子，從而存在第二開關元件變成導通狀態的擔憂。相對於此，根據本手段，由於規定電阻的電阻值被設定為，電容器在早於浪湧電壓變為閾值電壓的時刻結束電荷的放電處理，因此第二開關元件在浪湧電壓變為閾值電壓的時刻成為斷開狀態。由此，保證手段2中說明的效果，並且能夠使蓄積在電容器的電荷適當地放電。手段5.手段I至4之一所記載的螺線管驅動電路的特徵在於所述第一開關元件為NPN型第一雙極電晶體，所述第二開關元件為NPN型第二雙極電晶體，所述各通電路徑是通過將所述螺線管線圈的一端連接在所述一對電源端子的+端子上、將另一端連結在所述各雙極電晶體的集電極端子上、並且將所述各雙極電晶體的發射極端子連結在所述一對電源端子的-端子上而形成的路徑，所述限流電阻被設置在所述第二雙極電晶體的集電極和所述螺線管線圈的另一端之間，所述第一輸入路徑是通過將所述第一雙極電晶體的基極端子經由構成所述時鐘電路的時間常數電阻和電容器連結在所述+端子上、並且經由電阻連結在所述-端子上而形成的路徑，所述第二輸入路徑是通過將所述第二雙極電晶體的基極端子經由第一規定電阻連結在所述+端子上、並且經由第二規定電阻連結在所述-端子上而形成的路徑，所述齊納二極體或變阻器與所述螺線管線圈並聯連接，並且與所述各雙極電晶體串聯連接。根據手段5，當施加電源電壓時，與金屬芯吸附動作對應的吸附電流流經螺線管線圈，經過特定時間時，能夠流經小於吸附電流的保持電流。另外，當停止施加電源電壓時，各雙極電晶體成為斷開狀態。此時在螺線管線圈中產生浪湧電壓，但是所述浪湧電壓被設定為不會被輸入至雙極電晶體的基極，因此能夠抑制各雙極電晶體基於浪湧電壓而變成導通狀態的現象。此外，當停止施加電源電壓時，蓄積在電容器的電荷經由各輸入路徑進行放電。此時，在各輸入路徑上未設置有為了變成導通狀態而需要預定的閾值電壓的半導體元件，因此蓄積在電容器的電荷不會剩下，而是被放電。由此，能夠抑制吸附電流流經的特定時間發生變化，並且能夠實現縮短特定時間。從而能夠降低功耗。


圖I是表示第一實施方式的螺線管驅動電路的電路圖。 圖2是用於說明在螺線管線圈中流經的電流的變化和螺線管驅動電路的動作的時序圖。圖3 Ca)是用於說明浪湧電壓的吸收情況的圖；圖3 (b)是用於說明電容器的放電情況的圖。圖4是第二實施方式的螺線管驅動電路的電路圖。
具體實施例方式下面，參考附圖，對本發明的第一實施方式進行說明。圖I是驅動電磁閥的螺線管驅動電路10的電路圖。螺線管驅動電路10包括螺線管線圈11，進行金屬芯吸附動作；以及吸附電晶體12(第一開關元件)，與所述螺線管線圈11串聯連接。吸附電晶體12是NPN型雙極電晶體。另外，在下述說明中將雙極電晶體簡稱為電晶體。螺線管線圈11的一端通過開關13連接至與一對電源端子14a、14b中的一個電源端子對應的+端子14a。螺線管線圈11的另一端連接至吸附電晶體12的集電極。吸附電晶體12的發射極通過二極體15連接至與另一方的電源端子對應的-端子14b。吸附電晶體12的基極通過開關13和時鐘電路16連接至+端子14a。連接所述吸附電晶體12的基極和+端子14a的路徑相當於第一輸入路徑。時鐘電路16是在開關13被導通後(施加電源電壓後)的特定時間中對吸附電晶體12的基極供應導通(導通狀態)所述吸附電晶體12的驅動電流的電路。具體而言，時鐘電路16包括電容器21和與所述電容器21串聯連接的電阻22 (時間常數電阻)。各元件被連接成來自+端子14a的電源電壓經過電阻22和電容器21的串聯連接體而被施加至吸附電晶體12的基極。由此，當開關13從斷開狀態變為導通狀態並且從+端子14a施加電源電壓(例如+24V)時，直到電荷蓄積到電容器21為止，驅動電流被供應至吸附電晶體12的基極，從而導通吸附電晶體12。此時，預定的電流經由吸附電晶體12流經螺線管線圈11。經由吸附電晶體12的通電路徑相當於第一通電路徑A。另外，螺線管驅動電路10包括與時鐘電路16串聯連接的電阻23。所述電阻23的一端連接至電容器21，另一端經由二極體15連接至-端子14b。由此，當開關13被斷開時(停止施加電源電壓時)，蓄積在電容器21的電荷通過電阻22、23進行放電。因此，還可以將電阻22、23稱為形成電容器21的放電路徑的部件。另外，各電阻22、23的電阻值被設定為，當在電荷未蓄積在電容器21的情況下施加電源電壓時，對吸附電晶體12的基極供應驅動電流。在螺線管驅動電路10中，作為螺線管線圈11的通電路徑，除了上述第一通電路徑A之外，還包括所流經的電流小於在第一通電路徑A中流經的電流的第二通電路徑B。具體而言，螺線管驅動電路10包括與螺線管線圈11串聯連接並且與吸附電晶體12並聯連接的限流電阻31和NPN型保持電晶體32 (第二開關元件)。上述的限流電阻31和保持電晶體32串聯連接，詳細而言，限流電阻31的一端連接至保持電晶體32的集電極。限流電阻31的另一端連接至螺線管線圈11的另一端，保持電晶體32的發射極經由二極體15連接至-端子 14b。當開關13被導通時，使保持電晶體32導通的驅動電流被供應給保持電晶體32的基極。詳細而言，螺線管驅動電路10包括基極電流供應電路33，其中，基極電流供應電路33包括電阻33a以及與所述電阻33a串聯連接的電阻33b。將基極電流供應電路33構成為被施加電源電壓，具體而言，電阻33a的一端經過開關13連接至+端子14a，電阻33b的另一端經過二極體15連接至-端子14b。保持電晶體32的基極與電阻33b並聯連接。各電阻33a、33b的電阻值被設定為，當開關13被導通時對保持電晶體32的基極供應驅動電流。將保持電晶體32的基極與+端子14a連接的路徑相當於第二輸入路徑，電阻33a、33b相當於規定電阻。根據上述結構，當開關13處於導通狀態時，驅動電流被供應至保持電晶體32的基極，從而導通保持電晶體32。當在上述的情況下吸附電晶體12被斷開時，電流經過限流電阻31和保持電晶體32而在螺線管線圈11中流經。經由上述的限流電阻31和保持電晶體32的通電路徑相當於第二通電路徑B。流經第二通電路徑B的電流小於流經第一通電路徑A的電流，差值相當於因設置限流電阻31而減小的量。其中，當停止向螺線管線圈11通電時，在所述螺線管線圈11中瞬時產生高於電源電壓的浪湧電壓。針對所述浪湧電壓，作為浪湧吸收電路，在本螺線管驅動電路10中設置有雙向齊納二極體40。雙向齊納二極體40與螺線管線圈11並聯連接，並且與由限流電阻31和保持電晶體32構成的串聯連接體以及吸附電晶體12串聯連接。雙向齊納二極體40的齊納電壓被設定為小於吸附電晶體12和保持電晶體32的耐壓(例如50V)，具體被設定為47V。根據上述結構，當在螺線管線圈11中產生大於或等於齊納電壓的浪湧電壓時，雙向齊納二極體40變為導通狀態，從而浪湧電流經過雙向齊納二極體40向螺線管線圈11流經。然後，當浪湧電壓通過降壓而低於齊納電壓時，雙向齊納二極體40變為非導通狀態。由此，浪湧電壓被吸收直到降至齊納電壓為止。另外，齊納電壓被設定為大於被施加至螺線管驅動電路10的電源電壓(24V)。由此，當有電源電壓被施加時雙向齊納二極體40處於非導通狀態，使得能夠在螺線管線圈11中流經預定的電流。為了通知螺線管驅動電路10正在進行驅動的情況，在螺線管驅動電路10中設置有發光二極體50。在所述發光二極體50中，陽極經由開關13連接至+端子14a，陰極經由 二極體15連接至-端子14b。由此，發光二極體50在被施加電源電壓的情況下發光。接下來，使用圖2和圖3，對本螺線管驅動電路10的動作進行說明。圖2 (a)是表示在螺線管線圈11中流經的電流的變化的圖表，圖2 (b)是表示開關13的通斷的時序圖，圖2 (c)是表示吸附電晶體12的通斷的時序圖，圖2 Cd)是表示保持電晶體32的通斷的時序圖。圖3 (a)是用於說明浪湧電壓的吸收情況的圖，圖3 (b)是用於說明電容器21的放電情況的圖。首先對開關13從斷開變為導通的情況進行說明，然後對開關13從導通變為斷開的情況進行說明。當開關13在t0時刻被導通時，時鐘電路16的電容器21開始充電。此時，驅動電流被供應至吸附電晶體12的基極，從而導通吸附電晶體12 (參考圖2 (C))。由此，電流流經第一通電路徑A。根據所述電流進行金屬芯吸附動作，驅動電磁閥。將所述電流(執行金屬芯吸附動作的電流)稱為吸附電流。即，還可以將吸附電晶體12稱為用於使吸附電流流經螺線管線圈11的開關元件。另外，如圖2 (d)所示，當開關13被導通時，驅動電流被供應至保持電晶體32的基極，從而導通保持電晶體32。此時，由於在第二通電路徑B上設置有限流電阻31，因此，流經第一通電路徑A的吸附電流起主導作用。此外，發光二極體50基於被施加上述的電源電壓而發光，以通知電磁閥被驅動。然後，隨著向電容器21充電的電荷量的增加，吸附電晶體12的基極電流減小。從而，當在tl時刻基極電流小於吸附電晶體12的閾值電流時，如圖2 (c)所示，吸附電晶體12被斷開，在螺線管線圈11中不流經經由吸附電晶體12的吸附電流。此時，電流流經第二通電路徑B，從而保持金屬芯的位置。將所述電流(保持金屬芯位置的電流)稱為保持電流。即，還可以將設置在第二通電路徑B上的保持電晶體32稱為用於使保持電流流經螺線管線圈11的開關元件。如圖2 (a)所示，保持電流小於吸附電流，其差值相當於因在第二通電路徑B上設置限流電阻31所引起的量。如上所述，預定的時間(從施加電源電壓開始到吸附電晶體12的基極電流變為小於閾值電流為止的時間)中，在螺線管線圈11中流經吸附電流，當經過所述預定的時間時，流經螺線管線圈11的電流從吸附電流被切換為保持電流。由此，能夠進行金屬芯吸附動作，並且降低電磁閥驅動所需的功耗。其中，包括過渡現象的時間在內，吸附電流流經的吸附時間TI (t0時刻、I時刻的時間)由各電阻22、23的電阻值和電容器21的靜電電容所決定。因此，能夠通過調整上述電阻值和靜電電容來調整吸附時間Tl。接下來，對停止施加電源電壓後的情況進行說明。當開關13在t2時刻被斷開時，向螺線管線圈11和電容器21的通電停止。由此，在螺線管線圈11中產生浪湧電壓，並且電容器21實施放電。下面對基於各現象的動作進行說明。首先對浪湧電壓進行說明。如圖3 (a)所示，在螺線管線圈11中產生的浪湧電壓被施加至雙向齊納二極體40，由雙向齊納二極體40和螺線管線圈11形成閉環。由此，直到浪湧電壓變為齊納電壓為止，在所述閉環中流經浪湧電流。直到雙向齊納二極體40由於浪湧電壓減小至齊納電壓而被斷開為止，所述閉環得以維持。然後，在浪湧電壓變成小於齊納電壓的t3時刻不再形成上述閉環，浪湧電流不再 流經螺線管線圈11。即，從停止施加電源電壓的時刻(t2時刻)到浪湧電壓變成小於齊納電壓的時刻(t3時刻)為止的時間即為電磁閥的響應延遲時間T2。其中，就吸收浪湧電壓的角度而言，還能夠考慮設置二極體來順向施加浪湧電壓，以此代替雙向齊納二極體40。然而，此時，直到浪湧電壓變為二極體的順向的閾值電壓(約IV左右)為止，在螺線管線圈11中流經浪湧電流，因此電磁閥的響應延遲時間T2大於設置雙向齊納二極體40時的響應延遲時間。而根據本實施方式，當浪湧電壓降至比二極體中的順向閾值電壓高的齊納電壓時就不再形成閉環，因此，能夠與上述二極體的閾值電壓和齊納電壓之差相應地縮短電磁閥的響應延遲時間T2。此外，在未形成閉環時，吸附電晶體12和保持電晶體32被斷開，因此對上述的各電晶體12、32施加與齊納電壓對應的浪湧電壓。由此抑制針對電容器21和發光二極體50施加浪湧電壓。從而能夠抑制電容器21和發光二極體50遭破壞，並且能夠將齊納電壓設
得較高。S卩，當為了縮短電磁閥的響應延遲時間T2而將不能形成閉環的閾值電壓(齊納電壓)設得較高時，若相當於所述閾值電壓的浪湧電壓被施加至元件時，存在所述元件遭破壞的可能性。尤其是電容器21和發光二極體50容易因被施加反向電壓而遭破壞。而根據本實施方式，當產生浪湧電壓(即，停止施加電源電壓)時，吸附電晶體12和保持電晶體32被斷開。由此，對上述的各電晶體12、32施加浪湧電壓，並限制對電容器21和發光二極體50施加浪湧電壓。從而能夠避免因將齊納電壓設得較高而會發生的各元件遭破壞這一不宜情況。換言之，還可以將吸附電晶體12和保持電晶體32稱為限制浪湧電壓被施加至電容器21和發光二極體50的浪湧限制電晶體。尤其是，齊納電壓被設定為相對於基準電位(OV)而言靠近各電晶體12、32的耐壓(50V)的電壓(47V)。由此能夠在各電晶體12、32不被破壞的範圍內縮短響應延遲時間T2。此外，各電晶體12、32的基極被形成為浪湧電壓不會被施加至各電晶體12、32的基極。具體而言，各電晶體12、32的基極不經由螺線管線圈11的各通電路徑A、B，而是直接連接至+端子14a。換言之，連接各電晶體12、32的基極與+端子14a的各輸入路徑和螺線管線圈11的通電路徑A、B互相獨立。由此抑制各電晶體12、32由於浪湧電壓而被導通的現象。從而，即使二極體D相對於本螺線管驅動電路10而言反向連接，電磁閥的響應延遲時間T2也不發生變化。即，有時向螺線管驅動電路10連接控制電路等各種電路。此時，如圖3 (a)所示，有時會反向連接二極體D，使得在螺線管線圈11中產生的浪湧電壓不會被施加至上述的各種電路。在上述的結構中，假設保持電晶體32由於上述浪湧電壓而被導通，則由所述保持電晶體32、限流電阻31、二極體D以及螺線管線圈11形成閉環，從而浪湧電流流經螺線管線圈11。因此，如圖2 (a)的雙點劃線Zl所示，即使設置了雙向齊納二極體40，也會發生電磁閥的響應延遲時間T2變長這一不宜情況。而根據本實施方式，保持電晶體32的基極不經由螺線管線圈11的各通電路徑A、B就被連接至+端子14a，因此浪湧電壓不會被施加至所述保持電晶體32的基極。由此不存在保持電晶體32因浪湧電壓被導通從而形成上述閉環等情況。從而能夠避免上述不宜情況。即，電磁閥的響應延遲時間T2與連接至本螺線管驅動電路10的其他電路的結構無關，而保持為一定的時間。接下來，對電容器21的放電處理進行說明。如圖3 (b)所示，在本螺線管驅動電路10中形成有多個(具體而言是三個)放電路徑51、52、53。對各放電路徑51、52、53進行如下的說明。首先對第一放電路徑51進行說明。蓄積在電容器21的電荷經由發光二極體50進行放電。接下來對第二放電路徑52進行說明。由於蓄積在電容器21的電荷，驅動電流暫時被供應至保持電晶體32的基極。因此，如圖2 (d)所示，保持電晶體32在開關13被斷開後也會被導通預定時間。由此，蓄積在電容器21的電荷經由螺線管線圈11和保持電晶體32進行放電。其中，在上述的兩個放電路徑51、52上設置有半導體元件，其中，若要導通所述半導體元件，則需要預定的閾值電壓。詳細而言，在第一放電路徑51上設置有發光二極體50，在第二放電路徑52上設置有保持電晶體32。因此，與導通上述半導體元件所需的閾值電壓對應的電荷不會被放電，而是會被剩下。具體而言，剩下相當於約IV的電荷。上述殘留電荷根據自然放電方式被釋放，因此蓄積在電容器21的電荷被完全放電為止所需的放電時間會增加。此時，在當開關13被斷開開始再次被導通的時間中，有時電荷留在電容器21中。此時，吸附電晶體12的導通時間因殘留的電荷量發生變化，因此存在吸附電晶體12在金屬芯吸附動作完成之前被斷開的可能性。因此，如圖2 (a)的雙點劃線Z2所示，需要與基於上述剩餘電荷量的吸附電晶體12的導通時間變化相應地將吸附時間Tl設得較長從而可能導致功耗增加。對此，在本螺線管驅動電路10中，作為第三放電路徑53，包括由時鐘電路16、電阻23以及基極電流供應電路33形成的閉環。由此，如圖3 (b)所示，蓄積在電容器21的電荷在經由各電阻33a、33b的第三放電路徑53中被放電。即，還可以將各電阻33a、33b稱為電容器21的放電用電阻33a、33b。 在第三放電路徑53上僅設置電阻(詳細而言，各電阻22、23，33a、33b)，而不設置被導通時需要預定的閾值電壓的半導體元件。由此能夠使蓄積電容器21在電荷完全放電，因此與進行自然放電的情況相比，能夠縮短電容器21的放電時間。從而能夠減少基於電容器21的殘留電荷量的吸附電晶體12的導通時間變化，因此能夠實現縮短吸附電流流經的吸附時間Tl。從而能夠實現降低功耗。其中，保持電晶體32因電容器21的放電而被導通，因此如同上述的說明，假設設置二極體D時，存在基於浪湧電壓的浪湧電流經由二極體D流經的擔憂。對此，各放電用電阻33a、33b的電阻值(較低)被設定為，浪湧電壓變為齊納電壓為止所需的時間大於電容器21的放電時間。由此，如圖2 (d)所示，保持電晶體32在浪湧電壓變成小於齊納電壓的時亥Ij(t3時刻)處於斷開狀態，因此不流經浪湧電流。從而，能夠使蓄積在電容器21的電荷適當地放電，並且能夠抑制基於 所述電容器21的放電產生的不宜情況(根據保持電晶體32被導通的情況，可能會產生電磁閥的響應延遲時間T2增加的情況)。根據在上面詳細說明的本實施方式，實現下述的優良的效果。設置與螺線管線圈11並聯連接的雙向齊納二極體40，並且設置與上述螺線管線圈11和雙向齊納二極體40串聯連接的吸附電晶體12和保持電晶體32。由此，在不施加電源電壓時，通過斷開各電晶體12、32，防止減小至齊納電壓的浪湧電壓不會被施加至其他元件。從而能夠抑制由浪湧電壓引發的元件遭破壞的情況，並且能夠將齊納電壓設得較高。將各電晶體12、32的基極不經由螺線管線圈11就連結至+端子14a上。由此，浪湧電壓不會被施加至各電晶體12、32的基極，因此各電晶體12、32不會基於浪湧電壓而被導通。從而，即使在本螺線管驅動電路10中設置二極體D，電磁閥的響應延遲時間T2也不會增加。並且，將各電晶體12、32的基極端子連接至-端子14b。由此，作為電容器21的放電路徑，形成有未設置半導體元件的第三放電路徑53，因此能夠使蓄積在電容器21的電荷完全放電，其中，要導通所述半導體元件，則需要預定的閾值電壓。從而能夠抑制吸附電晶體12的導通時間發生變化。由此，不需要根據所述變化而增加吸附時間Tl，從而能夠將上述吸附時間Tl設得較小，從而能夠實現減小功耗。在本實施方式中，吸收浪湧電壓的結構與第一實施方式不同。使用圖4，對上述不同點進行說明。圖4是第二實施方式中的螺線管驅動電路100的電路圖。另外，對於與上述的第一實施方式相同的結構使用相同的附圖標記，並且省略對其的說明。在上述的第一實施方式中將雙向齊納二極體40與螺線管線圈11並聯連接，但是，在此將齊納二極體101連結在吸附電晶體12的基極和集電極之間，以此代替上述結構。具體而言，將齊納二極體101的陽極連接至吸附電晶體12的基極，將陰極連接至吸附電晶體12的集電極。由此，經由齊納二極體101輸入至吸附電晶體12的基極端子的基極路徑與第一通電路徑A連接。根據上述的結構，當產生大於齊納電壓的浪湧電壓時，齊納二極體101變為導通狀態。此時，基於浪湧電壓的浪湧電流被供應至吸附電晶體12的基極，從而吸附電晶體12被導通。由此形成經由吸附電晶體12和電阻33a、33b的閉環，從而，直到浪湧電壓降至齊納電壓為止，浪湧電流流經閉環。然後，當浪湧電壓低於齊納電壓時，浪湧電流不再被供應至吸附電晶體12的基極，因此吸附電晶體12變成斷開狀態。由此，浪湧電流不再流經螺線管線圈11，停止對電磁閥的驅動。從而能夠實現縮短電磁閥的響應延遲時間T2。換言之，當浪湧電壓大於齊納電壓的情況下，齊納二極體101傳輸所述浪湧電壓，使得浪湧電流被供應至吸附電晶體12的基極；並且當浪湧電壓小於齊納電壓的情況下，齊納二極體101能夠限制傳輸上述浪湧電壓。另外，對蓄積在電容器21的電荷的放電處理與第一實施方式之間的差別進行說明。流經各電阻33a、33b的電流方向為，在基於上述閉環的電流方向和基於電荷的放電處理的電流方向互相相反，因此當形成有閉環時，不會發生電荷經由各電阻33a、33b進行放電的情況。因此，當浪湧電壓變得小於齊納電壓開始(不形成閉環後)經過預定的時間之後，電容器21的電荷完全放電完畢。 另外，還可以將齊納二極體101反向連接至吸附電晶體12的集電極和發射極之間。詳細而言，在集電極連接齊納二極體101的陰極，在發射極連接齊納二極體101的陰極。此時，吸附電晶體12不導通，形成經由齊納二極體101、電阻33a、33b的閉環，直到浪湧電壓降至齊納電壓為止。本發明並不限於上述的各實施方式中所記載的內容，例如還可以按照下述方式實施。(I)在上述各實施方式中，為了將浪湧電壓降至齊納電壓，設置了雙向齊納二極體40或者齊納二極體101，但是並不限於此，還可以設置變阻器，以替代上述部件。(2)在上述的各實施方式中，開關元件採用了 NPN型電晶體，但是並不限於此，例如還可以使用PNP型電晶體。此時，要設定與PNP型電晶體相應的連接關係。此外，並不限於電晶體，例如還可以使用MOSFET等其他開關元件。(3)在上述的各實施方式中，對於發光二極體50，另行設置了電流流經的路徑，但是並不限於此，例如可以用電阻33a或者電阻33b來置換發光二極體50。由此能夠簡化結構。就電容器21完全放電的處理而言，優選設置電阻33a或者電阻33b的結構。(4)本螺線管驅動電路10還可以並聯連接其他螺線管驅動電路和其它的外圍電路。即使在如上所述的情況下，電磁閥的響應延遲時間T2也能保持為一定的時間，而與其他電路的電路結構無關。附圖標記說明10:螺線管驅動電路； 11:螺線管線圈；12 :作為開關元件的吸附電晶體；14a :作為一個電源端子的+端子；14b :作為另一個電源端子的-端子；16:時鐘電路；21:電容器；31 :限流電阻；32 :作為開關元件的保持電晶體；33 :基極電流供應電路；40 :雙向齊納_■極管；51 53 :放電路徑；101 :齊納二極體；A、B :放電路徑。
權利要求
1.一種螺線管驅動電路，包括螺線管線圈，通過被通電而產生磁場，並且驅動電磁閥；以及開關元件，與所述螺線管線圈串聯連接，其中，所述螺線管線圈和所述開關元件的串聯連接體被連接至施加電源電壓的一對電源端子上，當在施加有所述電源電壓的情況下所述開關元件變成導通狀態，從而形成所述螺線管線圈的通電路徑，所述螺線管線圈被通電，所述螺線管驅動電路的特徵在於， 作為所述開關元件，包括 第一開關元件，從施加所述電源電壓開始經過預先設定的特定時間為止的期間中處於導通狀態；以及 第二開關元件，與所述第一開關元件並聯連接，並且在施加所述電源電壓的期間中處於導通狀態； 作為所述螺線管線圈的通電路徑，設置有 經由所述第一開關元件的第一通電路徑；以及 經由所述第二開關元件的第二通電路徑， 在所述第二通電路徑上設置有限流電阻，使得在所述第二通電路徑上流經的電流小於在所述第一通電路徑上流經的電流， 並且，在所述各通電路徑之外，另外並聯設置有連接所述第一開關元件的輸入端子和所述一對電源端子中的一個電源端子的第一輸入路徑；以及連接所述第二開關元件的輸入端子和所述一個電源端子的第二輸入路徑， 所述螺線管驅動電路還包括 時鐘電路，設置在所述第一輸入路徑上，並且在所述特定時間中對所述第一開關元件供應用於使所述第一開關元件變成導通狀態的驅動功率；以及 浪湧吸收電路，具有齊納二極體或者變阻器，吸收停止對所述螺線管線圈通電後所產生的浪湧電壓直到所述浪湧電壓降至使所述齊納二極體或者所述變阻器成為導通狀態的閾值電壓為止； 在降至所述閾值電壓之前所吸收的浪湧電壓被施加至所述各開關元件。
2.根據權利要求I所述的螺線管驅動電路，其特徵在於， 所述浪湧吸收電路與所述螺線管線圈並聯連接，並且與所述各開關元件串聯連接， 所述各輸入路徑和所述各通電路徑互相獨立，使得所述浪湧電壓不會被傳送至所述各輸入路徑。
3.根據權利要求I或2所述的螺線管驅動電路，其特徵在於， 在所述第二輸入路徑上設置有規定向所述第二開關元件的輸入端子供應的驅動功率的規定電阻， 所述時鐘電路包括時間常數電阻以及與所述時間常數電阻串聯連接的電容器， 通過連接所述各輸入路徑，形成包含所述規定電阻、所述時間常數電阻以及所述電容器的閉環， 所述閉環構成對所述電容器中蓄積的電荷進行放電的放電路徑。
4.根據權利要求3所述的螺線管驅動電路，其特徵在於， 所述規定電阻的電阻值被設定為，完成對所述電容器中蓄積的電荷的放電所需的時間少於吸收所述浪湧電壓直到降至所述閾值電壓為止所需的時間。
5.根據權利要求I至4之一所述的螺線管驅動電路，其特徵在於， 所述第一開關元件為NPN型第一雙極電晶體， 所述第二開關元件為NPN型第二雙極電晶體， 所述各通電路徑是通過將所述螺線管線圈的一端連接在所述一對電源端子的+端子上、將另一端連結在所述各雙極電晶體的集電極端子上、並且將所述各雙極電晶體的發射極端子連結在所述一對電源端子的-端子上而形成的路徑， 所述限流電阻被設置在所述第二雙極電晶體的集電極和所述螺線管線圈的另一端之間， 所述第一輸入路徑是通過將所述第一雙極電晶體的基極端子經由構成所述時鐘電路的時間常數電阻和電容器連結在所述+端子上、並且經由電阻連結在所述-端子上而形成的路徑， 所述第二輸入路徑是通過將所述第二雙極電晶體的基極端子經由第一規定電阻連結在所述+端子上、並且經由第二規定電阻連結在所述-端子上而形成的路徑， 所述齊納二極體或變阻器與所述螺線管線圈並聯連接，並且與所述各雙極電晶體串聯連接。
全文摘要
提供抑制由浪湧電壓引起的響應延遲現象的螺線管驅動電路。螺線管驅動電路(10)包括螺線管線圈(11)，進行金屬芯吸附動作；雙向齊納二極體(40)，與所述螺線管線圈(11)並聯連接，吸收停止對螺線管線圈(11)通電後所產生的浪湧電壓直到所述浪湧電壓降至齊納電壓為止；以及保持電晶體(32)，與上述螺線管線圈(11)和雙向齊納二極體(40)串聯連接。當施加電源電壓時，保持電晶體(32)被導通，從而形成螺線管線圈11的通電路徑。在上述的結構中，通過雙向齊納二極體(40)被降至齊納電壓的浪湧電壓被施加至保持電晶體(32)。
文檔編號F16K31/06GK102782779SQ20118001174
公開日2012年11月14日 申請日期2011年1月27日 優先權日2010年3月5日
發明者水野博之, 菊池宏 申請人:Ckd株式會社