晶片布置以及用於製造晶片布置的方法

2023-05-18 05:19:16 2

晶片布置以及用於製造晶片布置的方法
【專利摘要】一種晶片布置可包括：第一半導體晶片，具有第一側和與第一側相對的第二側；第二半導體晶片，具有第一側和與第一側相對的第二側，第二半導體晶片設置在第一半導體晶片的第一側並且電耦合到第一半導體晶片，第二半導體晶片的第一側面向第一半導體晶片的第一側；密封層，至少部分密封第一半導體晶片和第二半導體晶片，密封層具有第一側和與第一側相對的第二側，第二側面向與第二半導體晶片的第二側相同的方向；以及互連結構，至少部分設置在密封層中並且電耦合到第一和第二半導體晶片中的至少一個，其中互連結構可延伸到密封層的第二側。
【專利說明】晶片布置以及用於製造晶片布置的方法

【技術領域】
[0001]各個方面涉及晶片布置以及用於製造晶片布置的方法。

【背景技術】
[0002]在製造集成電路(IC)中，IC (其又可稱作晶片或小片)可在分配和/或與其它電子組件集成之前經過封裝。這個封裝可包括將晶片密封在材料中，並且在封裝外部提供電觸點以提供到晶片的接口。
[0003]隨著對IC的更大能力和特徵的需求增加，多個晶片可相互堆疊，以形成單個IC封裝。將多個晶片相互堆疊的這個過程可稱作小片堆疊，以及結果可稱作小片疊層。小片堆疊對於給定佔用面積可增加單個IC封裝中可包含的晶片數量。因此，可節約印刷電路板上的不動產，和/或可簡化板組裝過程。除了節省空間之外，小片堆疊還可產生裝置的更好電氣性能，因為相互堆疊的晶片之間更短的互連布線可引起更快的信號傳播以及噪聲和串擾的降低。
[0004]雖然小片疊層的上述特徵會是有利的，但是將多個晶片相互堆疊可減少小片疊層上可用於小片疊層的多個晶片與例如印刷電路板之間的電氣布線和/或互連的面積。這例如可增加具有小片疊層的IC封裝的設計的複雜度。可能需要堆疊晶片和/或封裝所堆疊晶片的新方式。


【發明內容】

[0005]提供一種晶片布置，其可包括:第一半導體晶片，具有第一側和與第一側相對的第二側；第二半導體晶片，具有第一側和與第一側相對的第二側，第二半導體晶片設置在第一半導體晶片的第一側並且電耦合到第一半導體晶片，第二半導體晶片的第一側面向第一半導體晶片的第一側；密封層，至少部分密封第一半導體晶片和第二半導體晶片，密封層具有第一側和與第一側相對的第二側，第二側面向與第二半導體晶片的第二側相同的方向；以及互連結構，至少部分設置在密封層中並且電耦合到第一和第二半導體晶片中的至少一個，其中互連結構可延伸到密封層的第二側。
[0006]提供一種製造晶片布置的方法，其可包括:提供具有第一側和與第一側相對的第二側的第一半導體晶片；將第二半導體晶片設置在第一半導體晶片的第一側之上，第二半導體晶片具有第一側和與第一側相對的第二側，第二半導體晶片的第一側面向第一半導體晶片的第一側，其中第二半導體晶片可電耦合到第一半導體晶片；形成密封層以至少部分密封第一和第二半導體晶片，密封層具有第一側和與第一側相對的第二側，密封層的第二側面向與第二半導體晶片的第二側相同的方向；以及形成至少部分在密封層中的互連結構，其中互連結構可電耦合到第一和第二半導體晶片中的至少一個並且延伸到密封層的第二側。

【專利附圖】

【附圖說明】
[0007]附圖中，相似的參考標號在全部不同視圖中一般表示相同的部件。附圖不一定按比例繪製，重點而是一般在於示出本發明的原理。在以下描述中，參照以下附圖來描述本發明的各個方面，其中:
[0008]圖1A和圖1B示出包括堆疊在第二晶片之上的至少一個第一晶片的常規晶片布置的截面圖。
[0009]圖2示出晶片布置的截面圖。
[0010]圖3示出包括設置在第一半導體晶片與第二半導體晶片之間的填充材料的晶片布置的截面圖。
[0011]圖4示出包括第三半導體晶片的晶片布置的截面圖。
[0012]圖5示出包括至少一個通孔和金屬化層的晶片布置的截面圖。
[0013]圖6示出用於製造晶片布置的方法。
[0014]圖7A至圖71示出用於製造晶片布置的方法的過程流程。

【具體實施方式】
[0015]以下詳細描述參照附圖，通過舉例說明，附圖示出可實施本發明的具體細節和方面。充分詳細地描述這些方面，以便使本領域的技術人員能夠實施本發明。可利用其它方面，並且可進行結構、邏輯和電氣變更，而沒有背離本發明的範圍。各個方面不一定相互排斥，因為一些方面能夠與一個或多個其它方面相結合以形成新的方面。描述了結構或裝置的各個方面，以及描述了方法的各個方面。可以理解，結合結構或裝置所述的一個或多個(例如全部)方面可同樣適用於方法，反過來也是一樣。
[0016]詞語「示範」在本文中用來表示「用作示例、實例或說明」。本文中描述為「示範」的任何方面或設計不一定被理解為相對其它方面或設計是優選或有利的。
[0017]本文中用來描述形成特徵(例如位於一側或表面「之上」的層)的詞語「之上」可用來表示該特徵，例如該層，可「直接在」所指側或表面「上」形成，例如與所指側或表面直接接觸。本文中用來描述形成特徵(例如位於一側或表面「之上」的層)的詞語「之上」可用來表示該特徵，例如該層，可「間接在」所指側或表面「上」形成，其中一個或多個附加層設置在所指側或表面與所形成層之間。
[0018]同樣，本文中用來描述設置在另一個之上的特徵(例如「覆蓋」一側或表面的層)的詞語「覆蓋」可用來表示該特徵，例如該層，可設置在所指側或表面之上並且與其直接接觸。本文中用來描述設置在另一個之上的特徵(例如「覆蓋」一側或表面的層)的詞語「覆蓋」可用來表示該特徵，例如該層，可設置在所指側或表面之上並且與其間接接觸，其中一個或多個附加層設置在所指側或表面與覆蓋層之間。
[0019]本文中用來描述一特徵連接到至少另一所指特徵的術語「耦合」和/或「電耦合」和/或「連接」和/或「電連接」並不是要表示該特徵以及至少另一所指特徵必須直接耦合或連接在一起；中間特徵可設置在該特徵與至少另一所指特徵之間。
[0020]諸如「上」、「下」、「頂部」、「底部」、「左邊」、「右邊」等的方向術語可參照所述(一個或多個)附圖的取向來使用。因為(一個或多個)附圖的部件可定位於許多不同的取向，所以方向術語用於進行說明而決不是限制。要理解，可進行結構或邏輯變更，而沒有背離本發明的範圍。
[0021]晶片(其又可稱作「小片」)在分配和/或與諸如電路板(例如印刷電路板)、其它晶片和/或其它晶片封裝之類的其它電子裝置集成之前可能必須經過封裝。封裝晶片(或小片)可包括將晶片(或小片)密封在材料(例如塑性材料)中，並且在晶片封裝的表面(例如外表面)提供電觸點(例如，焊球和/或凸塊，例如微凸塊)。
[0022]至少另一晶片可經由電觸點(例如，凸塊，例如微凸塊)連接(例如電連接)到晶片封裝的晶片。例如，晶片封裝可堆疊(例如垂直堆疊)在至少另一晶片之上，以及該至少另一晶片可經由電觸點(例如，凸塊，例如微凸塊)連接(例如電連接)到晶片封裝的晶片。
[0023]圖1A示出包括堆疊在第二晶片104之上的第一晶片102的常規扇入型晶片布置100的截面圖。
[0024]第一晶片102可包括或者可以是晶片(或小片)和/或無源裝置(例如電阻器和/或電容器和/或電感器)。
[0025]晶片布置100可包括多個焊球112和/或多個凸塊114 (例如微凸塊)。多個焊球112和/或多個凸塊114 (例如微凸塊)可在第一晶片102的一側102a形成(例如設置)。
[0026]第一晶片102可通過再分配層(RDL) 116電連接到多個焊球112的至少一個焊球和/或多個凸塊114的至少一個凸塊。RDLl 16例如可部分或完全設置在絕緣層117 (例如介電層)中。RDLl 16可再分配和/或再映射從第一晶片102到多個焊球112和/或多個凸塊114的電連接。
[0027]晶片布置100可包括第二晶片104，其可設置在第一晶片102之下。例如，第一晶片102可堆疊在第二晶片104之上。第一晶片102的一側102a可以是第一晶片102的有源側102a，以及第二晶片104可具有有源側104a。第一晶片102的有源側102a可面向第二晶片104的有源側104a。
[0028]第一晶片102可例如經由多個凸塊114(例如微凸塊)耦合(例如電耦合)到第二晶片104。例如，第一晶片102的有源側102a可耦合(例如電耦合)到第二晶片104的有源側104a。由於第一和第二晶片102、104的有源側102a、104a可彼此相向，所以設置在第一晶片102與第二晶片104之間的多個凸塊114可具有短高度。
[0029]由第一晶片102和第二晶片104所形成的布置可稱作母女小片WLB(晶圓級球柵陣列)封裝。第一晶片102例如可稱作母小片或載體小片，以及第二晶片104可稱作女小片。第一晶片102(例如母小片)例如可在其有源側102a上攜帶第二晶片104(例如女小片)。第二晶片104 (例如女小片)可小於第一晶片102 (例如母小片)。例如，第二晶片104(例如女小片)的橫向長度L2可小於第一晶片102 (例如母小片)的橫向長度LI。作為另一個示例，第二晶片104 (例如女小片)的厚度T2可小於第一晶片102 (例如母小片)的厚度Tl。
[0030]圖1A所示的母女小片WLB封裝可例如經由多個焊球112電連接到印刷電路板(PCB) 118。如圖1A所示，在第一晶片102的橫向長度LI中可存在區域A，該區域A可由第二晶片104(例如女小片)來佔用。由於第一晶片102的區域A可由第二晶片104來佔用，所以在區域A不可以形成多個焊球112。在可能要求多個焊球112契合在第一晶片102(例如母小片)的橫向長度LI之內的扇入型晶圓級封裝中，由第二晶片104(例如女小片)佔用區域A可能限制可為第一晶片102(例如母小片)與PCB118之間的電連接所提供的焊球112的數量。
[0031]此外，第一晶片102(例如母小片)的區域A可能不可用於電氣布線，因為它由第二晶片104(例如女小片)佔用。在可能要求電氣布線契合在第一晶片102(例如母小片)的橫向長度LI之內的扇入型晶圓級封裝中，由第二晶片104(例如女小片)佔用區域A可限制可用於電氣布線的面積。這可增加母女小片WLB封裝的設計複雜度。
[0032]第二小片104(例如女小片)可需要具有小橫向長度L2，以便提供圍繞第二晶片104(例如女小片)的空間S，以接納多個焊球112。在可能要求電氣布線和/或多個焊球112契合在第一晶片102(例如母小片)的橫向長度LI之內的扇入型晶圓級封裝中，空間S可受到限制。接著，這又可限制可在母女小片WLB封裝中使用的第二晶片104(例如女小片)的尺寸。
[0033]第二晶片104(例如女小片)可需要薄化到預期厚度T2，以便契合在第一晶片102(例如母小片)與PCB118之間。例如，可能有必要在第二晶片104(例如女小片)與PCBl 18之間提供空隙C。相應地，第二晶片104 (例如女小片)在附連到第一晶片102 (例如母小片)之前可需要經過薄化。拾取薄化的第二晶片104(例如女小片)並且將其放置在第一晶片102 (例如母小片)的一側(例如有源側102a)會是困難的。
[0034]可執行回流過程，以便將第二晶片104 (例如女小片)連接到第一晶片102 (例如經由多個凸塊114)。對薄化的第二晶片104(例如女小片)執行回流過程可能是困難的。此外，對具有小厚度T2的第二晶片104 (例如女小片)執行回流過程可降低產率，因而增加製造晶片布置100的成本。
[0035]圖1B示出包括堆疊在第二晶片104之上的至少一個第一晶片102-1、102-2、102-3的常規扇出型晶片布置101的截面圖。
[0036]與圖1A中相同的圖1B中的參考標號表示與圖1A中相同或相似的元件。因此，那些元件在這裡不再詳細贅述；參照以上描述。下面描述圖1B與圖1A之間的差別。
[0037]如圖1B所不,扇出型晶片布置101可包括嵌入密封126中的至少一個第一晶片102-1、102-2、102-3。RDL116可再分配和/或再映射從至少一個第一晶片102_1、102_2、102-3到多個焊球112和/或多個凸塊114的電連接。
[0038]在扇出型晶片布置中、諸如晶片布置101中，多個焊球112和/或多個凸塊114可延伸到至少一個第一晶片102-1、102-2、102-3的橫向長度LI之外。然而，晶片布置101的橫向長度L3的區域A因區域A由第二晶片104佔用而可能不可用於電氣布線和/或形成多個焊球112和/或多個凸塊114。換言之，第二晶片104(例如女晶片)的背面可能不能用於電氣布線和/或形成多個焊球112和/或多個凸塊114。
[0039]鑑於扇入型晶片布置100和扇出型晶片布置101的上述特徵，可確定以下需要:
[0040]有必要提供一種晶片布置，其中女小片沒有限制可為到/從母小片的電連接所提供的焊球數量，同時防止扇出型晶片布置的總尺寸(例如總橫向長度)的大增加。
[0041]有必要提供一種晶片布置，其中可用於母小片上的電氣布線的面積不受女小片的存在限制。
[0042]有必要提供一種晶片布置，其中多個焊球可在女小片的一側(例如，背面)形成。
[0043]有必要提供一種晶片布置，其中電氣布線可在女小片的一側(例如，背面)形成。
[0044]有必要提供一種晶片布置，其中女小片在附連到母小片之後可薄化成預期厚度。
[0045]這種晶片布置例如可由圖2所示的晶片布置來提供。
[0046]圖2示出晶片布置200的截面圖。
[0047]晶片布置200可包括第一半導體晶片202、第二半導體晶片204、密封層206和互連結構208。
[0048]作為示例僅示出一個第一半導體晶片202，但是第一半導體晶片202的數量可大於一，並且例如可以為二、三、四、五等。例如，晶片布置200可包括多個第一半導體晶片202,其例如可設置成彼此橫向相鄰。
[0049]同樣，作為示例僅示出一個第二半導體晶片204，但是第二半導體晶片204的數量可大於一，並且例如可以為二、三、四、五等。例如，晶片布置200可包括多個第二半導體晶片204，其例如可設置成彼此橫向相鄰。
[0050]第一半導體晶片202和/或第二半導體晶片204可包括或者可以是供MEMS (微機電系統)應用和/或邏輯應用和/或存儲器應用和/或電力應用中使用的晶片(或小片)，但是供其它應用中使用的晶片也可以是可能的。第一半導體晶片202和/或第二半導體晶片204可包括或者可以是無源部件(例如電阻器和/或電容器和/或電感器)。
[0051]第一半導體晶片202和/或第二半導體晶片204可包括半導體襯底，其可包括半導體材料或者可由其組成。半導體材料可包括或者可以是從一組材料中選取的至少一個材料，該組由下列項組成:矽、鍺、氮化鎵、砷化鎵和碳化矽，但是其它材料也可以是可能的。
[0052]第一半導體晶片202例如可以是母小片(其又可稱作載體小片)。第二半導體晶片204例如可以是女小片，其例如可耦合(例如電耦合)到第一半導體晶片202(例如母小片或載體小片)。
[0053]第一半導體晶片202可具有第一側202a以及與第一側202a相對的第二側202b。第一半導體晶片202還可包括至少一個側壁202c。第一半導體晶片202的第一側202a和第二側202b可分別包括或者可以分別是第一半導體晶片202的正面和背面。作為另一個示例，第一半導體晶片202的第一側202a可包括或者可以是第一半導體晶片202的有源側。作為又一示例，第一半導體晶片202的第一側202a和第二側202b可分別包括或者可以分別是第一半導體晶片202的底面和頂面。
[0054]第二半導體晶片204可具有第一側204a以及與第一側204a相對的第二側204b。第二半導體晶片204還可包括至少一個側壁204c。第二半導體晶片204的第一側204a和第二側204b可分別包括或者可以分別是第二半導體晶片204的正面和背面。作為另一個示例，第二半導體晶片204的第一側204a可包括或者可以是第二半導體晶片204的有源側。作為又一示例，第二半導體晶片204的第一側204a和第二側204b可分別包括或者可以分別是第二半導體晶片204的底面和頂面。
[0055]第二半導體晶片204可設置在第一半導體晶片202的第一側202a(例如正面)。例如，在圖2所示的視圖中，第二半導體晶片204可設置在第一半導體晶片202的第一側202a(例如正面)之下。在另一個視圖中，例如，第二半導體晶片204可設置在第一半導體晶片202的第一側202a (例如正面)之上。
[0056]第一半導體晶片202和第二半導體晶片204可按照面對面布置設置在晶片布置200中。例如，第二半導體晶片204的第一側204a可面向第一半導體晶片202的第一側202a,如圖2所不。如上所述,第一半導體晶片202的第一側202a可以是第一半導體晶片202的正面，以及第二半導體晶片204的第一側204a可以是第二半導體晶片204的正面。在這種示例中，第一半導體晶片202和第二半導體晶片204可按照正面對正面布置來設置。作為另一個不例，第一半導體晶片202的第一側202a可以是第一半導體晶片202的有源偵牝以及第二半導體晶片204的第一側204a可以是第二半導體晶片204的有源側。在這種示例中，第一半導體晶片202和第二半導體晶片204的有源側可彼此相向。
[0057]第一半導體晶片202可大於第二半導體晶片204。例如，第一半導體晶片204可具有厚度Tl,該厚度Tl可沿垂直於第一半導體晶片202的第一表面202a的方向來測量。第二半導體晶片204可具有厚度T2，該厚度T2可沿垂直於第二半導體晶片204的第一表面204a的方向來測量。
[0058]第一半導體晶片202可大於第二半導體晶片204,因為第一半導體晶片202的厚度Tl可大於第二半導體晶片204的厚度T2。第二半導體晶片204的厚度T2例如可小於或等於大約100 μ m、例如小於或等於大約75 μ m、例如小於或等於大約50 μ m、例如小於或等於大約20 μ m、例如小於或等於大約15 μ m,但是其它厚度也可以是可能的。
[0059]第一半導體晶片202可具有橫向長度LI，其可沿垂直於厚度Tl的方向來測量，以及第二半導體晶片204可具有橫向長度L2，其可沿垂直於厚度T2的方向來測量。第一半導體晶片202可大於第二半導體晶片204,因為第一半導體晶片202的橫向長度LI可大於第二半導體晶片204的橫向長度L2，如圖2所示。橫向長度LI可以是第一半導體晶片202的長度，以及橫向長度L2可以是第二半導體晶片204的長度。相應地，第一半導體晶片202可具有比第二半導體晶片204要大的長度。
[0060]第一半導體晶片202可大於第二半導體晶片204,因為第一半導體晶片202的晶片面積可大於第二半導體204的晶片面積。晶片面積例如可參考第一半導體晶片202和/或第二半導體晶片204的一側的面積。例如，第一半導體晶片202的第一側202a(例如有源側)的面積可大於第二半導體晶片204的第一側204a(例如有源側)的面積。
[0061]第二半導體晶片204(其可小於第一半導體晶片202)可橫向設置在第一半導體晶片202的邊界內。例如，第二半導體晶片204的橫向長度L2可處於第一半導體晶片202的橫向長度LI之內，如圖2所不。換言之,第一半導體晶片202 (例如第一半導體晶片202的邊界)可橫向延伸到第二半導體晶片204(例如第二半導體晶片204的邊界)之外。
[0062]第一半導體晶片202和第二半導體晶片204可相互耦合(例如電耦合)。例如，第一半導體晶片202可與第二半導體晶片204集成(例如垂直集成)。第一半導體晶片202和第二半導體晶片204可經由例如至少一個電連接器(例如，互連(例如晶片互連))210相互耦合(例如電耦合)。換言之，晶片布置200可包括至少一個電連接器(例如，互連(例如晶片互連))210，其可將第一半導體晶片202耦合(例如電耦合)到第二半導體晶片204。該至少一個電連接器210例如可設置在第一半導體晶片202的第一側202a(例如有源側)與第二半導體晶片204的第一側204a(例如有源側)之間，如圖2所示。
[0063]第一半導體晶片202可包括至少一個導電觸點202d,其可設置在第一半導體晶片202的第一側202a(例如有源側)。該至少一個導電觸點202d可耦合(例如電耦合)到設置在第一半導體晶片202的第一側202a(例如有源側)與第二半導體晶片204的第一側204a(例如有源側)之間的至少一個電連接器210。第一半導體晶片202和第二半導體晶片204可經由例如至少一個電連接器210相互耦合(例如電耦合)。該至少一個電連接器210又可耦合(例如電耦合)到可設置在第一半導體晶片202的第一側202a (例如有源偵D的至少一個導電觸點202d。該至少一個電連接器210例如可包括或者可以是至少一個凸塊等。該至少一個電連接器210與該第一半導體晶片202的至少一個導電觸點202d之間的耦合(例如電耦合)可以是直接耦合(例如電耦合)，或者可包括至少一個中間結構。該至少一個中間結構可包括或者可以是再分配結構或金屬化(例如凸塊下金屬化)，但是其它中間結構也可以是可能的。
[0064]第二半導體晶片204可包括至少一個導電觸點204d，其可設置在第二半導體晶片204的第一側204a (例如有源側)。該至少一個導電觸點204d可耦合(例如電耦合)到設置在第一半導體晶片202的第一側202a(例如有源側)與第二半導體晶片204的第一側204a(例如有源側)之間的至少一個電連接器210。換言之，第一半導體晶片202和第二半導體晶片204可經由例如至少一個電連接器210相互耦合(例如電耦合)，該至少一個電連接器210又可耦合(例如電耦合)到可設置在第二半導體晶片204的第一側204a的至少一個導電觸點204d。
[0065]第一半導體晶片202的至少一個導電觸點202d和/或第二半導體晶片204的至少一個導電觸點204d可包括或者可以是焊盤(例如焊接區)。第一半導體晶片202的至少一個導電觸點202d和/或第二半導體晶片204的至少一個導電觸點204d例如可分別為第一半導體晶片202和/或第二半導體晶片204提供接口(例如電接口)。換言之，可分別經由至少一個導電觸點202d和/或至少一個導電觸點204d，來與第一半導體晶片202和/或第二半導體晶片204交換信號(例如電信號、電源電位、地電位等)。
[0066]如上所述，第一半導體晶片202的第一側202a可以是第一半導體晶片202的正面，以及第二半導體晶片204的第一側204a可以是第二半導體晶片204的正面。在面對面布置中，較短互連例如在第一半導體202與第二半導體204之間可以是可能的。換言之，設置在第一半導體晶片202的第一側202a與第二半導體晶片204的第一側204a之間的至少一個電連接器210的長度L可以較短。
[0067]至少一個電連接器210可包括從一組導電材料所選取的至少一個導電材料或者可由其組成，該組由下列項組成:金屬或者金屬合金。例如，該至少一個電連接器210可由焊料(例如可包含錫、銀、鎳、導電膠或銅或者所列材料中的一個或多個的合金)組成。作為另一個示例，該至少一個電連接器210可由銅、鈀、鈦、鎢、鎳、金、鋁或導電膠或者包括所列材料的至少一個(或者由其組成)的疊層或合金組成。
[0068]該至少一個電連接器210可包括或者可以是凸塊和小柱中的至少一個，但是其它電連接器也可以是可能的。作為一個示例，至少一個電連接器210可包括或者可以是凸塊，例如焊料塊和/或微凸塊(例如微焊料塊)和/或倒裝晶片凸塊。作為另一個示例，該至少一個電連接器210可包括或者可以是柱凸塊(例如，金屬柱凸塊(例如銅柱凸塊))。
[0069]晶片布置200可包括密封層206。密封層206可至少部分密封第一半導體晶片202和第二半導體晶片204。例如,密封層206可從至少一個側壁204c和第一側204a來封閉第二半導體晶片204,並且可從至少一個側壁202c和第一側202a來封閉第一半導體晶片202，如圖2所示。
[0070]密封層206可具有第一側206a以及與第一側206a相對的第二側206b。密封層206的第一側206a例如可以是晶片布置200的背面。密封層206的第二側206b例如可以是晶片布置200的正面。
[0071]密封層206的第一側206a可面向與第一半導體晶片202的第二側202b (例如背面)相同的方向。例如，如圖2所示，密封層206的第一側206a和第一半導體晶片202的第二側202b (例如背面)可背向第一半導體晶片202的第一側202a (例如正面)。密封層206的第一側206a可至少與第一半導體晶片202的第二側202b (例如背面)基本上齊平。換言之，密封層206的第一側206a和第一半導體晶片202的第二側202b (例如背面)可至少形成晶片布置200的基本上平坦表面，如圖2所示。
[0072]密封層206的第二側206b可面向與第二半導體晶片204的第二側204b (例如背面)相同的方向。例如，如圖2所示，密封層206的第二側206b和第二半導體晶片204的第二側204b (例如背面)可背向第一半導體晶片202的第一側202a。密封層206的第二側206b可至少與第二半導體晶片204的第二側204b (例如背面)基本上齊平。換言之，密封層206的第二側206b和第二半導體晶片204的第二側204b可形成晶片布置200的至少基本上平坦表面，如圖2所示。備選地，密封層206可覆蓋第二半導體晶片204的第二側204b (例如背面)ο
[0073]密封層206可包括可與第一半導體晶片202和第二半導體晶片204不同的材料或者可由其組成。密封層206可包括絕緣材料或者可由其組成。密封層206可包括模塑材料(即，可通過模塑過程來模塑的材料)或者可由其組成。作為另一個示例，密封層206可包括層壓材料(即，可通過層壓過程來層壓的材料)或者可由其組成。
[0074]密封層206可包括從一組材料中選取的至少一個材料或者可由其組成，該組由下列項組成:塑性材料、熱塑材料和填充材料(例如包括矽石填充劑、玻璃填充劑、玻璃布、橡膠和金屬微粒中的至少一個或者由它們組成)，但是其它材料也可以是可能的。作為一個示例，密封層206可包括塑性材料(例如，環氧樹脂(例如熱固模塑化合物))或者可由其組成。作為另一個示例，密封層206可包括塑性材料(例如，熱塑性材料(例如高純度含氟聚合物))或者可由其組成。
[0075]晶片布置200可包括互連結構208。互連結構208可至少部分設置在密封層206中，如圖2所示。例如，互連結構208可包括可設置在密封層206內的部分208a、208b，並且可包括可設置在密封層206外部的部分208c、208d。
[0076]互連結構208例如可包括至少一個導電材料(例如至少一個金屬和/或金屬合金)或者可由其組成。該至少一個導電材料可從一組導電材料來選擇，該組由下列項組成:鋁、鎢、鈦、銅、鎳、鈀和金或者導電膠(填充有導電微粒的聚合物)，但是其它導電材料也可以是可能的。
[0077]互連結構208例如可再分配和/或再映射從第一半導體晶片202的第一側202a和/或第二半導體晶片204的第一側204a到密封層206的第二側206b的電連接。相應地，互連結構208例如可延伸到密封層206的第二側206b。
[0078]互連結構208可從第一半導體晶片的第一側202a延伸到密封層206的第二側206b。例如，互連結構208可包括一個部分208a，其可設置在第一半導體晶片202的第一側202a與第二半導體晶片204的第一側204a之間。相應地，互連結構208可從第一半導體晶片202的第一側202a與第二半導體晶片204的第一側204a之間延伸到密封層206的第二側206b。互連結構208的部分208a可包括或者可以是設置在第一半導體晶片202的第一側202a的再分配層(RDL)。部分208a (例如RDL)可配置成再分配和/或再映射從第一半導體晶片202的第一側202a和/或第二半導體晶片204的第一側204a到密封層206的第二側206b的電連接。
[0079]作為另一個示例，互連結構208可包括一個部分208b，其可從第一半導體晶片202的第一側202a延伸到密封層206的第二側206b。相應地，互連結構208可從第一半導體晶片202的第一側202a延伸到密封層206的第二側206b。互連結構208的部分208b可包括或者可以是從第一半導體晶片202的第一側202a延伸到密封層206的第二側206b的至少一個金屬柱。互連結構208的部分208b (例如至少一個金屬柱)可設置成與第二半導體晶片204橫向相鄰，並且可耦合(例如，電耦合)到互連結構208的部分208a (例如RDL)，如圖2所示。
[0080]互連結構208還可遍布於例如第二半導體晶片204的第二側204b。例如，互連結構208可包括可在第二半導體晶片204的第二側204b形成的部分208c、208d，並且可遍布於第二半導體晶片204的第二側204b，如圖2所示。互連結構208的部分208c、208d可耦合(例如電耦合)到部分208b (例如至少一個金屬柱)以及耦合到部分208a (例如RDL)。遍布於第二半導體晶片204的第二側204b的互連結構208的部分208c、208d例如可以是再分配層(RDL)(例如正面RDL)，其可再分配和/或再映射從第一半導體晶片202的第一側202a和/或第二半導體晶片204的第一側204a到第二半導體晶片204的第二側204b的電連接。
[0081]互連結構208可耦合(例如電耦合)到第一半導體晶片202和/或第二半導體晶片204。如上所述，第一半導體晶片202和第二半導體晶片204可經由至少一個電連接器210來耦合(例如電耦合)。相應地，互連結構208 (其可耦合(例如電耦合)到第一半導體晶片202和/或第二半導體晶片204)可耦合(例如附加耦合)到至少一個電連接器210。
[0082]晶片布置200可包括至少一個電連接器212，其設置在密封層206的第二側206b。該至少一個電連接器212可包括從一組導電材料所選取的至少一個導電材料或者可由其組成，該組由下列項組成:金屬或者金屬合金。例如，至少一個電連接器212可由焊料(例如錫、銀和銅的合金)組成。作為另一個示例，至少一個電連接器212可由銅、鈀、鈦、鎢、鎳、金、鋁或導電膠或者包括所列金屬的至少一個(或者由其組成)的疊層或合金組成。
[0083]該至少一個電連接器212可耦合(例如電耦合)到互連結構208。例如，如上所述，互連結構208可包括遍布於第二半導體晶片204的第二側204b的部分208c、208d (例如，RDL(例如正面RDL))。設置在密封層206的第二側206b的至少一個電連接器212可耦合(例如電耦合)到遍布於第二半導體晶片204的第二側204b的互連結構208的部分208c、208d (例如，RDL (例如正面 RDL))。
[0084]該至少一個電連接器212可包括或者可以是球、凸塊和小柱中的至少一個。至少一個電連接器212例如可為晶片布置200提供接口(例如焊球的球柵陣列)。換言之，可經由至少一個電連接器212，來與晶片布置200的第一半導體晶片202和/或第二半導體晶片204交換信號(例如電信號、電源電位、地電位等)。
[0085]晶片布置200可包括絕緣層214，其在密封層206的第二側206b和第二半導體晶片204的第二側204b形成。絕緣層214例如可絕緣(例如電絕緣)晶片布置200的互連結構208 (例如部分208c、208d)。至少一個電連接器212的部分208c、208d (例如，RDL (例如正面RDL))例如可部分或完全設置在絕緣層214內。
[0086]晶片布置200例如可用來封裝例如可相互耦合(例如電耦合)的、兩個或更多晶片(例如第一半導體晶片202和第二半導體晶片204)。例如，晶片布置200可用來封裝可相互集成(例如垂直集成)的兩個或更多晶片(例如第一半導體晶片202和第二半導體晶片204)的疊層。換言之，晶片布置200例如可配置為晶片封裝。晶片布置200例如可配置為嵌入式晶圓級球柵陣列(eWLB)封裝。晶片布置200例如可配置為系統級封裝(SiP)。換言之，晶片布置200可以是包括封閉在單個模塊(其例如可執行電子系統的功能)中的多個晶片(或小片)(例如第一半導體晶片202和第二半導體晶片204)的SiP。如與圖1A和圖1B所示的常規晶片布置相比，晶片布置200可包括或者可以是扇出型晶圓級封裝。
[0087]由晶片布置200所提供的效果可在於，第二半導體晶片204 (例如女小片)沒有限制可為到/從第一半導體晶片202 (例如母小片)的電連接所提供的電連接器212的數量。
[0088]由晶片布置200所提供的效果可在於，可用於第一半導體晶片202 (例如母小片)上的電氣布線的面積不受第二半導體晶片204(例如女小片)的存在限制。
[0089]由晶片布置200所提供的效果可在於，至少一個電連接器212可在第二半導體晶片204(例如女小片)的一側(例如背面)來形成。例如當第二半導體晶片204(例如女小片)不是很小時，這會是合乎期望的。
[0090]由晶片布置200所提供的效果可在於，電氣布線可在第二半導體晶片204 (例如女小片)的一側(例如背面)來形成。例如當第二半導體晶片204(例如女小片)不是很小時，這會是合乎期望的。
[0091]由晶片布置200所提供的效果可在於，第二半導體晶片204 (例如女小片)在附連到第一半導體晶片202 (例如母小片)之後可薄化成期望厚度。
[0092]圖3示出包括設置在第一半導體晶片202與第二半導體晶片204之間的填充材料302的晶片布置300的截面圖。
[0093]與圖2中相同的圖3中的參考標號表示與圖2中相同或相似的元件。因此，那些元件在這裡將不再詳細贅述；參照以上描述。以上相對圖2所示晶片布置200所述的各種效果對於圖3所示晶片布置300可類似地是有效的。下面描述圖3與圖2之間的差別。
[0094]晶片布置300可包括填充材料302，其設置在第一半導體晶片202的第一側202a與第二半導體晶片204的第一側204a之間。如圖3所不,晶片布置300可包括至少一個電連接器210,其可設置在第一半導體晶片202的第一側202a與第二半導體晶片204的第一側204a之間。填充材料302例如可部分封閉至少一個電連接器210 (例如凸塊和/或小柱)。填充材料302例如可通過底部填充過程來形成。例如，底部填充過程可包括將填充材料302預先施加到第一半導體晶片202和/或第二半導體晶片204。例如，底部填充過程可包括毛細底部填充過程，其中填充材料302可通過毛細作用在第一半導體晶片202的第一側202a與第二半導體晶片204的第一側204a之間來形成。
[0095]圖4示出包括第三半導體晶片402的晶片布置400的截面圖。
[0096]與圖2中相同的圖4中的參考標號表示與圖2中相同或相似的元件。因此，那些元件在這裡將不再詳細贅述；參照以上描述。以上相對圖2所示晶片布置200所述的各種效果對於圖4所示晶片布置400可類似地是有效的。下面描述圖4與圖2之間的差別。
[0097]晶片布置400可包括第三半導體晶片402。第三半導體晶片402例如可以是女小片，該女小片例如可耦合(例如電耦合)到第一半導體晶片202 (例如母小片)和/或第二半導體晶片204(例如女小片)。
[0098]第三半導體晶片402可包括第一側402a以及與第一側402a相對的第二側402b。第三半導體晶片402的第一側402a和第二側402b可分別包括或者可以分別是第三半導體晶片402的正面和背面。作為另一個示例，第三半導體晶片402的第一側402a可包括或者可以是第三半導體晶片402的有源側。作為又一示例，第三半導體晶片402的第一側402a和第二側402b可分別包括或者可以分別是第三半導體晶片402的底面和頂面。
[0099]第三半導體晶片402例如可設置在第二半導體晶片204的第二側204b和密封層206的第二側206b中的至少一處。例如，圖4所示的第三半導體晶片402可設置在第二半導體晶片204的第二側204b的一部分和密封層206的第二側206b的一部分。
[0100]第三半導體晶片402的第二側402b可面向與第二半導體晶片204的第二側204b和密封層206的第二側206b相同的方向。換言之，第三半導體晶片402的第一側402a可面向第二半導體晶片204的第二側204b和/或密封層206的第二側206b。
[0101]第三半導體晶片402可經由例如設置在第三半導體晶片402的第一側402a與互連結構208之間的至少一個電連接器(例如，互連(例如晶片互連))404來耦合(例如電耦合)到互連結構208。例如，在圖4所示的晶片布置400中，第三半導體晶片402可經由至少一個電連接器(例如，互連(例如晶片互連))404耦合(例如電耦合)到可遍布於第二半導體晶片204的第二側204b的互連結構208的部分208c、208d(例如，RDL(例如正面RDL))。
[0102]該至少一個電連接器404可按照與至少一個電連接器210相似的方式來配置。該至少一個電連接器404可包括或者可以是球、凸塊和小柱中的至少一個。該至少一個電連接器404可包括從一組導電材料所選取的至少一個導電材料或者可由其組成，該組由下列項組成:金屬或者金屬合金。例如，該至少一個電連接器404可由焊料(例如錫、銀和銅的合金)組成。作為另一個示例，該至少一個電連接器404可由銅、鈀、鈦、鎢、鎳、金、鋁或導電膠或者包括所列材料的一個或多個(或者由其組成)的疊層或合金組成。
[0103]第三半導體晶片204可設置在第二半導體晶片204的第二側204b和密封層206的第二側206b中的至少一處，使得該至少一個電連接器212設置成與第三半導體晶片402橫向相鄰，如圖4所示。該至少一個電連接器212可從密封層206的第二側206b延伸距離Dl,以及第三半導體晶片402的第二側402b可從密封層206的第二側206b延伸距離D2。距離D2可小於距離Dl。換言之，該至少一個電連接器212可從密封層206的第二側206b突出比第三半導體晶片402的第二側402b和密封層206的第二側206b之間的距離D2更遠的距離。
[0104]由晶片布置400所提供的效果可在於，附加半導體晶片(例如，第三半導體晶片402、例如附加女小片)可包含在晶片布置400中。
[0105]圖5示出包括至少一個通孔502和金屬化層504的晶片布置500的截面圖。
[0106]與圖4中相同的圖5中的參考標號表示與圖4中相同或相似的元件。因此，那些元件在這裡將不再詳細贅述；參照以上描述。以上相對圖4所示晶片布置400所述的各種效果對於圖5所示晶片布置500可類似地是有效的。下面描述圖5與圖4之間的差別。
[0107]晶片布置500可包括貫穿密封層206的至少一個通孔502和/或貫穿第一半導體晶片202的至少一個通孔512。該至少一個通孔502例如可從密封層206的第二側206b延伸到密封層206的第一側206a。該至少一個通孔512例如可從第一半導體晶片202的第一側202a延伸到第一半導體晶片202的第二側202b。該至少一個通孔502例如可以是模通孔(TMV)(例如，當密封層206包括模塑材料或者由其組成時)。該至少一個通孔512例如可以是矽通孔(TSV)(例如，當第一半導體晶片202包括矽時)。該至少一個通孔502和/或該至少一個通孔512例如可包括至少一個導電材料(例如金屬和/或金屬合金)或者可由其組成。該至少一個導電材料可從一組導電材料來選擇，該組由下列項組成:鋁、銅和金，但是其它導電材料也可以是可能的。
[0108]晶片布置500可包括金屬化層504。金屬化層504例如可包括導電材料(例如金屬和/或金屬合金)或者可由其組成。導電材料可從一組導電材料來選擇，該組由下列項組成:鋁、鎢、鈦、銅、鎳、鈀和金或者導電膠(例如填充有導電微粒的聚合物)，但是其它導電材料也可以是可能的。
[0109]金屬化層504可至少部分設置在密封層206的第一側206a之上，並且可耦合(例如電耦合)到至少一個通孔502。例如，圖5所示的金屬化層504可設置在密封層206的第一側206a的一部分之上。作為另一個示例，金屬化層504可在密封層206的第一側206a的一部分之上以及第一半導體晶片202的第二側202b的一部分之上形成，如圖5所示。
[0110]金屬化層504例如可用於耦合(例如電耦合)至少一個附加晶片封裝。在這點上，晶片布置500還可包括至少一個附加晶片封裝506，其可設置在密封層206的第一側206a和第一半導體晶片202的第二側202b中的至少一個之上。換言之，晶片布置500可包括或者可以是封裝疊層(即，兩個或更多晶片封裝的疊層)。
[0111]該至少一個附加晶片封裝506可耦合(例如電耦合)到金屬化層504。例如，該至少一個附加晶片封裝506可經由至少一個電連接器(例如，互連(例如晶片互連))508來耦合(例如電耦合)到金屬化層504，該至少一個電連接器508可設置在至少一個附加晶片封裝506與密封層206的第一側206a和第一半導體晶片202的第二側202b中的至少一個之間。該至少一個附加晶片封裝506可通過至少一個通孔502 (例如至少一個TMV)和/或至少一個通孔512 (例如至少一個TSV)來耦合(例如電耦合)到第一半導體晶片202 (例如耦合到第一半導體晶片202的第一側202a)、第二半導體晶片204和第三半導體晶片402中的至少一個。
[0112]該至少一個電連接器508可按照與至少一個電連接器212相似的方式來配置。該至少一個電連接器(例如，互連(例如晶片互連))508可包括從一組導電材料所選取的至少一個導電材料或者可由其組成，該組由下列項組成:金屬或者金屬合金。例如，該至少一個電連接器508可由焊料(例如錫、銀和銅的合金)組成。作為另一個示例，該至少一個電連接器508可由銅、鈀、鈦、鎢、鎳、金、鋁或導電膠或者包括所列材料的一個或多個(或者由其組成)的疊層或合金組成。
[0113]該至少一個電連接器508可包括或者可以是球、凸塊和小柱中的至少一個。該至少一個電連接器508例如可以是至少一個附加晶片封裝506的接口(例如焊球的球柵陣列)。
[0114]圖6示出用於製造晶片布置的方法600。
[0115]方法600例如可用來製造圖2至圖5所示晶片布置的至少一個。
[0116]方法600可包括:提供具有第一側和與第一側相對的第二側的第一半導體晶片(在602);將第二半導體晶片設置在第一半導體晶片的第一側之上，第二半導體晶片具有第一側和與第一側相對的第二側，第二半導體晶片的第一側面向第一半導體晶片的第一偵牝其中第二半導體晶片可電耦合到第一半導體晶片(在604);形成密封層以至少部分密封第一和第二半導體晶片，密封層具有第一側和與第一側相對的第二側，密封層的第二側面向與第二半導體晶片的第二側相同的方向(在606);以及形成至少部分在密封層中的互連結構，其中互連結構可電耦合到第一和第二半導體晶片中的至少一個並且延伸到密封層的第二側(在608)。
[0117]圖7A至圖71示出用於製造晶片布置的方法的過程流程。
[0118]圖7A至圖71所示的方法例如可用來製造圖2至圖5所示晶片布置的至少一個。
[0119]圖7A至圖71所示的方法例如可用來在封裝母小片之前將女小片耦合(例如電耦合)到母小片。
[0120]圖7A至圖71所示的方法可允許女小片在附連到母小片之後、在可將女小片耦合(例如電耦合)到母小片的回流過程之後以及在可密封母小片和女小片的嵌入過程之後被研磨到預期厚度。
[0121]如圖7A在視圖700所示，用於製造晶片布置的方法可包括提供第一半導體晶片702，其具有第一側702a以及與第一側702a相對的第二側702b。
[0122]第一半導體晶片702還可包括至少一個側壁702c。第一半導體晶片702的第一側702a和第二側702b可分別包括或者可以分別是第一半導體晶片702的正面和背面。作為另一個示例，第一半導體晶片702的第一側702a可包括或者可以是第一半導體晶片702的有源側。第一半導體晶片702例如可以是母小片(其又可稱作載體小片)。
[0123]如圖7A所示，提供第一半導體晶片702可包括提供晶圓702-W，其可包括多個第一半導體晶片702。晶圓702-W例如可具有厚度Tl。厚度Tl可以是多個第一半導體晶片702的每個的預期厚度。如上所述，第一半導體晶片702例如可以是母小片(其又可稱作載體小片)。相應地，晶圓702-W例如可以是母小片(其又可稱作載體小片)。
[0124]該多個第一半導體晶片702的每個可包括至少一個相應導電觸點702d，其在相應第一半導體晶片702的相應第一側702a形成。在相應第一半導體晶片702的相應第一側702a所形成的該至少一個相應導電觸點702d可包括或者可以是焊盤(例如接觸焊盤和/或焊接區)。該至少一個相應導電觸點702d例如可為相應第一半導體晶片702提供接口(例如電接口)。換言之，可經由至少一個相應導電觸點702d，來與相應第一半導體晶片702交換信號(例如電信號、電源電位、地電位等)。
[0125]如圖7B在視圖701所示，用於製造晶片布置的方法可包括形成互連結構708。
[0126]該互連結構708可包括從一組導電材料所選取的至少一個導電材料或者可由其組成，該組由下列項組成:金屬或金屬合金，但是其它導電材料也可以是可能的。例如，互連結構708可包括銅、鈕、鈦、鶴、鎳、金、招或導電膠或者包括所列材料的一個或多個(或者由其組成)的疊層或合金，或者可由其組成。
[0127]互連結構708可通過例如下列過程的至少一個來形成:濺射、抗電鍍、電鍍、剝離、蝕亥Ij、非電鍍、點膠和印刷，但是其它過程也可以是可能的。
[0128]互連結構708例如可包括一部分708b，其在第一半導體晶片702的第一側702a之上形成。該部分708b例如可包括或者可以是至少一個小柱(例如金屬柱)。相應地，形成互連結構708可包括在第一半導體晶片702的第一側702a之上形成至少一個小柱(例如金屬柱)。部分708b (例如至少一個小柱)可在接納區域R(其可配置成接納女小片)外部形成。部分708b (例如，至少一個小柱(例如金屬柱))的高度H可大於或等於女小片(其可接納在區域R中)的厚度以及至少一個電連接器(其可設置在女小片與第一半導體晶片702的第一側702a之間)的高度(參見以下對圖7C的描述)。例如可要求部分708c (例如，至少一個小柱(例如金屬柱))的高度H充分高，以便使它(即，部分708c)是在研磨過程之後可接近的(參見以下關於圖7G的描述)。
[0129]互連結構708的部分708b (例如，至少一個小柱(例如金屬柱))可例如經由互連結構708的部分708a來耦合(電耦合)到第一半導體晶片702的至少一個導電觸點702d。互連結構708的部分708a可包括或者可以是設置在第一半導體晶片702的第一側702a的再分配層(RDL)。互連結構708的部分708a (例如RDL)可配置成再分配和/或再映射來自第一半導體晶片702的第一側702a的電連接。相應地，形成互連結構708可包括在第一半導體晶片702的第一側702a之上形成部分708a (例如RDL)，其中部分708a (例如RDL)可將部分708b (例如，至少一個小柱(例如金屬柱))耦合(例如電耦合)到第一半導體晶片702的至少一個導電觸點702d。
[0130]如圖7C在視圖703所示，用於製造晶片裝置的方法可包括將第二半導體晶片704設置在第一半導體晶片702的第一側702a之上。
[0131]第二半導體晶片704例如可以是女小片。第二半導體晶片704可包括第一側704a以及與第一側704a相對的第二側704b。第二半導體晶片704的第一側704a和第二側704b可分別包括或者可以分別是第二半導體晶片704的正面和背面。作為另一個示例，第二半導體晶片704的第一側704a可包括或者可以是第二半導體晶片704的有源側。
[0132]第二半導體晶片704可設置在接納區域R處以及第一半導體晶片702的第一側702a之上。第二半導體晶片704可設置在第一半導體晶片702的第一側702a之上，使得第二半導體晶片704的第一側704a可面向第一半導體晶片702的第一側702a。
[0133]第二半導體晶片704例如可耦合(例如電耦合)到第一半導體晶片702 (例如母小片或載體小片)。相應地，將第二半導體晶片704設置在第一半導體晶片702的第一側702a之上可包括例如經由至少一個電連接器710來將第二半導體晶片704的第一側704a附連到第一半導體晶片702的第一側702a。該至少一個電連接器710可通過批量回流接合過程、熱壓縮接合過程和膠合中的至少一個來形成。
[0134]如以上相對圖7B所述，部分708b (例如至少一個小柱)的高度H可大於或等於第二半導體晶片702 (其可接納在區域R中)的厚度T2以及至少一個電連接器710 (其可設置在第二半導體晶片702與第一半導體晶片702的第一側702a之間)的高度H2。
[0135]該至少一個電連接器710可包括從一組導電材料所選取的至少一個導電材料或者可由其組成，該組由下列項組成:金屬或者金屬合金。例如，該至少一個電連接器710可由焊料(例如可包含錫、銀、鎳、導電膠或銅或者所列材料的一個或多個的合金)組成。作為另一個示例，該至少一個電連接器710可由銅、鈀、鈦、鎢、鎳、金、鋁或導電膠或者包括所列材料的至少一個(或者由其組成)的疊層或合金組成。
[0136]該至少一個電連接器710可包括或者可以是球、凸塊和小柱中的至少一個，但是其它電連接器也可以是可能的。作為一個示例，該至少一個電連接器710可包括或者可以是凸塊，例如焊料塊和/或微凸塊(例如微焊料塊)和/或倒裝晶片凸塊。作為另一個示例，該至少一個電連接器710可包括或者可以是柱凸塊(例如，金屬柱凸塊(例如銅柱凸塊))。
[0137]用於製造晶片布置的方法可包括形成設置在第一半導體晶片702的第一側702a與第二半導體晶片704的第一側704a之間的填充層(圖7C中未示出)。填充層可包括填充材料(或者由其組成)，該填充材料例如可部分封閉至少一個電連接器710 (例如凸塊和/或小柱)。填充層例如可通過底部填充過程來形成。例如,底部填充過程可包括將填充材料預先施加到第一半導體晶片702和/或第二半導體晶片704。例如，底部填充過程可包括毛細底部填充過程，其中填充層可通過毛細作用在第一半導體晶片702的第一側702a與第二半導體晶片704的第一側704a之間形成。
[0138]如圖7D在視圖705所示，用於製造晶片布置的方法可包括分離多個第一半導體晶片702。例如，可切割(例如通過雷射切割和/或鋸切)晶圓702-W(例如母晶圓)，以分離多個第一半導體晶片702。此後，經切割的疊層(其可包括第一半導體晶片702和第二半導體晶片704)可按照與標準eWLB過程中相似或相同的方式來重組，如以下所述。
[0139]用於製造晶片布置的方法可包括形成密封層706，以至少部分密封第一和第二半導體晶片702、704。這在圖7E至圖7G中示出。
[0140]如圖7E在視圖707所示，形成密封層706以至少部分密封第一和第二半導體晶片702,704可包括將第一半導體晶片702和第二半導體晶片704放置於可設置於載體722之上的膠帶720 (例如可去除雙面膠帶)上。第一半導體晶片702的第二表面702b例如可與膠帶720相接觸。換言之，互連結構708的部分708b和第二半導體晶片704的第二表面704b可背向載體722，如圖7E所示。但是，在另一個示例中，互連結構708的部分708b和第二半導體晶片704的第二表面704b可面向載體722。
[0141]如圖7F在視圖709所示，形成密封層706以至少部分密封第一和第二半導體晶片702、704可包括在密封層706中嵌入第一半導體晶片702和第二半導體晶片704。例如，密封層706可覆蓋半導體晶片704的第二側704b和互連結構708的部分708b (例如至少一個金屬柱)。
[0142]密封層706可通過模塑過程(例如壓縮模流過程)、層壓過程和壓制過程中的至少一個來形成。換言之，第一和第二半導體晶片702、704可通過模塑(例如壓縮模流)和/或層壓，來至少部分嵌入密封層706中。
[0143]密封層706可具有第一側706a以及與第一側706a相對的第二側706b。密封層706的第二側706b例如可面向與第二半導體晶片704的第二側704b相同的方向。密封層706的第一側706a例如可以是按照圖7A至圖71所示方法所製造的晶片布置的背面。密封層706的第二側706b例如可以是按照圖7A至圖71所示方法所製造的晶片布置的正面。
[0144]隨後可固化膠帶720，以及例如可從第一半導體晶片702和密封層706釋放載體722和膠帶720。
[0145]在第二半導體晶片704的第二表面704b之上形成的密封層706的厚度E例如可取決於密封層706 (例如包括模塑化合物或者由其組成)的填充劑尺寸，並且例如可在從大約50 μ m至大約150 μ m的範圍中，例如在從大約70 μ m至大約140 μ m的範圍中、例如在從大約90 μ m至大約130 μ m的範圍中、例如大約120 μ m，但是其它厚度也可以是可能的。例如，厚度E可以是密封層706 (例如包括模塑化合物或者由其組成)的填充劑尺寸的大約1.5至2倍。例如，在密封層706 (例如包括模塑化合物或者由其組成)的填充劑尺寸(例如最大填充劑尺寸)大約為70 μ m的情況下，在第二半導體晶片704的第二表面704b之上形成的密封層706的厚度E可在從大約100 μ m至大約140 μ m的範圍中，例如大約120 μ m。密封層706 (例如模塑化合物)可與第二半導體晶片704的第二表面704b (例如背面)至少齊平。相應地，可去除在第二半導體晶片704的第二表面704b之上形成的密封層706的一部分。
[0146]如圖7G在視圖711所示，形成密封層706以至少部分密封第一和第二半導體晶片702、704可包括去除密封層706的一部分，以暴露互連結構708的部分708b (例如至少一個金屬柱)。
[0147]去除密封層706的一部分以暴露互連結構708的部分708b (例如至少一個金屬柱)可通過例如研磨過程來執行(圖7G中示為箭頭724)。
[0148]研磨過程例如還可在形成密封層706之後用來薄化第二半導體晶片704。換言之，第二半導體晶片704 (其可嵌入密封層706中)可連同密封層706 —起、通過研磨過程來薄化。例如，研磨過程還可研磨第二半導體晶片704的第二表面704b。半導體晶片704可薄化成任何預期厚度，例如小於或等於大約100 μ m的厚度、例如小於或等於大約75 μ m的厚度、例如小於或等於大約50 μ m的厚度、例如小於或等於大約20 μ m的厚度、例如小於或等於大約15μπι的厚度，但是其它厚度也可以是可能的。
[0149]相應地，如圖7G所示，第二半導體晶片704 (例如女小片)可在附連到第一半導體晶片702 (例如母小片)之後、在回流過程(其可將第二半導體晶片704 (例如女小片)小片耦合(例如電耦合)到第一半導體晶片702 (例如母小片)(例如經由至少一個電連接器710))之後以及在嵌入過程(其可密封第一半導體晶片702 (例如母小片)和第二半導體晶片704(例如女小片))之後，被研磨成預期厚度。
[0150]研磨過程724例如可能在第二半導體晶片704 (例如女小片)的第二側704b上留下殘渣。殘渣例如可包括第二半導體晶片704 (例如女小片)的材料和/或密封層706的材料和/或互連結構708的部分708c (例如，至少一個小柱(例如金屬柱))的材料(例如銅)。這種殘渣可通過蝕刻過程(例如乾式和/或溼式蝕刻過程)和/或清潔過程(例如分解過程)被去除。
[0151]如圖7H在視圖713所示，用於製造晶片布置的方法可包括在密封層706的第二側706b和第二半導體晶片704的第二側704b中的至少一個之上形成再分配層(RDL) 708c。RDL708c可形成互連結構708的一部分。例如可通過薄膜技術(例如濺射過程和/或電鍍過程)和/或PCB (印刷電路板)技術(例如非電鍍過程和/或電鍍過程)，或者通過其它方法(例如用於非電鍍的印刷、引晶(seeding)和結構化(例如通過雷射器))，來形成RDL708C。用於製造晶片裝置的方法可包括例如在形成RDL708C之前形成介電層726。介電層726例如可通過蝕刻(例如雷射蝕刻)和/或平版印刷(例如光刻)來結構化。
[0152]如圖7H所不，在密封層706的第二表面706b可存在區域S,其可用於電氣布線(例如通過RDL708C)。相應地，可用於第一半導體晶片702(例如母小片)上的電氣布線的面積可以不受第二半導體晶片704(例如女小片)的存在限制。此外，電氣布線(例如通過RDL708C)可在第二半導體晶片704(例如女小片)的一側704b (例如背面)來形成。例如當第二半導體晶片704 (例如女小片)不是很小(例如具有寬橫向長度)時，這會是所期望的。
[0153]如圖71在視圖715所示，用於製造晶片布置的方法可包括在密封層706的第二側706b和第二半導體晶片704的第二側704b中的至少一個之上形成至少一個電連接器712 (例如焊球)。可例如在介電層726之上形成停止層728 (例如焊料停止層)之後，來形成至少一個電連接器712 (例如焊球)。該至少一個電連接器712可耦合(例如電耦合)到互連結構708。例如，該至少一個電連接器712可耦合(例如電耦合)到互連結構708的RDL708co
[0154]如圖71所示，第二半導體晶片704(例如女小片)可以不限制電連接器712(其可設置在按照圖7A至圖71所示方法所製造的晶片布置上)的數量。此外，該至少一個電連接器712可在第二半導體晶片704 (例如女小片)的一側(例如背面704B)來形成。例如當第二半導體晶片704 (例如女小片)不是很小時，這會是所期望的。
[0155]與晶片布置100 (圖1A所示)和/或晶片布置101 (圖1B所示)相比，按照圖7A至圖71所示方法所製造的晶片布置可以更厚。但是，按照圖7A至圖71所示的方法，與晶片布置100和101相比，第二半導體晶片704 (例如女小片)可薄化成較小厚度(例如小於或等於大約100 μ m、例如小於或等於大約75 μ m、例如小於或等於大約50 μ m、例如小於或等於大約20 μ m、例如小於或等於大約15 μ m)。這可以是第二半導體晶片704 (例如女小片)嵌入密封層706 (例如模塑化合物)並且連同密封層706 (例如模塑化合物)一起經過薄化的結果，如圖7G所示。這可與晶片布置100和101 (其中女小片可能必須在組裝到母小片之前經過薄化)形成對照。
[0156]按照本文所述的各個示例，可提供一種晶片布置。該晶片布置可包括:第一半導體晶片，具有第一側和與第一側相對的第二側；第二半導體晶片，具有第一側和與第一側相對的第二側，第二半導體晶片設置在第一半導體晶片的第一側並且電耦合到第一半導體晶片，第二半導體晶片的第一側面向第一半導體晶片的第一側；密封層，至少部分密封第一半導體晶片和第二半導體晶片，密封層具有第一側和與第一側相對的第二側，第二側面向與第二半導體晶片的第二側相同的方向；以及互連結構，至少部分設置在密封層內並且電耦合到第一和第二半導體晶片中的至少一個，其中互連結構延伸到密封層的第二側。
[0157]該晶片布置還可包括至少一個電連接器，其設置在第一半導體晶片的第一側與第二半導體晶片的第一側之間，該至少一個電連接器將第一半導體晶片電耦合到第二半導體
-H-* I I
心/T O
[0158]第一半導體晶片的第一側可以是第一半導體晶片的正面，以及第一半導體晶片的第二側可以是第一半導體晶片的背面。
[0159]第一半導體晶片的第一側可以是第一半導體晶片的有源側。
[0160]第二半導體晶片的第一側可以是第二半導體晶片的正面，以及第二半導體晶片的第二側可以是第二半導體晶片的背面。
[0161]第二半導體晶片的第一側可以是第二半導體晶片的有源側。
[0162]互連結構可從第一半導體晶片的第一側延伸到密封層的第二側。
[0163]互連結構可從第一半導體晶片的第一側與第二半導體晶片的第一側之間延伸到密封層的第二側。
[0164]互連結構還可遍布於第二半導體晶片的第二側。
[0165]密封層的第二側可與第二半導體晶片的第二側基本上齊平。
[0166]密封層的第一側可與第一半導體晶片的第二側基本上齊平。
[0167]該晶片布置還可包括:至少一個電連接器，其設置在密封層的第二側，並且電耦合到互連結構。
[0168]設置在密封層的第二側的至少一個電連接器可包括焊球。
[0169]互連結構可電耦合到第一半導體晶片和第二半導體晶片。
[0170]互連結構可電耦合到至少一個電連接器，其設置在第一半導體晶片的第一側與第二半導體晶片的第一側之間。
[0171]互連結構可包括至少一個金屬柱，其從第一半導體晶片層的第一側延伸到密封層的第二側。
[0172]該至少一個金屬柱可設置成與第二半導體晶片橫向相鄰。
[0173]互連結構還可包括再分配層，其設置在第一半導體晶片的第一側並且電耦合到至少一個金屬柱。
[0174]該晶片布置還可包括:至少一個電連接器，其設置在第二半導體晶片的第二側，並且電耦合到互連結構。
[0175]設置在半導體晶片的第二側的至少一個電連接器可包括或者可以是焊球。
[0176]互連結構還可遍布於第二半導體晶片的第二側，以及該晶片布置還可包括:至少一個電連接器，其設置在密封層的第二側並且電耦合到互連結構，以及至少一個電連接器，其設置在第二半導體晶片的第二側並且電耦合到互連結構。
[0177]設置在第一半導體晶片的第一側與第二半導體晶片的第一側之間的至少一個電連接器可包括或者可以是下列至少一個:凸塊、金屬柱。
[0178]密封層可包括與第一半導體晶片和第二半導體晶片不同的材料。
[0179]密封層可包括絕緣材料。
[0180]密封層可包括塑性材料。
[0181 ] 密封層可包括模塑材料。
[0182]密封層可包括層壓材料。
[0183]第一半導體晶片可包括至少一個導電觸點，其設置在第一半導體晶片的第一側並且電耦合到至少一個電連接器(其設置在第一半導體晶片的第一側與第二半導體晶片的第一側之間)。
[0184]第一半導體晶片的至少一個導電觸點可包括焊盤。
[0185]第二半導體晶片可包括至少一個導電觸點，其設置在第二半導體晶片的第一側並且電耦合到至少一個電連接器(其設置在第一半導體晶片的第一側與第二半導體晶片的第一側之間)。
[0186]第二半導體晶片的至少一個導電觸點可包括焊盤。
[0187]第一半導體晶片可大於第二半導體晶片。
[0188]第一半導體晶片可具有比第二半導體晶片要大的晶片面積。
[0189]第一半導體晶片可具有比第二半導體晶片要大的長度。
[0190]第一半導體晶片可橫向延伸到第二半導體晶片之外。
[0191]第二半導體晶片可橫向設置在第一半導體晶片的邊界內。
[0192]第二半導體晶片可具有小於或等於大約100 μ m的厚度。
[0193]第二半導體晶片可具有小於或等於大約50 μ m的厚度。
[0194]該晶片布置還可包括:第三半導體晶片，設置在第二半導體晶片的第二側和密封層的第二側中的至少一處，第三半導體晶片具有第一側和與第一側相對的第二側，第三半導體晶片的第二側面向與第二半導體晶片的第二側和密封層的第二側相同的方向。
[0195]第三半導體晶片的第一側可以是第三半導體晶片的正面，以及第三半導體晶片的第二側可以是第三半導體晶片的背面。
[0196]第三半導體晶片的第一側可以是第三半導體晶片的有源側。
[0197]第三半導體晶片可電耦合到互連結構。
[0198]該晶片布置還可包括:至少一個電連接器，其在密封層的第二側之上設置成與第三半導體晶片橫向相鄰並且電耦合到互連結構，其中至少一個電連接器從密封層的第二側突出比第三半導體晶片更遠的距離。
[0199]該晶片布置還可包括:至少一個電連接器，在密封層的第二側之上設置成與第三半導體晶片橫向相鄰並且電耦合到互連結構，其中該至少一個電連接器從密封層的第二側突出比第三半導體晶片的第二側與密封層的第二側之間的距離更遠的距離。
[0200]該晶片布置還可包括填充材料，其設置在第一半導體晶片的第一側與第二半導體晶片的第一側之間。
[0201]該晶片布置還可包括填充材料，其設置在第一半導體晶片的第一側與第二半導體晶片的第一側之間，並且至少部分封閉至少一個電連接器。
[0202]該晶片布置可配置為晶片封裝。
[0203]該晶片布置可配置為嵌入式晶圓級球柵陣列封裝。
[0204]該晶片布置還可包括:至少一個通孔，貫穿密封層；以及金屬化層，至少部分設置在密封層的第一側之上，並且電耦合到至少一個通孔，以用於電耦合至少一個附加晶片封裝。
[0205]該至少一個通孔可從密封層的第二側延伸到密封層的第一側。
[0206]該晶片布置還可包括至少一個附加晶片封裝,其設置在密封層的第一側和第一半導體晶片的第二側中的至少一個之上，並且電耦合到金屬化層。
[0207]按照本文所述的各個示例，可提供一種用於製造晶片布置的方法。該方法可包括:提供具有第一側和與第一側相對的第二側的第一半導體晶片；將第二半導體晶片設置在第一半導體晶片的第一側之上，第二半導體晶片具有第一側和與第一側相對的第二側，第二半導體晶片的第一側面向第一半導體晶片的第一側，其中第二半導體晶片電耦合到第一半導體晶片；形成密封層以至少部分密封第一和第二半導體晶片，密封層具有第一側和與第一側相對的第二側，密封層的第二側面向與第二半導體晶片的第二側相同的方向；以及形成至少部分在密封層中的互連結構，其中互連結構電耦合到第一和第二半導體晶片中的至少一個並且延伸到密封層的第二側。
[0208]形成密封層可包括下列至少一個:模塑過程、層壓過程。
[0209]提供第一半導體晶片可包括提供包括多個第一半導體晶片的晶圓，多個第一半導體晶片的每個在相應第一半導體晶片的相應第一側具有至少一個導電觸點。
[0210]第一半導體晶片可在第一半導體晶片的第一側具有至少一個導電觸點，其中至少部分在密封層中形成互連結構可包括:在第一半導體晶片的第一側之上設置第二半導體晶片之前，在第一半導體晶片的第一側之上形成電耦合到第一半導體晶片的至少一個導電觸點的至少一個金屬柱；在第一半導體晶片的第一側之上設置第二半導體晶片之後，形成密封層，以至少部分密封第一和第二半導體晶片以及至少一個金屬柱。
[0211]將第二半導體晶片設置在第一半導體晶片的第一側之上可包括將第二半導體的第一側附連到第一半導體晶片的第一側。
[0212]將第二半導體的第一側附連到第一半導體晶片的第一側可包括下列至少一個:批量回流接合、熱壓縮接合、膠合。
[0213]至少部分在密封層中形成互連結構還可包括:在將第二半導體晶片設置在第一半導體晶片的第一側之上之前，在第一半導體晶片的第一側之上形成將至少一個金屬柱電耦合到第一半導體晶片的至少一個導電觸點的再分配層。
[0214]該方法還可包括:在形成密封層之後薄化第二半導體晶片。
[0215]薄化第二半導體晶片可包括在形成密封層之後研磨第二半導體晶片和密封層。
[0216]形成密封層以至少部分密封第一和第二半導體晶片以及至少一個金屬柱可包括:形成密封層，以覆蓋第二半導體晶片的第二側和至少一個金屬柱；去除密封層的一部分，以暴露至少一個金屬柱。
[0217]該方法還可包括:在形成密封層之後，在密封層的第二側和第二半導體晶片的第二側中的至少一個之上形成至少一個電連接器，其中至少一個電連接器電耦合到互連結構。
[0218]形成互連結構還可包括:在形成密封層以將至少一個電連接器電耦合到互連結構之後，在密封層的第二側和第二半導體晶片的第二側中的至少一個之上形成再分配層。
[0219]按照本文所述的各個示例，可提供一種嵌入式晶圓級球柵陣列(eWLB)封裝。該eWLB封裝可包括:第一半導體晶片，具有正面和背面；第二半導體晶片，具有正面和背面，第二半導體晶片設置在第一半導體晶片的正面，第二半導體晶片的正面面向第一半導體晶片的正面；至少一個電連接器，設置在第一半導體晶片的正面與第二半導體晶片的正面之間，並且將第一半導體晶片電耦合到第二半導體晶片；密封層，至少部分密封第一半導體晶片、第二半導體晶片和至少一個電連接器，密封層具有第一側和與第一側相對的第二側，密封層的第二側面向與第二半導體晶片的第二側相同的方向；互連結構，至少部分設置在密封層中，並且電耦合到第一和第二半導體晶片中的至少一個，其中至少一個互連結構從第一半導體晶片的第一側延伸到密封層的第二側。
[0220]在本文所述的晶片布置或晶片封裝或方法其中之一的上下文中所述的各個示例和方面可類似地對於本文所述的其它晶片布置或晶片封裝或方法是有效的。
[0221]雖然參照本公開的這些方面具體示出和描述了各個方面，但是本領域的技術人員應當理解，可在其中進行形式和細節上的各種變更，而沒有背離所附權利要求書所限定的本公開的精神和範圍。因此，本公開的範圍由所附權利要求書來表示，並且因此預計包含落入權利要求書的等效性的含意和範圍之內的所有變更。
【權利要求】
1.一種晶片布置，包括: 第一半導體晶片，具有第一側和與所述第一側相對的第二側； 第二半導體晶片，具有第一側和與所述第一側相對的第二側，所述第二半導體晶片設置在所述第一半導體晶片的所述第一側，並且電耦合到所述第一半導體晶片，所述第二半導體晶片的所述第一側面向所述第一半導體晶片的所述第一側； 密封層，至少部分密封所述第一半導體晶片和所述第二半導體晶片，所述密封層具有第一側和與所述第一側相對的第二側，所述第二側面向與所述第二半導體晶片的所述第二側相同的方向；以及 互連結構，至少部分設置在所述密封層中，並且電耦合到所述第一和第二半導體晶片中的至少一個，其中所述互連結構延伸到所述密封層的所述第二側。
2.如權利要求1所述的晶片布置，還包括: 至少一個電連接器，設置在所述第一半導體晶片的所述第一側與所述第二半導體晶片的所述第一側之間，所述至少一個電連接器將所述第一半導體晶片電耦合到所述第二半導體晶片。
3.如權利要求1所述的晶片布置，其中，所述互連結構從所述第一半導體晶片的所述第一側延伸到所述密封層的所述第二側。
4.如權利要求1所述的晶片布置，其中，所述互連結構還遍布於所述第二半導體晶片的所述第二側。
5.如權利要求1所述的晶片布置，還包括: 至少一個電連接器，設置在所述密封層的所述第二側，並且電耦合到所述互連結構。
6.如權利要求1所述的晶片布置，其中，所述互連結構電耦合到所述第一半導體晶片和所述第二半導體晶片。
7.如權利要求2所述的晶片布置，其中，所述互連結構電耦合到設置在所述第一半導體晶片的所述第一側與所述第二半導體晶片的所述第一側之間的所述至少一個電連接器。
8.如權利要求1所述的晶片布置，其中，所述互連結構包括從所述第一半導體晶片層的所述第一側延伸到所述密封層的所述第二側的至少一個金屬柱。
9.如權利要求8所述的晶片布置，其中，所述至少一個金屬柱設置成與所述第二半導體晶片橫向相鄰。
10.如權利要求8所述的晶片布置，其中，所述互連結構還包括設置在所述第一半導體晶片的所述第一側並且電耦合到所述至少一個金屬柱的再分配層。
11.如權利要求1所述的晶片布置，其中，所述第一半導體晶片大於所述第二半導體晶片。
12.如權利要求1所述的晶片布置，其中，所述第二半導體晶片橫向地設置在所述第一半導體晶片的邊界內。
13.如權利要求1所述的晶片布置，其中，所述第二半導體晶片具有小於或等於大約100 μ m的厚度。
14.如權利要求1所述的晶片布置，還包括: 第三半導體晶片，設置在所述第二半導體晶片的所述第二側和所述密封層的所述第二側中的至少一處，所述第三半導體晶片具有第一側和與所述第一側相對的第二側，所述第三半導體晶片的所述第二側面向與所述第二半導體晶片的所述第二側和所述密封層的所述第二側相同的方向。
15.如權利要求14所述的晶片布置，其中，所述第三半導體晶片電耦合到所述互連結構。
16.如權利要求15所述的晶片布置，還包括: 至少一個電連接器，在所述密封層的所述第二側之上設置成與所述第三半導體晶片橫向相鄰，並且電耦合到所述互連結構， 其中所述至少一個電連接器從所述密封層的所述第二側突出比所述第三半導體晶片的所述第二側與所述密封層的所述第二側之間的距離更遠的距離。
17.如權利要求1所述的晶片布置，配置為晶片封裝。
18.如權利要求1所述的晶片布置，配置為嵌入式晶圓級球柵陣列封裝。
19.如權利要求17所述的晶片布置，還包括: 至少一個通孔， 貫穿所述密封層，以及 金屬化層，至少部分設置在所述密封層的所述第一側之上，並且電耦合到所述至少一個通孔， 以供電耦合至少一個附加晶片封裝。
20.如權利要求19所述的晶片布置，其中，所述至少一個通孔從所述密封層的所述第二側延伸到所述密封層的所述第一側。
21.如權利要求19所述的晶片布置，還包括至少一個附加晶片封裝，其設置在所述密封層的所述第一側和所述第一半導體晶片的所述第二側中的至少一個之上，並且電耦合到所述金屬化層。
22.一種用於製造晶片布置的方法，所述方法包括: 提供具有第一側和與所述第一側相對的第二側的第一半導體晶片； 將第二半導體晶片設置在所述第一半導體晶片的所述第一側之上，所述第二半導體晶片具有第一側和與所述第一側相對的第二側，所述第二半導體晶片的所述第一側面向所述第一半導體晶片的所述第一側，其中所述第二半導體晶片電耦合到所述第一半導體晶片； 形成密封層以至少部分密封所述第一和第二半導體晶片，所述密封層具有第一側和與所述第一側相對的第二側，所述密封層的所述第二側面向與所述第二半導體晶片的所述第二側相同的方向；以及 至少部分在所述密封層中形成互連結構，其中，所述互連結構電耦合到所述第一和第二半導體晶片中的至少一個，並且延伸到所述密封層的所述第二側。
23.如權利要求22所述的方法，其中，所述第一半導體晶片具有在所述第一半導體晶片的第一側的至少一個導電觸點， 其中至少部分在所述密封層中形成所述互連結構包括: 在將所述第二半導體晶片設置在所述第一半導體晶片的所述第一側之上之前，在所述第一半導體晶片的所述第一側之上形成電耦合到所述第一半導體晶片的所述至少一個導電觸點的至少一個金屬柱；以及 在所述第一半導體晶片的所述第一側之上設置所述第二半導體晶片之後形成所述密封層，以至少部分密封所述第一和第二半導體晶片以及所述至少一個金屬柱。
24.如權利要求22所述的方法，其中，將所述第二半導體晶片設置在所述第一半導體晶片的所述第一側之上包括將所述第二半導體的所述第一側附連到所述第一半導體晶片的所述第一側。
25.如權利要求22所述的方法，還包括: 在形成所述密封層之後薄化所述第二半導體晶片。
26.如權利要求25所述的方法，其中，薄化所述第二半導體晶片包括在形成所述密封層之後研磨所述第二 半導體晶片和所述密封層。
【文檔編號】H01L25/00GK104051365SQ201410095415
【公開日】2014年9月17日 申請日期:2014年3月14日 優先權日:2013年3月14日
【發明者】T.邁爾 申請人:英特爾移動通信有限責任公司