單片彩色金屬氧化物半導體圖像傳感器及相鄰行讀出方法
2023-05-14 01:20:21
專利名稱：單片彩色金屬氧化物半導體圖像傳感器及相鄰行讀出方法
技術領域：
本發明屬於金屬氧化物半導體(MOS)圖像傳感器，尤其是具有兩條或更多讀出線新結構、和高靈敏度隔行彩色新結構的單晶片互補型金屬氧化物半導體(CMOS)圖像傳感器。
集成電路技術已經使許多領域發生了革命，諸如計算機、控制系統、通訊和圖像傳感。在圖像傳感領域中，電荷耦合器件(CCD)傳感器使得生產相對低成本和小型化的手持式攝像機成為可能。然而，圖像傳感所需要的固態CCD集成電路製造較為困難，因此成本高。此外，由於生產CCD集成電路和生產CMOS集成電路的工藝不同，圖像傳感器的信號處理部分，通常放在另一塊集成晶片上。因此，一個CCD圖像傳感器件至少包含兩塊集成電路一塊CCD傳感器和一塊信號處理邏輯電路。
E.R.Fossum在SPIE國際光學工程師會議文集1900卷，1993年，2-14頁中發表的「有源像素傳感器-CCD是恐龍嗎」一文中，討論了CCD技術的另一些缺點。正如該文中所提到的「儘管CCD由於其高靈敏度、高量子效率和像素點多成為當前實現圖像傳感和光譜學儀器的首選技術，眾所周知，它也是一個相當難掌握的技術。要求近乎完美的電荷轉移效率使得CCD成為(1)輻射敏感，(2)很難重複生產大的像素陣列，(3)與小型設備所需要的片上集成電子電路不兼容，(4)難於通過使用不同材料來擴展光譜響應範圍，(5)有限的讀出速度。」相對於CCD集成電路來說，另一種更低成本的技術是金屬氧化物半導體(MOS)集成電路。使用MOS技術的圖像傳感器不僅生產成本比CCD圖像傳器低，而且在某些應用中性能更好。例如MOS器件的像素可以做得更小，因此解析度可以做得比CCD圖像傳感器更高。此外，所需的處理電路可以集成在圖像傳感電路的邊上，因此可以做出能夠完全獨立使用的單片集成圖像傳感器。
MOS圖像傳感器的例子在「採用CMOS工藝的1/4英寸250K像素帶放大MOS圖像傳感器」(Kawashima等，IEDM93-575.1993年)和「一個低噪聲線性放大MOS圖像傳感器件」(Ozaki等，IEEE電子器件通訊，38卷，第5號，1991年5月)中有詳細的介紹。此外Denyer的編號為5,345,266，標題為「陣列圖像傳感器件」的美國專利，也描述了一個MOS圖像傳感器。此外，彩色圖像傳感的MOS實現方法也在下列文章中有介紹。「用於單片攝像機的另一種顏色過濾和處理方法」(Parulski,IEEE電子器件通訊，ED-32卷，第8號，1985年8月)和「減小混淆的單片彩色攝像機」(Imaide等，圖像傳感技術雜誌12卷，第5號，1986年10月第258-260頁)。
在MOS固態彩色圖像傳感器中，通常使用互補顏色過濾圖案。像素陣列上覆蓋規則圖案的彩色過濾小塊，稱為彩色過濾圖案，就可以檢測顏色。過濾小塊可以直接做在傳感器上或做在透明襯底上再粘結在晶片上。彩色過濾圖案可以包含諸如紅(R)，綠(G)，藍(B)，黃(Ye)，青(Cy)，品紅(Mg)。彩色過濾圖案下面的像素只有遇到彩色過濾小塊所指定的顏色的光時，才輸出信號。因此，紅色信號可以從紅色過濾小塊下的像素獲得，藍色信號可以從藍色過濾小塊下的像素獲得，依此類推。
然而，一些圖像傳感器並不從過濾後的紅綠藍像素中獲得標準的紅綠藍信號，而是用其他顏色的組合來獲得。例如紅可以從公式R=(W+Ye)-(G+Gy)中獲得。經過過濾的彩色像素是W=白，Ye=黃，G=綠，Cy=青。在這種情況下，被處理的四個像素信號來自四種傳感像素的2×2行的塊，而不是1×4行的塊。後者會對彩色圖像造成幹擾。2×2塊對標準像素掃描方式來說是一個問題，因為標準掃描方式每隻掃一行。而2×2塊的像素來自兩行。因此，系統無法在掃描的同時處理數據。它必須等到下一行掃描完才能獲得另一部分所需數據，因此必須以某種方法保存上一行數據直到獲得本行數據。
正如這種情況下彩色信號可以是2×2像素塊信號的組合一樣，與圖像相關的亮度信號，有時也是從兩行像素信號的組合獲得的。事實上，這是許多系統中色度信號的情況，即使是由R、G、B濾色塊直接獲得彩色的系統也是如此。因此，在這種系統中，需要有某種辦法同時獲得來自兩行的數據，以得到所需要的組合。在大多數以前的器件中，使用外部的延遲線(如CCD延遲線)來延遲一行。延遲線把前面一行的數據保存到掃描下一行，以提供所需的信息。
在圖像傳感器從CCD轉向MOS型的進程中，人們找到了許多可以很容易地做在單個MOS晶片上的電路實現方式。從原有CCD技術延續下來的在MOS彩色圖像傳感器中使用外部延遲線的方法，很明顯需要使用MOS電路以外的元件(這些元件有時要放在另一個晶片上)，增加了實現的複雜度。如果完成任務所需的晶片數或複雜元件數減少，功耗和成本都會減少，這是一個普遍的規律。本發明提出一個解決方案，可以在不用外部延遲線的前提下，同時提供來自兩行像素的數據，因而可以同MOS傳感器陣列集成在單一晶片上。
此外，以前MOS圖像傳感器用來產生彩色數據的彩色過濾圖案，通常並不是最佳的。任何顏色都可以看成紅綠藍三基色的組合。然而，正如目前所知道的那樣，人眼並不同等地對待三基色，人眼對三基色的依賴程度大約是0.6綠+O.3紅+0.1藍。因此，相對於人眼來說，綠是最重要的顏色，紅是次重要的顏色，藍是最不重要的顏色。基於這種認識，像素陣列應該有一種沿著行的方向綠色的權重比紅色和藍色更大的彩色過濾圖案(亦稱彩色編碼方案)。以前的彩色編碼方案通過幾種方法，達到這個目的。
以前的技術表明，格子圖案比線條圖案更好。一種最常見的方案是用一種陣列，陣列中每隔一個像素是綠色的，其他的像素一半紅，一半藍。另一種圖案是由同等數量的青(Cy)，黃(Ye)，白(W)和綠(G)組成的格子。使用青，黃，綠色的一個值得注意的優點是由於綠色是由黃色和青重疊實現的，僅需要兩次濾色膜掩膜製造工序，比RGB綠色膜所需要的三次要少。
本發明提出了一個新的使用綠、黃、青的彩色過濾圖案，該圖案對於靈敏度是最佳的。
本發明是一個具有新型兩行讀出結構的單晶片彩色MOS圖像傳感器。該結構可以在不使用外部延遲線器的前提下，允許從相鄰兩行像素中同時讀出行信號，以便得到相鄰兩行信號的組合。傳感器包含一個具有重疊因而也是改進的彩色過濾圖案的像素陣列，一種兩行讀出的結構，該結構具有第一組存儲電容、選擇性也把像素陣列中第一行的信號放在第一組存儲電容上的第一組開關、第二組電容、選擇性地把像素陣列中與前面所指第一行相鄰的行的信號放在第二組存儲電容上的第二組開關、至少還有選擇性地把前面所指信號作為一組行信號、從存儲電容上讀出到輸出線的第三組和第四組開關。雙線讀出結構可以重複，以獲得四行信號。讀出結構的電容、MOS開關和放大器很容易作為MOS圖像傳感器的一部分，製造在同一個晶片上。而且，該器件由綠、黃和青組成的改進的彩色過濾圖案，只需要要兩次濾色膜掩膜製造工序，是為優化靈敏度而設計的。此外，由於使用了高靈敏度隔行彩色結構，器件的整體靈敏度可以加倍。
藉助於以下的詳細說明和附圖，可以更好地理解和解釋上述內容以及本發明的許多附帶優點。這些附圖是
圖1是按照本發明畫出的單片CMOS圖像傳感器框圖。
圖2是為了便於說明而按照本發明畫出的簡化的單列、兩行像素讀出結構的原理圖。
圖3是解釋圖2中單列、兩行像素讀出結構工作的時序圖。
圖4A是用在本發明中早先的彩色過濾圖案。
圖43是早先使用的另一種彩色過濾圖案。
圖4C是我們發明的彩色過濾圖案。
圖5A和圖5B是按照本發明畫出的六列、四通道讀出，逐行讀出結構的原理圖。
圖6是解釋圖5B中讀出結構工作的時序圖。
圖7A和圖7B是按照本發明畫出的六列、四通道讀出，隔行讀出結構的原理圖。
圖8A是解釋圖7B讀出結構在讀出偶數場時的工作時序圖。
圖8B是解釋圖7B讀出結構在讀出奇數場時的工作時序圖。
圖9是解釋圖8A和圖8B在電視信號一楨時間裡奇數和偶數場全部工作的時序圖。
圖10是按照本發明畫出的六列、兩通道讀出，逐行讀出結構的原理圖。
圖11A是解釋圖10讀出結構在讀出偶數場時的工作時序圖。
圖11B是解釋圖10讀出結構在讀出奇數場時的工作時序圖。
圖12是按照本發明畫出的六列像素陣列原理圖，結合圖5B中的讀出結構，說明高靈敏度隔行彩色結構。
圖13A是解釋圖12讀出結構在讀出偶數場時的工作時序圖。
圖13B是解釋圖12中讀出結構在構讀出奇數場時的工作時序圖。
圖1為單片CMOS圖像傳感器框圖，它包括一個圖像傳感器矩陣101。
圖像傳感器矩陣信號的檢出由圖1的外圍電路完成，並按標準的NTSC彩色制式輸出。這種彩色制式允許電路輸出信號按常規的方法傳輸和顯示。來自圖像傳感器矩陣101的信號由傳感器讀出結201來處理，該讀出結構按照本發明構成。後面將會說明，這種新的讀出結構可同時讀出兩個不同行的像素信號，卻並不需要使用外部延遲線器件。其輸出信號線SIG1,SIG2,SIG3，和SIG4通過信號放大器305放大。該放大器的構成參考Shyu等在1995年10月3日申請名稱為《改進MOS圖像陣列電荷放大器及同類方法》、授權號為08/538,441的專利和在1996年3月18日申請同名、授權號為08/617,313的專利。
來自信號放大器305，放大後的信號線SIG1』,SIG2』,SIG3』，和SIG4』隨後進入處理器307,307具有自動增益控制和黑電平校正功能。黑電平校正功能是為去除無光照時的殘存信號而設計。目前認為，這項技術可以實現真正零電平，使後面信號處理得更好。自動增益控制放大器(AGC)按照控制電平放大信號，以便做後續處理。
來自處理器307的信號線SIG」到SIG4」處理後進入彩色矩陣309。彩色矩陣309按照矩陣公式，以不同的比例來組合信號，同時進行伽瑪校正，以得出輸出彩色信號，例如綠(G』)，紅(R』)，藍(B』)，或亮度信號(Y』)。撇表示信號經過了伽瑪校正。後面將會詳細說明，彩色輸出紅(R』)和藍(B』)信號可以從兩個信號線差的函數得出。亮度信號(Y』)可以從其它多路信號按不同比例組合的線性矩陣函數得出。處理亮度信號的處理器311從彩色矩陣309取信號Y』並輸出信號YH，還給出反饋信號到AEC檢測器317。YH信號是含有高頻成分的亮度信號。
從彩色矩陣309來的彩色信號G』,R』，和B』進入色度信號處理器313，以產生信號-(R-Y)和-(B-Y)信號。通過用副載波正交調製這兩個顏色差信號產生色度信號。在另一些系統中，有時採用I(相位)和Q(正交)顏色差信號而不是(R-Y)和(B-Y)，儘管後者是消費類攝像機中常用的。色度信號的相位和幅度表示色度和飽和度。
NTSC編碼器315接收由視頻時序發生器319來的控制時序信號「同步」和「消隱」，同時也接收控制信號FSC、「色度」和「色飽和度」。來自亮度信號處理器311的YH信號和來自色度信號處理器313中的顏色差信號-(R-Y),-(B-Y)，一起進入NTSC編碼器315，並產生CVBS輸出信號(具有消隱和同步的全電視信號)和Y+C組合信號。基帶亮度信號(Y)對應於圖像亮度而正交調製色度信號(C)對應於圖像的彩色。
執行亮度信號處理的處理器311，輸出一個反饋信號到AFC檢測器317。而317又輸出一個控制信號到執行AEC和AGC控制的控制器321。眾所周知，AEC指的是自動曝光控制。視頻時序發生器319輸出時序信號「採樣」和「預充」到陣列行控制器151相應的採樣和預充部分，以控制圖像傳感器矩陣101的掃描。陣列行控制器151內部也包括行驅動部分。視頻時序發生器319同時也輸出一個時序信號到控制器321、該控制器執行自動曝光控制和自動增益控制。控制器321則輸出控制信號到採樣定時計數器323和預充定時計數器325。而這兩個定時計數器分別連接到陣列行控制器151的採樣部分和預充部分。圖像傳感器101被陣列行控制器151，行校正單元153和列校正單元155所控制。
如上所述，我們要求傳感器讀結構201能從不同的兩行讀出兩個線信號，使得來自兩行的數據可以同時獲得，以便在合適的時間做處理。為實現這個目的，以前的技術是採用延時線。例如一行像素被掃描進延時線，保持一段時間，直到第二行像素被掃描。這種方法的問題是延遲線經常需放在MOS圖像傳感器的外面，而增加了晶片的數量和安裝在複雜性。因此，我們需要一種結構，能與MOS傳感器陣列安裝在同一晶片上，而又能在指處理時間間隔裡，從兩個不同的像素行獲取所需信號。
現在來看圖2，為了說明方便，按照本發明，畫出了簡化的單列、兩行傳感器像素讀出結構。該結構說明了一種方法，用這種方法，本發明可以同時讀取來自不同兩行像素的信號線，因此能夠在指定的處理時間間隔裡，獲得所需部分的信號。如下所示，用圖2的色能夠組成任意大的圖像傳感器矩陣。
傳感器讀取結構201讀取像素傳感矩陣101，包括單個像素列103(標為像素103A、103B、103C和103D)，它們分別由像素控制信號P1、P2、P3和P4控制。在彩色圖像傳感器中，每一個像素都覆蓋著彩色濾色塊。103A到103D的信號由信號放大器205依次放大。信號放大器205的構成參照Shyu等在1995年10月3日申請名稱為《改進MOS圖像陣列電荷放大器及同類方法》、授權號為08/538,441的專利和在1996年3月18日申請同名、授權號為08/617,313的專利。
被放大的像素信號暫存在電容C1,C2,C3和C4中，而這四個放大過的像素信號的放置由開關組SW1和SW2決定。開關SW1把信號放置在C1和C2上，而開關SW2把信號放置在C3和G4上。存儲在電容C1和C4上的像素信號由兩個開關組SW3和SW4傳輸到信號線SIG1和SIG2上。開關組SW3把電容C1的信號放到信號線SIG1上，把電容C3的信號效到信號線SIG2上。開關組SW4把電容C2的信號放到信號線SIG1上，把電容C4的信號放到信號線SIG2上。信號SIG1和SIG2由信號放大器305進一步放大為SIG1』和SIG2』信號。應該注意的是，在首選實現方式中，使用電容來儲存被放大的像素信號，然而，可以理解為，任一種存儲單元都可以用來存儲信號。確實，多數類型的存貯單元，如DRAMSRAM幾EEPROM，都包括電容或類似電容的器件。因此，這裡使用的「電容」這個術語，指的是可以用來存儲信號的任一種存儲單元。
在不同實現方式中，像素103A、103B、103C和103D既可以是無源像素也可以是有源像素。如果是無源像素，放大器205一般是一個電荷放大器，並且放大器305可能也是電荷放大器。如果像素103A、103B、103C和103D是有源像素，放大器205就會做成電壓緩衝器或電壓放大器，或者去掉整個電路。除此之外，如圖2所示，通過採樣緩衝器207把電容C1、C2、C3、C4與放大器305耦合起來。採樣緩衝器207的輸出是電壓而不是電荷，因此，允許放大器305為電壓放大器而不是電荷放大器。在不包含採樣緩衝器207的實現方式中，放大器305一般是是荷放大器。
圖2電路的目標是將相鄰的兩行像素信號同時置入信號線SIG1和SIG2。例如，像素103A將首先與103B一起讀出，然後，103B將和103C一起讀出，最終，103C和103D一起讀出。這種同時讀取是通過把每個像素信號存到兩個電容上完成的。每個信號需要兩個電容，因為每個像素(每一列的第一和最後一個除外)要讀兩次。例如，像素103B與像素103A同時讀出，然後又和像素103C同時讀出。
圖2電路的操作由圖3的時序圖所示。如圖3所示，在時間段1的開始處，像素控制信號P1與開關組SW1同時變高，這樣使得來自像素103A的信號，被信號放大器205放大，存貯進電容C1和C2中。因此來自像素103A的信號被儲存在兩個電容中，儲存在電容C1中的像素信號叫做103A』，儲存在電容C2中的像素信號叫做103A」。圖3是時序圖顯示了這些同時傳送的信號。實際的傳輸過程，由於電容的充、放電，有瞬態過程，圖中沒有畫出。在像素信號103A』和像素信號103A」存儲之後，輸出開關SW3設置為高電平，此時像素信號103A』從C1傳送到信號線SIG1。即使信號線SIG1和SIG2的時序圖顯示了在輸出開關SW2和SW4閉合後傳送到信號線的像素信號名字，但可認為該命名的信號並不需要在時序圖表示出的全部時間段內都保持在信號線上。如此表示只是為了說明方便。每個電容上的電荷看起來好像已傳送到每個信號線上。雖然在時間段1，信號線SIG2沒有放上信號，信號線SIG1和SIG2仍同時得到。
時間段2開始時，像素控制信號P2與開關組SW2同時變高。這使得來自像素103B的信號存到電容C3和C4上，這兩個存儲的信號分別叫做像素信號103B』和像素信號103B」。然後輸出開關組SW4置高電平，使存儲的像素信號103B」從電容C4傳到信號線SIG2上，同時在時間段1存儲的像素信號103A」從電容C2傳到信號線SIG1上。因此，在時間段2裡SW4變高的時間點上，信號線SIG1和SIG2包含著分別來自相鄰行的像素103A和103B的信號，這正是系統的目標。
時間段3開始時，像素控制信號P3與開關組SW1同時變高。這使得來自像素103C的信號存到電容C1和C2上，這兩個存儲的信號分別叫做像素信號103C』和像素信號103」。然後輸出開關組SW3置高電平，使存儲的像素信號103C」從電容C1傳到信號線SIG1上，同時在時間段2存儲的像素信號103B』從電容C3傳到信號線SIG1上。因此，在時間段3裡SW4變高的時間點上，信號線SIG1和SIG2包含著分別來自相鄰行的像素103C和103B的信號，這正是系統的目標。
在時間段4裡，時間段2的過程重複出線。使得信號線SIG1和SIG2包含分別來自相鄰行像素103C和103D的信號，這正是系統的目標。圖3的過程一直重複，直到像素矩陣所有行都處理完為止。
現在看圖4A，一個早先的彩色過濾圖案。這種彩色編碼方案是最常見的。一半的圖案是綠的(G)，另一半間隔著紅(R)和藍(B)。圖4A的彩色過濾圖案在本發明的首選實現方式中使用。圖4B顯示了另一種早先的彩色編碼方案，使用相等數量的青(Cy)，黃(Ye)，白(W)，和綠(G)，優點是綠色是由黃和青重疊形成，僅需兩步濾光膜製造掩膜工序，而不像RGB過濾需要三步。在圖4中，紅(R)可由公式R=(W+Ye)-(G+Cy)得來(B)由公式B=(W+Cy)-(Ye+G)得來。
與之對照的是，圖4C出示了一種當前發明的彩色編碼方案，它使用與圖4A當前彩色編碼方案相同的綠色部分，但用黃(Y)和青(Cy)而不用紅(R)和藍(B)去填充剩餘空間。同圖4B的當前彩色編碼方案類似，在濾光膜製造掩膜工序方面，綠由黃和青疊加而成，因此，只需兩步掩膜工序。
另外，如果彩色濾光膜有理想的光譜特性，則黃可由紅和藍組成，同樣青可由綠和藍組成。圖4C中彩色編碼方案的優選實現方式中使用的特定方程是Ye=Godd+αR(Ye是黃像素，Good是位於奇數行內緊靠黃像素的綠像素，R是紅，α是常數)和Cy=Geven+βB(Cy是青像素，Geven是位於偶數行緊靠青像素的綠像素，B是藍，β是常數)和G=Godd/2+Geven/2，解第一個方程得出R=(Ye-Godd)/α，而解的第二個方程得出B=(Cy-Geven)/β。並且，考慮到空間頻率分量，使用的公式為對Y-通道-Fx=1/δx,Fy=1/δy和對G通道-Fx=1/2δx,Fy=1/2δy；δx是像素的寬度，δy是像素的長度。
參考圖5A和圖5B，按照本發明組成了包括六列四行103像素的一個六列二線逐行(累進掃描)讀出結構201。任何圖4A或圖4C或其他種的彩色編碼方案都可使用。如圖所示圖5A四像素方塊中的每一像素，被標記成具有四彩色CLR1,CLR2,CLR3或CLR4之一。在圖4A的彩色編碼方案中，彩色CLR1t CLR4相同(綠)，圖4C的彩色編碼方案中，彩色CLR2和CLR3相同(綠)。
在圖5B顯示的實現形式中，雙線的讀取結構重複使用，產生4根讀通道信號線。像素的第一列是像素103A到103D，第二列是像素103E到103H，依此類推，第六列是像素103U到103X。每一行像素有像素控制信號P1、P2、P3和P4分別控制。第一行的所有像素，包括像素103A、103E、103I、103M、103Q物103U，都由像素控制信號P1控制。類似地，第二、三、四行的像素，相應地由像素控制信號P2、P3和P4控制。
來自列像素中每一個像素的信號，由六個放大器205輪流地放大。如前參照圖2所述，信號放大器205可以是電荷放大器或電壓放大器。像素可以是有源的或無源的，也可以在電容後面插入採樣緩衝器。被放大的像素暫存在24個電容C1-C24中，每列四個，第一列C1-C4，第二列C5-C8，依此類推到第六列，信號儲存在C21-C24中。放大的像素信號在24個電容中的放置由兩組開關SW1和SWZ控制。電容C1-C24中存儲的像素信號通過12組輸出開關傳到信號線SIG1、SIG2、SIG3和SIG4，每列兩個開關，第一列有開關組SW3、SW4，第二列有開關組SW5、SW6，依此類推到第六列，有開關組SW13，SW14。信號線SIG1和SIG2從第一第三和第五列接收輸出信號，信號線SIG3和SIG4從第二第四和第六列接收輸出信號。信號線SIG1到SIG4的信號由放大器305放大成為放大後的信號線SIG1』到SIG4』。
圖5A和圖5B的電路目標是把來自相鄰行像素的信號，同時放置在一對信號線SIG1和SIG2或SIG3和SIG4上，以便做進一步處理。例如，在時間段2(假時間段1用來存儲第一組值)，第一列的第一和第二個像素將同時讀出，然後，第二列的第一和第二像素也同時讀出，依此類推到第六列的第一和第二個像素也將被同時讀出。
參照圖5A和圖5B，更確切地說，從第一列起，在SIG1和SIG2上，像素103A將與103B同時分別在信號線SIG1和SIG2上被讀出。隨後，在第二列像素103E與像素103F同時分別在信號線SIG3和SIG4上被讀出。然後從第三列，像素103I和103J同時分別在信號線SIG1和SIG2上被讀出，依此類推到第六列，像素103U和103V同時在信號線SIG3和SIG4上被讀出。
在時間段3，每列的第二和第三個像素將以類似的方式同時讀出。隨後，在時間段4，每列的第三和第四像素也同時讀出。這些不同行的像素的同時讀取，是通過使用存儲電容C1到C24，在不同的時間段上把每個像素存的信號到兩個電容中實現的。每個像素需要兩個電容(每列的第一和最後一個像素除外)是因為每個信號要讀兩次。例如，像素103B先與103A同時讀出，然後又與103C同時讀出。
圖5A和圖5B電路的操作由圖6的時序圖說明。如圖6所示，H-SYNC信號使處理電路的讀取時間同步。在時間段1的開始處，像素控制信號P1與開關組SW1同時變高，第一行像素的信號，包括像素103A、103E、103I、103M、103Q和103U由信號放大器205放大後存入兩組電容中。準確地說，電容C1和C2存儲像素信號103A，電容C5和C6存儲像素信號103E，依此類推，直到電容C21和C22存儲像素信號103U。這樣，每個像素信號都存儲在兩個電容中，存儲的像素信號中，像素103A對應的信號稱為存儲像素信號103A』和103A」，像素10E對應的信號稱為存儲像素信號103E』和103E」，依此類推。
下一步，奇數號輸出開關SW3、SW5、SW7、SW9、SW11和SW13順序閉合，使電容C1、C5、C9、C13、C17和C21的信號輪流進入信號線SIG1和SIG3。因此，每一行上的像素是順序讀出的。在本實現方式中，信號線SIG1上的信號來自電容C1、C9和C17，電容的信號又來自像素信號103A、130I和103Q，它們都是彩色CLR1像素。信號線SIG3上的信號來自電容C5、C13和C21，電容的信號又來自像素信號103E、103M和103U，它們都是彩色CLR3像素。因此，信號線SIG1接收第一行彩色CLR1信號而SIG3接收第一行彩色CLR3信號。
儘管時序圖上顯示，在輸出開關SW3和SW4閉合後傳送到信號線的像素信號名字(信號103A』簡寫為A』)，但命名的信號並不需要在時序圖所示的全部時間段內都保持在信號線上，如此表示只是為了說明方便，每個電容上的電荷看起來好像傳送到每個信號線上。雖然在時間段1，信號線SIG2和SIG4沒有放上信號，信號線SIG1和SIG2,SIG3和SIG4仍同時得到。
在時間段2的開始處，像素控制信號P2與開關組SW2同時變高，第一行像素的信號，包括像素103B、103F、103J、103N、103R和103V由信號放大器205放大後存入兩組電容中。準確地說，電容C3和C4存儲像素信號103B，電容C7和C8存儲像素信號103F，電容C11和C12存儲像素信號103J，依此類推，直到電容C23和C24存儲像素信號103V。這樣，每個像素信號都存儲在兩個電容中，存儲的像素信號中，像素103B對應的信號稱為存儲像素信號103B』和103B」，像素103F對應的信號稱為存儲像素信號103F』和103F」，依此類推。下一步，偶數號輸出開關SW4、SW6、SW8、SW10、SW12和SW14順序閉合，使電容C4、C8、C12、C116、C20和C24的信號輪流進入信號線SIG2和SIG4。同時，時間段1內存儲在電容C2、C6、C10、C14、C18和C22中中的信號，也輪流進入信號線SIG1和SIG3。
信號線SIG1上的信號來自電容C2、10和C18在時間段1存儲的信號，這些信號又來自第一行的像素信號103A、103I和103Q，它們都是彩色CLR1像素。信號線SIG2上的信號來自電容C4、12和C20在時間段2存儲的信號，這些信號又來自第二行的像素信號103B、103J和103R，它們都是彩色CLR2像素。在時間段2裡SW4、SW8和SW12閉合的時刻，信號線SIG1和SIG2相應同時含有分別來自像素103A和103B的信號，然後是來自像素103I和103J的信號，然後是來自像素103Q和103R的信號。這種完全同時讀出第一行的CLR1像素和相鄰第二行CLR2像素，正是系統的目標。
類似地，信號線SIG3上的信號與在輸出線SIG1和SIG2上同時出現的信號交替出現，來自電容C6、C14和C22在時間段1存儲的信號，這些信號又來自第一行的像素信號103E、130E和103U，它們都是彩色CLR3像素。信號線SIG4上的信號來自電容C8、C16和C24在時間段2存儲的信號，這些信號又來自第二行的像素信號103F、103N和103V，它們都是彩色CLR4像素。在時間段2裡SW6、SW10和SW14閉合的時刻，信號線SIG3和SIG4相應同時含有分別來自像素103E和103F的信號，然後是來自像素103M和103N的信號，然後是來自像素103U和103V的信號。這種完全同時讀出第一行的CIR3像素和相鄰第二行CLR4像素，正是系統的目標。當圖5A中的像素從左到右讀出時，時間段2的完整輸出是在信號線SIG1和SIG2上同時讀出條一行彩色CLR1像素和與之相鄰的第二行彩色CLR2信號。與之交替出現的還有，在信號線SIG3和SIG4上同時讀出第一行彩色CLR3像素和與之相鄰的第二行彩色CLR4信號。
在時間段3的開始處，像素控制信號P3與開關組SW1同時變高，第三行像素的信號，包括像素103C、103G、103K、103O、103S和103W(包括彩色CLR1像素和彩色CLR3像素)由信號放大器205放大後存入兩組電容中。準確地說，電容C1和C2存儲像素信號103C，電容C5和C6存儲像素信號103G，依此類推，直到電容C21和C22存儲像素信號103W。這樣，每個像素信號都存儲在兩個電容中，存儲的像素信號中，像素103C對應的信號稱為存儲像素信號103C」和103C」，像素103G對應的信號稱為存儲像素信號103G』和103G」，依此類推。下一步，偶數號輸出開關SW3、SW5、SW7、SW9、SW11和SW13順序閉合，使電容C1、C5、C9、C13、C17和C21的信號輪流進入信號線SIG1和SIG3。同時，時間段1內存儲在電容C3、C7、C11、C15、C19和C23中的信號，也輪流進入信號線SIG2和SIG4。
信號線SIG1上的信號來自電容C1、C9和C17在時間段1存儲的信號，這些信號又來自第一行的像素信號103C、103K和103S，它們都是彩色CLR1像素。信號線SIG2上的信號來自電容C3、C11和C19在時間段2存儲的信號，這些信號又來自第二行的像素信號103B、103J和103R，它們都是彩色CLR2像素。在時間段3裡SW3、SW7和SW11閉合的時刻，信號線SIG1和SIG2相應同時含有分別來自像素103C和103B的信號，然後是來自像素103K和103J的信號，然後是來自像素103S和103R的信號。這種完全同時讀出第一行的CLR1像素和相鄰第二行CLR2像素，正是系統的目標。
類似地、信號線SIG3上的信號與在輸出線SIG1和SIG2上同時出現的信號交替出現，來自電容C5、C13和C21在時間段3存儲的信號，這些信號又來自第一行的像素信號103G、103O和103W，它們都是彩色CLR3像素。信號線SIG4上的信號來自電容C7、C15和C23在時間段2存儲的信號，這些信號又來自第二行的像素信號103F、103N和103V，它們都是彩色CLR4像素。在時間段2裡SW5、SW9和SW13閉合的時刻，信號線SIG3和SIG4相慶同時含有分別來自像素103G和103F的信號，然後是來自像素103O和103N的信號，然後是來自像素103W和103V的信號。這種完全同時讀出第三行的CLR3像素和相鄰第二行CLR4像素，正是系統的目標。當圖5A中的像素從左到右讀出時，時間段3的完整輸出是在信號線SIG1和SIG2上同時讀出第三行彩色CLR1像素和與之相鄰的第二行彩色CLR2信號。與之交替出現的還有，在信號線SIG3和SIG4上同時訊出第三行彩色CLR3像素和與之相鄰的第二行彩色CLR4信號。
在時間段4(未畫處)，時間段2的過程重複出現，當圖5A中的像素從左到右讀出時，使得在信號線SIG1和SIG2上同時讀出第三行彩色CLR1像素和與之相鄰的第四行彩色CLR2信號。與之交替出現的還有，在信號線SIG3和SIG4上同時讀出第三行彩色CLR3像素和與之相鄰的第四行彩色CLR4信號。
圖7A和圖7B說明本發明的另一個實現方式。圖7A與圖5A相似，不同的是新增加了第五行像素。下面圖8A、圖8B、圖11A和圖11B中的描述需要這一行。新的第五行像素從左到右標記為像素103Y、103Z、103a、103b、103c和130d。如上面圖5A和圖5B所示，圖7B耦合到圖7A所示的像素陣列上，使得SIG1最終帶有彩色CLR1信號，使得SIG2最終帶有彩色CLR2信號，使得SIG3最終帶有彩色CLR3信號，使得SIG4最終帶有彩色CLR4信號。
圖7B電路可以看作一個隔行讀取結構。隔行讀取結構通常分別執行偶數場和奇數場的讀取操作，這將在後面有更詳細的說明。圖7B和圖5B是相似的，然而圖7B中有兩個電容與6列像素陣列中每一列相關，而不是像圖5B中那樣，有4個電容。正如以前參照圖5B所描述的那樣，信號放大器205可以是電荷放大器也可以是電壓放大器，像素可以是有源的也可以是無源的，也可以在電容後面插入採樣緩衝器。為了便於說明，把偶數號電容去掉後仍維持圖5B中電容的編號方式。因此，第一列有電容C1和C3與之相關，第二列有電容C5和C7與之相關，依此類推直到第六列，有電容C21和C23與之相關。結果是，只需要耦合到奇數號電容的奇數號開關SW3、SW5、SW7、SW9、SW11和SW13，來切換來自電容的信號。正如圖5B所描述，信號線SIG1和SIG2接收來自第一、三、五列輸出，信號線SIG3和SIG4接收來自第二、四、六列的輸出。
圖7A和7B中讀出結構的工作，可以用圖8A、圖8B和圖9所示的時序圖來說明。圖8A和圖8B與圖6有些相似，不同的是圖8A表示偶數場讀操作的時序圖。圖8B表示奇數場讀操作的時序圖。圖9表示圖8A和圖8B在電視一楨時序中的完整時序圖。
正如圖8A所示，H-SYNC信號使得處理電路的讀出時間同步。在時間段1的開始，像素控制信號P1與開關組SW1同時變高。這使得第一行像素的信號，包括像素103A、103E、103I、103M、103Q和103U，由信號放大器205放大並相應地存儲到電容C1、C5、C9、C13、C17、和C21上。然後，像素控制信號P2與開關組SW2同時變高。這使得第二行像素的信號，包括像素103B、103F、103J、103N、103R和130V，由信號放大器205放大並相應地存儲到電容C3、C7、C11、C15、C19和C23上。以後，輸出開關SW3、SW5、SW7、SW9、SW11和SW13順序閉合，使得存儲在電容上的相鄰像素的信號同時放到一對信號線SIG1和SIG2或SIG3和SIG4上。值得注意的是，信號線SIG1接收到全部SLR1彩色像素的信號(來自像素103A、103I和103Q)，信號線SIG2接收到全部CLR2彩色像素的信號(來自像素103B、103J和103R)，信號線SIG3也接收到全部CLR3彩色像素的信號(來自像素103E、103M和103V)。按照這種方式，在時間段1期間，第一行全部像素讀出到信號線SIG1和SIG3，第二行全部像素讀出到信號線SIG2和SIG4。在時間段2，與圖6所描述的類似，完成了同時讀出第一行像素和相鄰的第二行像素的系統功能。
如圖8A所示，時間段2重複著時間段1所發生的過程，不同的是在時間段2期間，像素控制信號P3與開關組SW1同時變高，以後像素控制信號P4與開關組SW2同時變高。這使得第三行和第四行像素的像素信號。以和時間段1中第一行和第二行像素相同的方式，存儲到電容上。開關SW3、SW5、SW7、SW9、SW11和SW13再順序閉合，使得第三行和第四行相鄰像素的信號，同時讀出到一對信號線SIG1和SIG2或SIG3和SIG4上。
圖8B所示的奇數場讀出操作時序圖與圖8A所示的偶場讀出時序圖是相似的。不同的是像素控制信號操作的順序不同。在時間段1期間，像素控制信號P3與開關組SW1同時變高，在此之後像素控制信號P2與開關組SW2時變高。開關SW3、SW5、SW7、SW9、SW11和SW13順序閉合。這使得像素陣列第三行和第四行相鄰像素的像素信號。同時讀出到一對信號線SIG1和SIG2或SIG3和SIG4上。
該過程在圖8B的時間段2重複發生。不同的是像素控制信號P5與開關組SW1同時變高，在此之後像素控制信號P4與開關組SW2同時變高。開關SW3、SW5、SW7、SW9、SW11和SW13順序閉合。這使得像素陣列第五行和第四行相鄰像素的像素信號，同時讀出到一對信號線SIG1和SIG2或SIG3和SIG4上。
圖9說明了由圖8A和圖8B配合組成得電視時序一楨的完整時序操作。在圖9的例子中，假設像素陣列大約有480行像素要被讀出，因此在偶數場或奇數場中各需要有240個時間段。如前所述，控制信號V-SYNC首先同步偶數場的讀出操作，然後同步奇數場的讀出操作。偶數場和奇數場組合成為電視時序的一楨。
如前所述，時序圖8A和8B中隔行結構的讀出操作與時序圖6中逐行結構的不同之處在於，圖8A和圖8B中每個像素信號只需要存儲一次，而圖6中每個像素信號需要存儲兩次，這是因為在圖6的逐行結構中，每個像素先要和它前面一行相鄰的像素比較，然後在下一個時間段裡再和它後面一行相鄰的像素比較。因此，行1首先和行2經，然後行2再和行3比較，然後行3再和行4比較，依此類推。與此不同，在圖8A和圖8B的隔行讀出結構中，在偶數場或奇數場讀出時，每一個像素只需要同相鄰的像素比較。也就是說，在偶數場中，行1與行2比較，然後行3與行4比較，然後行5與行6比較，依此類推。在奇數場中，行2與行3比較，然後行4與行5比較，依此類推。因此，無論是逐行還是隔行讀出結構，每個像素都要存儲兩次。在逐行讀出結構中是同時存儲兩次，在隔行讀出結構中偶數場存儲一次、奇數場存儲一次。結果是，圖7B的電路僅需要圖5B中一半數目的存儲電容。
本發明的另一個實現方式如圖10所示。圖10給出了一個與圖7B有些相似的隔行電路，所需電容的數量僅有圖5B的一半。圖10與圖7B的區別是僅用兩條讀出通道信號線，SIG1和SIG2，而不是像圖7B中那樣，用了SIG1～SIG4四條讀出通道信號線。這樣圖10中所有開關SW3、SW5、SW7、SW9、SW11和SW13都僅與信號線SIG1和SIG2耦合。結果，所有像素103的信號或者放到SIG1上，或者放到SIG2上。
圖11A和圖11B描述了圖10電路偶數場和奇數場的時序圖。H-SYNC，像素控制信號P1～P4和開關SW1、SW2、SW3、SW5、SW7、SW9、SW11的時序與與圖8A和圖8B所示偶數場和奇數場完全相同。
如圖11A所示，在時間段1期間，第一行全部的像素信號(來自像素103A、103E、103I、103M、103Q和103U)都讀出到信號線SIG1上，整個第三行相鄰像素的信號(來自像素103B、103F、103J、103N、103R和103V)同時讀出到信號線SIG2上。在時間段2期間，第三行和第四行的像素信號同時讀出到一對信號線SIG1和SIG2上。圖11B重複這個過程，不同的是在時間段1期間讀出第三行和第二行像素，在時間段2期間讀出第五行和第四行像素。
這樣，圖5B、圖7B和圖10都說明了本發明的多種實現，本發明採用電容或其他在像素以外並很容易在MOS晶片上製造的存儲單元，使得兩行或更多行像素可以同時讀出。圖7A中有四個讀出通道的電路經中僅有兩個讀出通道的電路有許多優點。如前所述，有四個同通道，像素陣列中四種顏色的每一種，都可以有單獨的讀出通道輸出。與兩個讀出通道相比，這種結構可以使彩色處理電路極大地簡化。在兩通道讀出結構中，每通道讀出的兩種顏色必須在彩色處理之前分離。
與圖10相比，圖7電路的另一個優點是速度要求減小了一半。這是因為用四條通道代替兩條通道，每個像素信號可以在各自的通道上停留兩倍的時間，仍能達到同樣的總體讀出速度。例如，像在圖8A中時間段1時信號線SIG1上看到的那樣，當開關SW3變高時，像素103A的信號放到信號線SIG1上，一直持續到SW7變高為止。相比之下，如圖11A中時間段1所示，當開關SW2變高時，像素103A的信號放到信號線SIG1上，僅持續到SW5變高。與圖11A相比，圖8A中來自像素103A的像素信號可以在信號線SIG1上停留兩倍長的時間。
圖12說明了本發明的另一個種實現方式。圖12與圖5A相似，不同的是像素陣列中的每一行都重複了兩次，以創造出高靈敏度彩色隔行結構，這將在下面有更詳細的說明。在圖5A中像素陣列的每一行在圖12中都重複成了兩行，第一行標記成偶數行，第二行標記成奇數行。因此，圖5A中包含像素103A、103E、103I、103M、103Q和103U的第一行在圖12中相應地變成包含像素103Ae、103Ee、103Ie、103Me、103Qe和103Ue(下標e表示偶數)的偶數行和包含像素103Ao、103Eo、103Io、103Mo、103Qo和103Uo(下標o表示奇數)的奇數行。相類似，下兩行相應地包含像素103Be、103Fe、103Je、103Ne、103Re、103Ve和像素103Bo、103Fo、103Jo、103No、103Ro、103Vo。下兩行相應地包含像素103Ce、103Ge、103Ke、103Oe、103Se、103We和像素103Co、103Go、103Ko、103Oo、103So、103Wo、相類似，控制行讀出的信號也有奇偶標誌，包括第一、第二行的控制信號P1e和P1o，第三第四行的控制信號P2e和P2o第五、第六行的控制信號P3e和P3o。圖12中行、列的數目只是為了說明，實際實現可能有不同的行列數目。
如圖12所示，圖五陣列中每個像素的彩色標記在圖12的像素結構中也重複為兩倍。因此，第一和第二行素從左到右交替標記為彩色CIR1和CLR3，而第三和第四行像素從左到右交替標記為彩色CIR2和CLR4，第五和第六行像素從左到右交替標記為彩色CLR1和CLR3。以下的行按此方式重複。
圖12中像素陣列與圖5B的讀出結構組合起來構成隔行讀出結構，偶數場和奇數場有單獨的讀出操作，如下面參照圖13A和13B所描述的那樣。圖13A和圖13B給出了像素陣列和圖12中讀出結構(與圖5B中的讀出結構一起使)用在偶數場和奇數場的時序圖。圖13A和圖13B中所有信號的時序都與前面圖6所示信號時序類似。圖13A和圖13B中時序信號與圖6中時序信號的主要區別是在圖6中，來自相鄰行像素的信號同時讀出到一對線上，以作進一步處理，在圖13A和圖13B中，中間隔一行的不相鄰兩行像素的信號同時讀出到一對線上，以作進一步處理。即在圖6中，先同時讀出第一行和第二行的信號，然後是第二行和第三行的信號。在圖13A中，先同時讀出第一行和第三行的信號，然後是第三行和第五行的信號。在圖13B中，先同時讀出第二行和第四行的信號，然後是第四行和第六行的信號。下面還要詳細介紹。
如圖13所示H-SYNC使處理電路的讀出時間同步。圖9給出完整的電視時序。在時間段1的開始，像素控制信號P1e與開關組SW1同時變高。這使得第一行像素的信號，包括像素103Ae、103Ee、103Ie、103Me、103Qe和103Ue，由信號放大器205放大並相應地存儲到兩組電容上。即每個像素的信號存儲到兩個電容上。像素103Ae存儲到兩個電容上的信號稱為存儲像素信號103Ae』和103Ae」，像素103Ee、存儲到兩個電容上的信號稱為存儲像素信號103Ee』和103Ee」，依此類推。
下一步，奇數號輸出開關SW2、SW5、SW7、SW9、SW11和SW13順序閉合，使得第一行的信號順序讀出。在這個實現方式中，信號線SIG1上的信號都是彩色CLR1像素的信號，信號線SIG3上的信號都是彩色CLR3像素的信號。即，信號線SIG1首先接收到第一行彩色CLR1信號，信號線SIG3首先接收到第一行彩色CLR3信號。
在時間段2的開始，像素控制信號P2e與開關組SW2同時變高。這使得第三行像素的信號，包括像素103Be、103Fe、103Je、103Ne、103Re和103Ve(包括彩色CLR2和CLR4信號)，由信號放大器205放大並相應地存儲到兩組電容上。即每個像素的信號存儲到兩個電容上。像素103Be存儲到兩個電容上的信號稱為存儲像素信號103Be』和103Be」，像素103Fe存儲到兩個電容上的信號稱為存儲像素信號103Fe』和103Fe」，依此類推。下一步，偶數號輸出開關SW4、SW6、SW8、SW10、SW12和SW14順序閉合，使得第三行的信號交替放到信號線SIG2和SIG4上，同時在時間段1存儲起來的第一行的信號，交替地放到信號線SIG1和SIG3上。
放到信號線SIG1上的信號都是彩色CLR1像素的信號，放到信號線SIG2上的信號都是彩色CLR2像素的信號。即，在時間段2開始時開關組SW4、SW8和SW12閉合時，信號線SIG1和SIG2相慶同時帶有來自像素103Ae和103Be、103Ie和103Je、103Qe和103Re信號。這樣完全同時讀出被第二行像素隔開的第一行彩色CLR1像素和第二行彩色CLR2像素，正是本系統的目標。
類似地，放到信號線SIG3上的信號都是彩色CLR3像素的信號，放到信號線SIG4上的信號都是彩色CLR4像素的信號。即，在時間段2內開磁組SW6、SW10和SW14閉合時，信號線SIG3和SIG4相應同時帶有來自像素103Ee和103Fe、103Me和103Ne、103Ue和103Ve信號。這樣完全同時讀出被第二行像素隔開的第一行彩色CLR1像素和第二行彩色CLR2像素，正是本系統的目標。即，時間段2的完整輸出是，在圖12中像素連續地從左到右讀出時，相應地在信號線SIG1和SIG2上同時讀出第一行的CLR1像素和第三行的CLR2像素，交替地在信號線SIG3和SIG4上同時讀出第一行的CLR3像素和第三行的CLR4像素。
在時間段3，重複著類似的過程。時間段3的完整輸出是，在圖12中像素連續地從左到右讀出時，相應地在信號線SIG1和SIG2時讀出第五行的CLR1像素和第三行的CLR2像素，交替地在信號線SIG3和SIG4上同時讀出第五行的CLR3像素和第三行的CLR4像素。
圖13B中的時序信號與圖13A中的相同，只是要讀出圖12中包括第二行，第四行和第六行的偶數行。圖13B中時間段2的完整輸出是，在圖12中像素連續地從左到右讀出時，相應地在信號線SIG1和SIG2上同時讀出第二行的CLR1像素和第四行的CLR2像素，交替地在信號線SIG3和SIG-4上同時讀出第三行的CLR3像素和第四行的CLR4像素。類似地，時間段3的完整輸出是，在圖12中像素連續地從左到右讀出時，相應地在信號線SIG1和SIG2上同時讀出第六行的CLR1像素和第四行的CLR2像素，交替地在信號線SIG3和SIG4上同時讀出第六行的CLR3像素和第四行的CLR4像素。
由於把陣列中具有彩色結構的行數加倍，圖12，圖13A和圖13B所描述的高靈敏度方式，使得偶數場和奇數場分別讀出偶數行和奇數行，而不是每一場都讀出每一行。因為每一場僅讀出其他方式所要求的行數的一半，每個像素的最大曝光時間，以前僅允許讀出一場，現在可以在同樣的時間裡讀出兩場。最後的結果是器件的整體靈敏度提高了一倍。這種讀取方式使得水平解析度保持不變，因僅讀出半數行而導致的垂直解析度的下降，可以通過垂直孔徑校正得到有效的補償。雖然已經描述和介紹了本發明的首選實現方式，但是也可以理解為，在不背離本發明的目標和精神的前提下可以做一些改變。例如圖5B中的讀出結構，通過改變時序和開關SW3和SW4的放置，信號線SIG1～SIG4可以是來自不只一個像素的彩色的組合，像SIG1可以是Cy+G,SIG2是Ye+Mg,SIG3是Cy+mG,SIG4是Ye+G,正如許多OCD彩色圖像傳感器中所採用的那樣。這裡Cy是青，G是綠，Yc是黃，Mg是品紅。
還有其他的例子。這裡的描述所使用的術語是「讀出像素陣列中相鄰的行」。然而可以很容易地理解為「讀出像素陣列中相鄰的列」，像素陣列行和列的區別僅僅是語義上的。另外，儘管存儲像素信號的存儲單元用的是電容，可以理解為任何具有記憶能力的電路單元都可以使用，如DRAM、SRAM、EEPROM和其它類似的單元。再如，這裡描述的結構可以很容易地用到比目前更多條線的場合。雖然彩色電視處理通常使用兩條線結構，其他應用可能使用更多條線。再如，雖然高靈敏度隔行彩色實現方式描述成用圖5B中的讀出結構，奇數場讀出奇數行，偶數場讀出偶數行，也可以從不同間隔的行讀出，或者應用同樣的基本原理採用不同的讀出結構。因此，本發明不能僅限於這裡介紹的首選實現方式，而應該以下面要求的條款為準。
權利要求
1．一種對單片彩色MOS圖像傳感器讀出相鄰行的方法，該傳感器有一個像素陣列，由許多像素按照許多行和許多列組織起來。所指方法由以下步驟組成(a)把像素陣列中第一行的每個像素的信號存儲到與所指第一行的所指每個像素相關的至少一個存儲單元中，該單元在所指像素的外面並與像素製作在同一個MOS晶片上。(b)把像素陣列中第二行的每個像素的信號存儲到與所指第二行的所指每個像素相關的至少一個存儲單元中，該單元在所指像素的外面並與像素製作在同一個MOS晶片上。(c)選擇性地讀出至少一個存儲有像素信號的所指存儲單元，從兩個像素中讀出信號，一個像素來自所指第一行，一個像素來自所指第二行。
2．權利1中的方法，其中提到的像素陣列中的第一行與第二行是相鄰的，並且後面跟隨有第三行。
3．權利2中的方法，其中第一行和第二行的像素信號在偶數場中是同時讀出的，其中第二行和第三行的像素信號在奇數場中是同時讀出的。
4．權利1中所方法，其中所指存儲單元由電容構成。
5．由下列組成的單片彩色MOS圖像傳感器像素陣列是由許多像素按照許多行和許多列組成的。並且一種至少具有兩條輸出線的讀出結構連接到所指的像素陣列上，可以同時讀出所指像素陣列兩行像素，所指讀出結構由以下部分組成(a)第一組存儲電容。所指第一組電容中有至少一個電容與所指像素陣列中每一列相連。(b)第一組開關在初始化時把所指像素陣列的第一行的信號選擇性地放到所指第一組存儲電容上。在所指的初始化時，所指第一行的每一個像素的信號要存儲到與所指每一個像素所在列相連的所指第一組存儲電容中的至少一個電容上。第一組開關在晚一些的時間裡也要選擇性地把來自所指像素陣列的第三行的信號，存儲到所指第一組存儲電容上。(c)第二組存儲電容。所指第一組電容中有至少一個電容與所指像素陣列中每一列相連。(d)第二組開關把所指像素陣列的第二行的信號選擇性地放到所指第二組存儲電容上。所指第二行的每一個像素的信號要存儲到與所指每一個像素所在列相連的所指第二組存儲電容中的至少一個電容上。
6．權利5中的圖像傳感器，其中在所指輸出線上至少兩條線的信號，在特定時間同時含有同一列上相鄰像素的信號。
7．權利6中的圖像傳感器，其中在所指輸出線上所指同時的信號線，與另一組同時信號線交替出現在第二組輸出線上。所指像素陣列的行分為第一組行和第二組行，所指第一組行和所指第二組行以交替的方式組成所指陣列，在所指第一組行交替出現第一種和第三種彩色濾波器、在所指第二組行交替出現第二種和第四種彩色濾波器組成彩色濾波器圖案。
8．權利5中的結構，包括第三組開關，從所指的第一組和第二組存儲電容中讀出所指信號，作為信號線放在輸出線上。
9．權利5中的圖像傳感器，其中提到的像素陣列的第一行和第二行是相鄰的，後面跟有第三行。
10．權利9中的圖像傳感器，其中在偶數場中，所指第一行和第二行像素的信號同時讀出，在奇數場中，所指第二行和第三行像素的信號同時讀出。
11．由下列組成的單片彩色MOS圖像傳感器像素陣列是由許多像素按照許多行和許多列組成的。並且一種至少具有兩條輸出線的讀出結構連接到所指的像素陣列上，可以同時讀出所指像素陣列兩行像素，所指讀出結構由以下部分組成(a)第一組存儲電容。所指第一組電容中有至少有兩個電容與所指像素陣列中每一列相連。(b)第一組開關把所指像素陣列的第一行的信號選擇性地放到所指第一組存儲電容上。所指第一行的每一個像素的信號要存儲到與所指每一個像素所在列相連的所指第一組存儲電容中的至少兩個電容上。(c)第二組存儲電容。所指第一組電容中由至少兩個電容與所指像素陣列中每一列相連。(d)第二組開關把所指像素陣列的第二行的信號選擇性地放到所指第二組存儲電容上。所指第二行的每一個像素的信號要存儲到與所指每一個像素所在列相連的所指第二組存儲電容中的至少兩個電容上。(e)第三組開關用於從分別存儲第一和第二個像素的信號的第一和第三個電容中同時讀出信號。第一個電容屬於第一組存儲電容，第三個電容屬於第二組存儲電容。並且(f)第四組開關用於從第二和第四個電容中同時讀出信號。第二個電容和第一個電容屬於第一組存儲電容中分別存儲第一個像素信號的兩個電容。
12．權利11中的圖像傳感器，其中在所指輸出線上至少兩條線的信號，在特定時間同時含有同一列上相鄰像素的信號，在所指輸出線上所指同時的信號線，與另一組同時信號線交替出現在第二組輸出線上。
13．權利11中的圖像傳感器，其中所提到的第一和第二行由第三行從中分開。
14．權利13中的圖像傳感器，第二行把第三行和第四行分開。所指第一和第二行像素的信號在偶數場讀出，所指第三和第四行像素的信號在奇數場讀出。
15．一種讀出具有許多像素，按照許多行和許多列組織起來的像素陣列的單片彩色MOS圖像傳感器相鄰行的方法，所指方法由以下步驟組成(a)把像素陣列中第一行的每個像素的信號存儲到與所指第一行的所指每個像素相關的至少一個存儲單元中，該單元在所指像素的外面。(b)把像素陣列中第二行的每個像素的信號存儲到與所指第二行的所指每個像素相關的至少一個存儲單元中，該單元在所指像素的外面。(c)選擇性地讀出至少一個存儲有像素信號的所指存儲單元，從兩個相鄰像素中讀出信號，一個像素來自所指第一行，一個像素來自所指相鄰行。
16．權利1中的方法，其中所指存儲單元由電容構成。
17．由下列構成的MOS圖像傳感器一個組織成行、列的像素陣列；和一個在像素陣列外並耦合到所指像素陣列，用來從所指像素陣列中讀出行的讀出結構，讀出結構由下列構成(a)一個讀出陣列，所指讀出陣列包括許多組織成行列結構的存儲單元，所指讀出陣列具有與所指像素陣列基本相同數目的列，有至少兩行，和(b)許多開關，這些開關把所指像素陣列的第一行耦合到所指讀出陣列的第一行以便把所指像素陣列的所指第一行的像素信號存儲到所指讀出陣列的所指第一行的存儲單元中，這些開關還把所指像素陣列的第二行耦合到所指讀出陣列的第二行以便把所指像素陣列的所指第二行的像素信號存儲到所指讀出陣列的所指第二行的存儲單元中。
18．權利17中的電路，其中所指存儲單元由電容構成。
19．權利17中的電路，其中所指像素陣列的所指第一和第二行是相鄰的。
20．權利17中的電路，還包括與所指讀出陣列耦合的一種輸出方法，所指輸出方法從所指讀出陣列讀出信號，所指輸出方法從不是同一行又相鄰的像素中同時讀出信號。
全文摘要
與CMOS技術兼容的具有兩條或更多讀出線新結構的單片CMOS圖像傳感器,可在不用外部延遲線的前提下,從相鄰兩行像素同時讀出行信號以得到其組合。傳感器包含重疊的濾色圖案的像素陣列,兩或多行讀出的結構。讀出結構包含存儲像素信號的電容,從中讀出信號的方法使不同行像素信號可組合。讀出結構在像素陣列外,可同像素陣列做在同一CMOS晶片。採用偶數場讀出偶數行、奇數場讀出奇數行的高靈敏度隔行結構,器件整體靈敏度加倍。
文檔編號H01L27/146GK1307366SQ0010182
公開日2001年8月8日 申請日期2000年1月29日 優先權日2000年1月29日
發明者D·陳, T·C·許, X·何 申請人:全視技術有限公司