一種總線信號接收器的製造方法
2023-04-26 06:18:06
一種總線信號接收器的製造方法
【專利摘要】本發明涉及一種總線信號接收器，所述總線信號接收器至少包括總線接收模塊，所述總線接收模塊包括：電壓電流轉換單元，包括分別由PMOS管和電阻，NMOS管和電阻構成的兩組電路，用於接收總線上的電壓信號，並通過所述兩組電路輸出兩路電流；電流比較單元，與所述電壓電流轉換單元相連，用於將所述兩路電流進行比較，比較結果輸出電壓信號；電壓移位單元，與所述電流比較單元相連，用於將所述電壓信號移位轉換，輸出符合所述接收器要求的電壓信號。所述總線信號接收器還可以包括輸入預處理模塊、輸出調整模塊、遲滯模塊、總線喚醒模塊。所述信號總線接收器與傳統的信號總線接收器相比，具有靜態功耗低，精度和速度更高的優點。
【專利說明】一種總線信號接收器
【技術領域】
[0001]本發明涉及一種微電子與固體電子【技術領域】，特別是涉及一種總線信號接收器。【背景技術】
[0002]LIN (Local Interconnect Network)總線降低了低端通訊網絡的成本，同時增加了設計的靈活性，提高了系統的可靠性，有利於分布式車身控制系統的開發。因此LIN總線作為CAN總線的一種重要補充，在汽車領域有著良好的應用前景，此外LIN總線作為一種開放協議，還可用在工業和家電領域，實現對速度要求不高、短距離連接的設備間的通訊。
[0003]傳統的LIN總線信號接收器，如圖1所示，採用電壓比較器的主體結構，圖中的Vsup表示供電電源輸出電壓，通過比較總線信號電平與參考電壓來讀取總線信號的。電路中參考電壓的產生通常採用電阻分壓的電路結構獲得，產生恆定的功耗。另外，總線處於隱性狀態(高電平)時，比較器內部部分電路處於導通狀態，同樣產生功耗。普通電壓比較器通常採用開環放大器結構，為了達到一定的解析度和速度，需要較大的偏置電流，具有較大的功耗。因此，如何降低功耗，提高精度是是LIN總線收發器面臨的重要挑戰。
【發明內容】
[0004]鑑於以上所述現有技術的缺點，本發明的目的在於提供一種總線信號接收器，用於解決現有技術中採用電壓比較器的主體結構導致功耗大的問題。
[0005]為實現上述目的及其他相關目的，本發明提供一種總線信號接收器，所述總線信號接收器至少包括總線接收模塊，所述總線接收模塊包括:電壓電流轉換單元，用於接收總線上的電壓信號，並通過兩組電路輸出兩路電流；電流比較單元，與所述電壓電流轉換單元相連，用於將所述兩路電流進行比較，輸出比較結果電壓信號；電壓移位單元，與所述電流比較單元相連，用於將所述比較結果電壓信號移位轉換，輸出符合所述接收器要求的電壓信號。
[0006]優選地，所述電壓電流轉換單元包括一個PMOS管和第一電阻構成的第一組電路、一個匪OS管和第二電阻構成的第二組電路；所述總線上的電壓信號輸入到所述PMOS管和NMOS管的柵極；所述第一電阻連接到所述PMOS管的源極，所述第二電阻連接到所述NMOS管的源極；所述電壓電流轉換單元從所述PMOS管和所述NMOS管的漏極輸出兩路電流。
[0007]優選地，所述電流比較單元通過兩組包含反饋電路的電流鏡結構實現。
[0008]優選地，所述兩組包含反饋電路的電流鏡結構包括一個由三個PMOS管構成的具有反饋作用的PMOS型電流鏡以及一個由三個NMOS管構成的具有反饋作用的NMOS電流鏡；所述PMOS型電流鏡與所述NMOS電流鏡的連結點為輸出端。
[0009]優選地，所述電壓移位單元採用從柵極輸入的電壓移位電路。
[0010]優選地，所述從柵極輸入的電壓移位電路包括一個PMOS管和一個NMOS管，所述比較結果電壓信號連接到所述PMOS管和NMOS管的柵極，所述PMOS管和NMOS管的漏極相連，輸出符合所述接收器要求的電壓信號。[0011]優選地，所述總線信號接收器還包括輸出調整模塊，所述輸出調整模塊與所述總線接收模塊相連，實現對所述符合所述接收器要求的電壓信號的處理，所述處理包括信號濾波、波形的調整、輸出驅動以及輸出使能控制中的任意一種或幾種。
[0012]優選地，所述輸出調整模塊包括輸出使能控制功能；所述總線信號接收器還包括總線喚醒模塊；所述總線喚醒模塊接收喚醒使能信號以及所述總線接收模塊輸出的電壓信號進行邏輯運算產生喚醒信號，實現總線喚醒功能。
[0013]優選地，所述總線信號接收器還包括遲滯模塊，所述遲滯模塊包括正反饋迴路，用以實現遲滯比較功能。
[0014]優選地，所述總線信號接收器還包括輸入預處理模塊，所述預輸入處理模塊用於對總線上的電壓信號進行濾波處理，並將處理後的電壓信號輸出到所述總線接收模塊。
[0015]如上所述，本發明的一種總線信號接收器，具有以下有益效果:通過比較這兩路電流信號實現讀取總線信號，避免了產生參考電壓(電流)源電路造成的額外晶片面積、功耗及誤差源，採用電流鏡結構實現2路電流信號的比較，具有較高的精度與速度，並且通過反饋電路實現電路中電流的動態控制，保證較低功耗；電平移位電路採用柵極輸入的轉移電路，減小了對前端電路的影響；輸出電路，可以實現信號的濾波、波形的調整及輸出驅動能力。
【專利附圖】
【附圖說明】[0016]圖1顯示為現有技術中的LIN總線信號接收器電路原理示意圖
[0017]圖2顯示為本發明的一種總線信號接收器的模塊示意圖。
[0018]圖3顯示為本發明的一種總線信號接收器的電路原理示意圖
[0019]圖4顯示為本發明的一種總線信號接收器中的電壓移位模塊的電路原理示意圖。
[0020]圖5顯示為本發明的一種總線信號接收器中的兩路電路和輸出電壓的關係示意
[0021]圖6顯示為本發明的一種帶輸出調整功能的總線信號接收器的電路原理示意圖。
[0022]圖7顯示為本發明的一種帶遲滯功能的總線信號接收器的電路原理示意圖。
[0023]圖8顯示為本發明的一種帶總線喚醒功能的總線信號接收器的電路原理示意圖。
[0024]圖9顯示為本發明的一種帶輸入預處理功能的總線信號接收器的電路原理示意
[0025]圖10顯示為本發明的一種帶輸入預處理功能和遲滯功能的總線信號接收器的電路原理不意圖。
[0026]圖11顯示為本發明的一種帶輸入預處理功能和遲滯功能以及總線喚醒功能的總線信號接收器的電路原理示意圖。
[0027]元件標號說明
[0028]I總線信號接收器11輸入預處理模塊12信號接收模塊121電壓電流轉換單元122電流比較單元123電壓移位單元13輸出調整模塊丄鬥遲滯模塊15總線喚醒模塊
【具體實施方式】
[0029]以下由特定的具體實施例說明本發明的實施方式，熟悉此技術的人士可由本說明書所揭露的內容輕易地了解本發明的其他優點及功效。
[0030]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技術的人士了解與閱讀，並非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「下」、「左」、「右」、「中間」及「一」等的用語，亦僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，當亦視為本發明可實施的範疇。
[0031]如圖所示，本發明提供一種總線信號接收器1，所述總線信號接收器I至少包括總線接收模塊12，所述總線接收模塊12包括:電壓電流轉換單元121，電流比較單元122，電壓移位單元123。
[0032]電壓電流轉換單元121用於接收總線上的電壓信號，並通過所述兩組電路輸出兩路電流；具體地實施中，所述電壓電流轉換單元121包括一個PMOS管和第一電阻構成的第一組電路、一個NMOS管和第二電阻構成的第二組電路；所述總線上的電壓信號輸入到所述PMOS管和NMOS管的柵極；所述第一電阻連接到所述PMOS管的源極，所述第二電阻連接到所述NMOS管的源極；所述電壓電流轉換單元121從所述PMOS管和所述NMOS管的漏極輸出兩路電流。
[0033]電壓電流轉換單元121的一種實施例如圖3所示，包括PMOS管Pl和第一電阻Rl構成的第一組電路，以及NMOS管Ml和第二電阻R2構成的第二組電路，其中所述第一電阻Rl連接到所述PMOS管Pl的源極，所述第二電阻R2連接到所述NMOS管Ml的源極，構成源極退化的共源放大器。第一組電路從所述PMOS管Pl的漏極輸出一路電流Ip，第二組電路從所述NMOS管Ml的漏極輸出一路電流In。當Pl和Ml寬長比較大時，源極電壓約為輸入電壓Vbus-Vth,電阻Rl、R2兩端電壓分別為VS-Vbus-Vthp、Vbus-Vthn,其中，Vbus表示總線信號電壓，Vth表不電晶體的閾值電壓，VS表不高壓電源電壓，Vthp為PMOS管的閾值電壓，Vthn為NMOS管的閾值電壓。流過R1、R2的電流近似線性，當兩路電流相同時，Vbus約為VS/2。因此本發明不需要提供額外的參考電壓/流源。
[0034]電流比較單元122與所述電壓電流轉換單元121相連，用於將所述兩路電流進行比較，輸出比較結果電壓信號；所述電流比較單元通過兩組包含反饋電路的電流鏡結構實現。所述兩組包含反饋電路的電流鏡結構包括一個由三個PMOS管構成的具有反饋作用的PMOS型電流鏡以及一個由三個NMOS管構成的具有反饋作用的NMOS電流鏡；所述兩個電流鏡相連；所述電流比較單元輸出所述兩個電流鏡連接點的比較結果電壓信號。
[0035]電流比較單元122的一種實施例如圖3所示，通過兩個分別由PMOS和NMOS構成的威爾遜電流鏡實現的。其中，由PMOS管P2、P3、P4構成PMOS威爾遜電流鏡，由NMOS管M2、M3、M4構成NMOS威爾遜電流鏡，P4的漏極和M4的漏極相連，輸出比較結果電壓信號，即連接點的電壓信號Vl0由PU Rl產生的電流Ip經過由M2、M3、M4構成的威爾遜電流鏡鏡像到M3和M4的漏極電流；M1、R2產生的電流In經過由P2、P3、P4構成的威爾遜電流鏡鏡像到P3和P4的漏極電流。當Ip>In時，M3、M4處於線性區，Vl為低電位(略高壓地電位)；當Ip〈In時，P3、P4處於線性區，Vl點電壓處於高電位(低於VS)。由於威爾遜電流鏡中MOS管M3、P3的反饋作用，Vbus遠離VS/2時，Ip、In很小，而接近VS/2時較大，從而使系統的功耗較低，並且由於反饋作用實現信號的高速比較。
[0036]電壓移位單元123與所述電流比較單元122相連，用於將所述比較結果電壓信號移位轉換，輸出符合所述接收器要求的電壓信號；通常是指實現高壓電源電壓VS (8-20V)信號到低壓電源電壓VDD (5V)信號的轉換。所述電壓移位單元採用從柵極輸入的電壓移位電路。所述從柵極輸入的電壓移位電路包括一個PMOS管和一個NMOS管，所述比較結果電壓信號連接到所述PMOS管和NMOS管的柵極，所述PMOS管和NMOS管的漏極相連，輸出符合所述接收器要求的電壓信號。
[0037]電壓移位單元123的一種實施例如圖3所示，就是圖中的電平移位器，所述電平移位器接收所述比較結果電壓信號(VI)，輸出的符合所述接收器要求的電壓信號即圖中的DAT_0UT。在電壓移位單元123具體地實施中，如圖4所示，為了降低對前級電路的影響，採用輸入為柵極輸入的電壓移位電路，其中Ml、Pl為高壓管，電阻RO不僅可以降低瞬態電流，降低電路的EME,而且對信號的佔空比有一定的調節能力。EME(ElectromagneticEmission)是指電磁幹擾發射。電路中可採用的電壓移位電路不局限於該電路，也可以採用其他的柵端輸入的電壓移位電路實現。
[0038]圖5描述了在Ip、In電流的不同情況下總線信號接收器I輸出的符合所述接收器要求的電壓信號。在圖5中，上邊2條曲線是In、Ip電流，最下邊曲線為總線信號接收器I輸出的電壓信號。
[0039]所述總線信號接收器I還可以包括輸出調整模塊13，所述輸出調整模塊13與所述總線接收模塊12相連，實現對所述符合所述接收器要求的電壓信號的處理，所述處理包括信號濾波、波形的調整、輸出驅動以及輸出使能控制中的任意一種或幾種。輸出調整模塊13的一種實施例如圖6所示，輸出調整模塊13就是指圖中的輸出級。
[0040]所述總線信號接收器I還可以包括遲滯模塊14，所述遲滯模塊14包括正反饋迴路，用以實現遲滯比較功能。遲滯模塊14的一種實施例如圖7所示，所述遲滯模塊14包括NMOS管M6、M5，對電路提供了正反饋迴路，其中M5寬長比跟M3成一定比例關係，M6是一個開關。當Vbus電壓為隱性(高電平)時M6關斷，由隱性(高電位)逐漸降低至Vshl，M6導通狀態，由於M6、M5的電流，使得Vl電位進一步拉低；當DAT_0UT由顯性電平(低電位)逐漸升至隱性電平(高電位)Vslh時，DAT_0UT由高電平變低高電平，使M6關斷，使Vl電位被進一步拉高。其中，Vshl表示總線信號接收器輸出由高電平變為低電平時的總線電壓；Vshl表示總線信號接收器輸出由低電平轉為高電平時的總線電壓。Vshl不等於Vslh，從而使總線信號接收器I具有遲滯特性，提高了總線信號接收器I的抗幹擾能力。
[0041]本發明的總線信號接收器I具有低功耗，結構簡單，無需額外提供偏置電路的優點，非常適合集成總線喚醒功能。在具有總線喚醒功能的總線信號接收器I中，所述輸出調整模塊13包括輸出使能控制功能；所述總線信號接收器I還包括總線喚醒模塊15 ;所述總線喚醒模塊15接收喚醒使能信號以及所述總線接收模塊12輸出的電壓信號進行邏輯運算產生喚醒信號，實現總線喚醒功能。具有總線喚醒功能的總線信號接收器I的一種實施例如圖8所示，在輸出級(輸出調整模塊13)電路增加使能控制信號EN_RX，當晶片處於睡眠狀態時，EN_RX使輸出級關斷。睡眠狀態是一種省電工作模式，處於該狀態可以將一部分電路工能模塊關斷，減少電流消耗。EN_WK為喚醒使能信號，當晶片處於睡眠狀態時EN_WK使該部分電路處於正常工作狀態。當總線有喚醒信號(指總線上的電壓信號)產生時，信號通過延時電路後與此時接收器輸出信號通過邏輯控制電路，進行一定邏輯運算後產生喚醒信號WX_UP，該喚醒信號用於電路內部邏輯控制。延時電路中產生的時延必須達到LIN協議中要求的有效信號最小維持時間。
[0042]所述總線信號接收器I還可以包括輸入預處理模塊11，所述預輸入處理模塊11用於對總線上的電壓信號進行濾波處理，並將處理後的電壓信號輸出到所述總線接收模塊12。具體地實施中，所述預處理模塊11的實施例如圖9，圖10，圖11所示，所述預處理模塊11就是指圖中的filter電路，通常是指一低通濾波器。總線信號接收器I增加所述輸入預處理模塊11後，提高了對總線信號的抗幹擾能力，更適用於複雜的汽車電子環境。
[0043]綜上所述，本發明一種總線信號接收器，通過比較這兩路電流信號實現讀取總線信號，避免了產生參考電壓(電流)源電路造成的額外晶片面積、功耗及誤差源，採用電流鏡結構實現2路電流信號的比較，具有較高的精度與速度，並且通過反饋電路實現電路中電流的動態控制，保證較低功耗；電平移位電路採用柵極輸入的轉移電路，減小了對前端電路的影響；輸出電路，可以實現信號的濾波、波形的調整及輸出驅動能力。本發明的一種總線信號接收器還可以對輸出的信號進行信號濾波、波形的調整、輸出驅動以及輸出使能控制等處理，增加遲滯比較功能，總線喚醒功能，以及輸入濾波功能。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0044]上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種總線信號接收器，其特徵在於，所述總線信號接收器至少包括總線接收模塊，所述總線接收模塊包括:電壓電流轉換單元，用於接收總線上的電壓信號，並通過兩組電路輸出兩路電流；電流比較單元，與所述電壓電流轉換單元相連，用於將所述兩路電流進行比較，輸出比較結果電壓信號；電壓移位單元，與所述電流比較單元相連，用於將所述比較結果電壓信號移位轉換，輸出符合所述接收器要求的電壓信號。
2.根據權利要求1所述的，其特徵在於:所述電壓電流轉換單元包括一個PMOS管和第一電阻構成的第一組電路、一個NMOS管和第二電阻構成的第二組電路；所述總線上的電壓信號輸入到所述PMOS管和NMOS管的柵極；所述第一電阻連接所述PMOS管的源極，所述第二電阻連接所述NMOS管的源極；所述電壓電流轉換單元從所述PMOS管和所述NMOS管的漏極輸出兩路電流。
3.根據權利要求1所述的總線信號接收器，其特徵在於:所述電流比較單元通過兩組包含反饋電路的電流鏡結構實現。
4.根據權利要求3所述的總線信號接收器，其特徵在於:所述兩組包含反饋電路的電流鏡結構包括一個由三個PMOS管構成的具有反饋作用的PMOS型電流鏡以及一個由三個NMOS管構成的具有反饋作用的NMOS電流鏡；所述PMOS型電流鏡與所述NMOS電流鏡的連結點為輸出端。
5.根據權利要求1所述的總線信號接收器，其特徵在於:所述電壓移位單元採用從柵極輸入的電壓移位電路。
6.根據權利要求5所述的總線信號接收器，其特徵在於:所述從柵極輸入的電壓移位電路包括一個PMOS管和一個NMOS管，所述比較結果電壓信號連接到所述PMOS管和NMOS管的柵極，所述PMOS管和NMOS管的漏極相連，輸出符合接收器要求的電壓信號。
7.根據權利要求1所述的總線信號接收器，其特徵在於:所述總線信號接收器還包括輸出調整模塊，所述輸出調整模塊與所述總線接收模塊相連，實現對所述符合所述接收器要求的電壓信號的處理，所述處理包括信號濾波、波形的調整、輸出驅動以及輸出使能控制中的任意一種或幾種。
8.根據權利要求7所述的總線信號接收器，其特徵在於:所述輸出調整模塊包括輸出使能控制功能；所述總線信號接收器還包括總線喚醒模塊；所述總線喚醒模塊接收喚醒使能信號以及所述總線接收模塊輸出的電壓信號進行邏輯運算產生喚醒信號，實現總線喚醒功能。
9.根據權利要求1所述的總線信號接收器，其特徵在於:所述總線信號接收器還包括遲滯模塊，所述遲滯模塊包括正反饋迴路，用以實現遲滯比較功能。
10.根據權利要求1所述的總線信號接收器，其特徵在於:所述總線信號接收器還包括輸入預處理模塊，所述預輸入處理模塊用於對總線上的電壓信號進行濾波處理，並將處理後的電壓信號輸出到所述總線接收模塊。
【文檔編號】H03K19/0175GK103607337SQ201310648281
【公開日】2014年2月26日 申請日期:2013年12月4日 優先權日:2013年12月4日
【發明者】張正民, 李建朋, 寧振球, 金星, 俞躍輝 申請人:中國科學院上海微系統與信息技術研究所