平板顯示器及其製造方法
2023-05-06 22:54:56
專利名稱：平板顯示器及其製造方法
技術領域：
本發明涉及一種平板顯示器及其製造方法，更具體地，涉及一種根據如下方法製造的平板顯示器，該方法使用了較少的掩膜，並導致了高的亮度和簡化的製造。
背景技術：
通常，平板顯示器包括顯示板和驅動顯示板的驅動電路。顯示板和驅動電路通過不同的工藝製造，然後彼此粘接在一起。於是，存在一個問題，即每個組件的製造工藝複雜，且每個組件的生產成本高。
為了解決此問題，開發了一種技術，使得像素和驅動集成電路(IC)以如下方式形成在單一襯底上，該方式即像素排列在襯底的顯示區上，而驅動IC排列在襯底的非顯示區上。例如，在有機電致發光(EL)顯示器中，在顯示區上形成兩個薄膜電晶體(TFT)、一存儲電容器和一有機EL元件，在非顯示區上形成作為驅動電路元件的CMOS電晶體。
圖1是橫截面視圖，示出了具有用作驅動電路元件的CMOS電晶體的傳統平板顯示器。以下參照圖1給出製造傳統平板顯示器的方法。
首先，提供具有顯示區11和非顯示區15的透明絕緣襯底10。顯示區11包括形成有用於驅動像素的TFT的第一顯示區12，還包括其上形成有有機EL元件的第二顯示區13。非顯示區15包括其上形成有NMOS TFT的第一非顯示區16，還包括其上形成有PMOS TFT的第二非顯示區17。
在透明絕緣襯底10上形成有緩衝層。然後，使用第一掩膜在透明絕緣襯底10的緩衝層上形成第一至第三半導體層21至23。第一半導體層21排列在第一非顯示區16上，第二半導體層22排列在第二非顯示區17上。第三半導體層23排列在第一顯示區12上。
柵極絕緣層40形成在透明絕緣襯底10的整個表面上。第一至第三柵電極41至43使用第二掩膜形成在柵極絕緣層40上。第一柵電極41排列在第一半導體層21上方，第二柵電極42排列在第二半導體層22上方。第三柵電極43排列在第三半導體層22上方。
將第一柵電極41用作掩膜，在第一半導體層21內離子注入n型低密度雜質，以形成第一低密度源極區和漏極區37和38。
使用第三掩膜，在第一半導體層21內離子注入n型高密度雜質，以形成第一高密度源極區和漏極區31和32。
此處，第一半導體層21具有輕度摻雜的漏極(LDD)結構。然而，當略去離子注入工藝(用於形成第一低密度源極區和漏極區37和38)時，第一半導體層21具有一偏置(offset)結構。
使用暴露除第一非顯示區16以外的其餘部分的第四掩膜，在第二和第三半導體層22和23內離子注入p型高密度雜質，分別形成第二源極區和漏極區33和34、第三源極區和漏極區35和36。
此時，第三源極區和漏極區35和36通過離子注入p型雜質而形成，以形成作為驅動像素的TFT的PMOS TFT。然而，為了形成作為驅動像素的TFT的NMOS TFT，在第三掩膜工藝過程中，n型高密度雜質可能被離子注入到第三半導體層23內。
接著，在透明絕緣襯底10的整個表面上形成中間層絕緣層50。然後，使用第五掩膜，同時蝕刻柵極絕緣層40和中間層絕緣層50，以形成接觸孔51至56。
其後，使用第六掩膜，形成第一至第三源電極和漏電極61至66。第一至第三源電極和漏電極61至66分別通過接觸孔51至56電連接至第一至第三源極區和漏極區31至36。
鈍化層70形成在透明絕緣襯底10的整個表面上方。使用第七掩膜，蝕刻鈍化層70，形成通孔71。通孔71暴露第三源電極和漏電極65和66兩者之一的一部分。在圖1中，通孔71暴露第三漏電極66。
使用第八掩膜，像素電極80形成在第二顯示區13上方。像素電極80用作有機EL元件的下電極，並由透明導電材料製造。像素電極80還通過通孔71電連接至第三漏電極66。
平面層90形成在透明絕緣襯底10的整個表面上方，並使用第九掩膜進行蝕刻，以形成暴露像素電極80的一部分的開口部分91。
即使圖1未示出，有機EL層形成在像素電極80上以覆蓋開口部分91。此外，形成上電極，以覆蓋有機EL層。於是，傳統的平板顯示器得以完成。
然而，因為需要九個掩膜以製造如上所述的傳統平板顯示器，所以製造工藝非常複雜，從而降低了產量。另外，從形成在像素電極80上的有機EL層發射的光必須穿過若干層，包括柵極絕緣層40、中間層絕緣層50和鈍化層70。因此，自有機EL層發射的光中的大多數因多次反射而損失。結果，光透射率降低，顯示板的亮度也降低。
發明內容
為了克服上述問題，本發明的優選實施例給出了一種具有簡化的製造工藝的平板顯示器。
本發明的另一個目的是提供一種具有高亮度的平板顯示器。
為了實現以上目的，本發明的優選實施例提供了一種製造平板顯示器的方法，該顯示器至少包括第一至第四TFT，第一、第三和第四TFT具有第一導電類型，第二TFT具有第二導電類型。所述方法包括a)提供一具有非顯示區和顯示區的襯底，在非顯示區上形成有第一和第二TFT，在顯示區上形成有第三和第四TFT；b)在襯底上形成第一至第四TFT的第一至第四半導體層；c)在襯底的整個表面上形成柵極絕緣層；d)在柵極絕緣層上形成第一至第四導電構圖和像素電極，使得第一至第四導電構圖形成在第一至第四半導體層上方，且像素電極形成在顯示區的一部分上方；e)形成第一至第四柵電極和第五導電構圖，使得第一至第四柵電極分別形成在第一至第四導電構圖上，且第五導電構圖形成在像素電極上；f)在第一、第三和第四半導體層內離子注入第一導電類型的高密度雜質，形成第一導電類型的高密度源極區和漏極區；g)將第一至第四柵電極用作蝕刻掩膜，蝕刻第一至第四導電構圖；h)形成光致抗蝕劑構圖，以暴露非顯示區的與第二半導體層對應的部分；以及i)在第二半導體層內離子注入第二導電類型的高密度雜質，以形成第二導電類型的高密度源極區和漏極區。
在步驟(g)後，該方法還包括在第一至第四半導體層內離子注入第一導電類型的低密度雜質，形成第一導電類型的低密度源極區和漏極區。第二導電構圖具有足以整個覆蓋第二半導體層的寬度，且第一、第三和第四導電構圖具有一寬度，該寬度小於第一、第三和第四半導體層，但寬於第一、第三和第四柵電極。
本發明還提供一種製造平板顯示器的方法，該顯示器至少包括第一至第四TFT，使得第一、第三和第四TFT具有第一導電類型，而第二TFT具有第二導電類型，該方法包括a)提供一具有非顯示區和顯示區的襯底，在非顯示區上形成有第一和第二TFT，在顯示區上形成有第三和第四TFT；b)在襯底上形成第一至第四TFT的第一至第四半導體層；c)在襯底的整個表面上方形成柵極絕緣層；d)在柵極絕緣層上形成第一至第四導電構圖和像素電極，使得第一至第四導電構圖形成在第一至第四半導體層上方，且像素電極形成在顯示區的一部分上方；e)形成第一至第四柵電極和第五導電構圖，使得第一至第四柵電極分別形成在第一至第四導電構圖上，且第五導電構圖形成在像素電極上；f)在第二半導體層內離子注入第二導電類型的高密度雜質，形成第二導電類型的高密度源極區和漏極區；g)將第一至第四柵電極用作蝕刻掩膜，蝕刻第一至第四導電構圖；h)形成光致抗蝕劑構圖，以覆蓋非顯示區的與第二半導體層對應的部分；以及i)在第一、第三和第四半導體層內離子注入第一導電類型的高密度雜質，以形成第一導電類型的高密度源極和漏極區。
該方法還包括步驟在襯底的整個表面上方形成一中間層絕緣層；形成第一至第四源電極和漏電極，第一至第四源電極和漏電極電連接至第一至第四高密度源極區和漏極區，第四源電極和漏電極兩者之一連接至第五導電構圖；在襯底的整個表面上方形成平面層；以及蝕刻第五導電構圖和平面層以形成開口部分，該開口部分暴露像素電極的一部分。
第一、第三和第四導電構圖具有足以整個覆蓋第一、第三和第四半導體層的寬度，而第二導電構圖具有小於第二半導體層並小於第二柵電極的寬度。第五導電構圖具有等於或寬於像素電極的寬度。第一至第四導電構圖和像素電極由透明導電材料製成。第一至第四柵電極和第五導電構圖優選地由鋁(Al)或鋁合金製造。
本發明還提供一種平板顯示器。第一至第四半導體層形成在襯底上。第一至第四半導體層分別包括第一至第四源極區和漏極區。第二源極區和漏極區具有與第一、第三和第四源極區和漏極區不同的電導率。柵極絕緣層形成在襯底的整個表面上方。第一至第四導電構圖形成在柵極絕緣層的分別對應第一至第四半導體層的部分上方。第一至第四柵電極形成在第一至第四導電構圖上。像素電極形成在柵極絕緣層的鄰近第四導電構圖的部分上。在整個襯底上方形成中間層絕緣層。第一至第四源電極和漏電極分別接觸第一至第四源極區和漏極區。在整個襯底上方形成平面層。一開口部分暴露像素電極。
第一至第四導電構圖由與像素電極相同的材料製造。像素電極優選地由透明導電材料製造。第一至第四源極區和漏極區具有LDD結構或偏置結構。該平板顯示器還包括在像素電極上形成的第五導電構圖。
為了更全面地理解本發明及其優點，現在參考結合附圖的以下描述，其中，類似的附圖標記表示類似的部件，其中圖1是橫截面視圖，示出了具有作為驅動電路元件的CMOS電晶體的傳統平板顯示器；以及圖2A至2H是說明製造根據本發明的平板顯示器的工藝的橫截面視圖。
具體實施例方式
現在詳細參考本發明的優選實施例，其一個例子示於附圖。
以下，根據本發明的平板顯示器側重於有機EL顯示器得以描述。
參照圖2A，提供具有非顯示區401和顯示區405的透明絕緣襯底400。透明絕緣襯底400優選地由玻璃製造。非顯示區401包括其上形成有NMOS薄膜電晶體(TFT)的第一非顯示區402，還包括其上形成有PMOS TFT的第二非顯示區403。顯示區405包括其上形成有第一TFT和存儲電容器的第一顯示區406，還包括其上形成有第二TFT和有機EL元件的第二顯示區407。
緩衝層410形成在透明絕緣襯底400上。緩衝層410用於防止透明絕緣襯底400中包含的雜質離子擴散至形成在透明絕緣襯底400上的TFT內。
然後，在緩衝層410上沉積並用第一掩膜構圖多晶矽層，以形成第一至第四半導體層242、243、311和321。第一半導體層242布置在第一非顯示區402上方，第二半導體層243排列在第二非顯示區403上方。第三半導體層3 11排列在第一顯示區406上方，第四半導體層321排列在第二顯示區407上方。
或者，半導體層242、243、311和321可通過以下方法形成首先將非晶矽層沉積在緩衝層410上，並利用諸如準分子雷射退火(ELA)、固相結晶(SPC)或金屬誘導橫向結晶(MILC)的技術使之結晶，以在緩衝層410上形成多晶矽層，然後使用如前所述的第一掩膜構圖該多晶矽層。
現在參照圖2B，柵極絕緣層420形成在透明絕緣襯底400的整個表面上方。在柵極絕緣層420上，沉積透明導電材料層，並使用第二掩膜對其進行構圖，以形成像素電極323，並形成第一至第四導電構圖244、245、312和322。像素電極323形成在第二顯示區407的上方。第一至第四導電構圖244、245、312和322分別形成在第一至第四半導體層242、243、311和321上方。透明導電材料層優選地由氧化銦錫(ITO)或氧化銦鋅(IZO)製造。
第一導電構圖244具有比第一半導體層242窄，但比將在後續工藝中形成的第一柵電極寬的寬度。第三導電構圖312具有比第三半導體層311窄，但比將在後續工藝中形成的第三柵電極寬的寬度。第四導電構圖322具有比第四半導體層321窄，但比將在後續工藝中形成的第四柵電極窄的寬度。於是，在用於在後續工藝中形成源極區和漏極區的離子注入工藝過程中，第一、第三和第四導電構圖244、312和322用作離子終止層，以形成偏置區或形成輕度摻雜漏極(LDD)區。同時，第二導電構圖245具有足以覆蓋第二半導體層243的寬度。因此，第二導電構圖245用作離子終止層，以在後續離子注入工藝過程中防止n型雜質被注入到第二半導體層243內。
現在參照圖2C，第一金屬層沉積在襯底400的整個表面上方，並用第三掩膜構圖，以形成第一至第四柵電極248、247、314和325、第一電容器電極331和第五導電構圖323a。第一金屬層優選地用A1或Al合金製造。第一至第四柵電極248、247、314和325分別形成在第一至第四導電構圖244、245、312和322上，且每個分別具有比第一至第四導電構圖244、245、3 12和322窄的寬度。第五導電構圖323a形成在像素電極323上，並具有等於或寬於像素電極323的寬度。於是，在第一至第四導電構圖244、245、312和322的蝕刻工藝過程中，第五導電構圖323a用作蝕刻掩膜以防止像素電極323被蝕刻。
接著，將第一至第四導電構圖244、245、312和322用作掩膜，離子注入n型高密度雜質，以形成第一源極區和漏極區246-1和246-2、第三源極區和漏極區313-1和313-2，以及第四源極區和漏極區324-1和324-2。此處，因為第二半導體層243完全被第二導電構圖245覆蓋，所以n型高密度雜質未離子注入到第二半導體層243內。
接著，將第一至第四柵電極248、247、314和325用作蝕刻掩膜，蝕刻第一至第四導電構圖244、245、312和322的暴露部分。
現在參照圖2D，將柵電極248、314和325用作掩膜，在半導體層242、311和321內離子注入n型低密度雜質，形成第一源極區和漏極區249-1和249-2、第三源極區和漏極區315-1和315-2，以及第四源極區和漏極區326-1和326-2。於是，CMOS電晶體的NMOS TFT具有輕度摻雜的漏極(LDD)結構，且第一和第二TFT也具有LDD結構。
此時，當略去離子注入n型低密度雜質的工藝時，NMOS TFT與第一和第二TFT具有偏置結構。
同時，在CMOS電晶體的PMOS電晶體的第二半導體層243內離子注入n型低密度雜質，以形成低密度摻雜區251a-1和251a-2。然而，因為低密度摻雜區251a-1和251a-2在隨後的工藝中用p型高密度雜質反摻雜，所以這不影響PMOS電晶體的形成。
現在參照圖2E，在透明絕緣襯底400的整個表面上塗覆光致抗蝕劑層，並用第四掩膜對其構圖，形成光致抗蝕劑構圖250。光致抗蝕劑構圖250僅暴露第二非顯示區403。將光致抗蝕劑構圖250用作掩膜，在第二半導體層243內離子注入p型高密度雜質，以形成第二源極區和漏極區251-1和251-2。在此結合點處，低密度摻雜區251a-1和251a-2用p型高密度雜質反摻雜，並變成為p型高密度源極區和漏極區251-1和251-2。
現在參照圖2F，在去除光致抗蝕劑構圖250後，在透明絕緣襯底400的整個表面上方形成中間層絕緣層430。使用第五掩膜蝕刻中間層絕緣層430，以形成接觸孔431至439。接觸孔431和432分別暴露第一高密度源極區和漏極區246-1和246-2。接觸孔433和434分別暴露第二源極區和漏極區251-1和251-2。接觸孔435和436分別暴露第三高密度源極區和漏極區313-1和313-2。接觸孔437和438分別暴露第四高密度源極區和漏極區324-1和324-2。接觸孔439暴露像素電極323上第五導電構圖323a的一部分。
現在參照圖2G，第二金屬層沉積在透明絕緣襯底400的整個表面上方，並用第六掩膜構圖，以形成第一源電極和漏電極441和442a、第二源電極和漏電極442b和443、第三源電極和漏電極444和445，以及第四源電極和漏電極456和457。第二漏電極442b和第三漏電極445一體形成。第四漏電極457在第一電容器電極311上方延伸，也用作第二電容器電極。
第一源電極和漏電極441和442a分別通過接觸孔431和432電連接至第一源極區和漏極區246-1和246-2。第二源電極和漏電極442b和443分別通過接觸孔433和434電連接至第二源極區和漏極區251-1和251-2。第三源電極和漏電極444和445分別通過接觸孔435和436電連接至第三源極區和漏極區313-1和313-2。第四源電極和漏電極456和457分別通過接觸孔435和436電連接至第四源極區和漏極區324-1和324-2。第四漏電極457通過接觸孔439也電連接至第五導電構圖323a。
現在參照圖2H，平面層460形成在透明絕緣襯底400的整個表面上方。然後，用第七掩膜構圖第五導電構圖323a和平面層460，以形成開口部分465。開口部分465暴露像素電極323的一部分。在此結合點上，開口部分465的尺寸小於像素電極323的尺寸，使得將在後續工藝中形成的有機EL層不與像素電極323的邊緣鄰接。
接著，即使圖2H未示出，在像素電極323上形成有機EL層，以覆蓋開口部分465。形成上電極以覆蓋有機EL層。於是，NMOS TFT 510形成在第一非顯示區402上，PMOS TFT 520形成在第二非顯示區403上。另外，第一TFT530和存儲電容器550形成在第一顯示區406上，第二TFT540和有機EL元件560形成在第二顯示區407上。
在根據本發明的平板顯示器中，排列在顯示區上的第一和第二TFT是NMOS電晶體，但第一和第二TFT可以變成PMOS電晶體。在此情況下，如圖2B所示，第二至第四導電構圖245、312和322被形成，以完全覆蓋第二至第四半導體層243、311和321。其後，僅在第一半導體層242內離子注入n型高密度雜質。此外，如圖2E所示，光致抗蝕劑構圖250被形成來暴露除第一非顯示區402以外的其餘部分。然後，在第二至第四半導體層243、311和321內離子注入p型高密度雜質。
此外，可以略去形成第一至第四導電構圖的工藝。
如此處所述，本發明提供了多種優點。因為平板顯示器通過七道掩膜工藝製造，所以製造工藝明顯簡化，從而提高了產量。另外，因為具有偏置結構或LDD結構的TFT可以無需額外的掩膜而製造，所以可以提高開/關電流比。此外，因為在像素電極323下方未形成鈍化層和中間層絕緣層，所以從有機EL層發射的光的透射率明顯提高，從而提高顯示板的亮度。
雖然本發明已經參照其優選實施例具體顯示和說明，但是本領域技術人員應當理解的是，在不脫離本發明的精髓和範圍的情況下，可對其作出形式和細節上的前述和其它改變。
權利要求
1.一種製造平板顯示器的方法，該顯示器至少包括第一至第四薄膜電晶體，第一、第三和第四薄膜電晶體具有第一導電類型，第二薄膜電晶體具有第二導電類型，該方法包括a)提供一具有非顯示區和顯示區的襯底，在該非顯示區上形成有第一薄膜電晶體和第二薄膜電晶體，在該顯示區上形成有第三薄膜電晶體和第四薄膜電晶體；b)在襯底上形成第一至第四薄膜電晶體的第一至第四半導體層；c)在襯底的整個第一表面上方形成柵極絕緣層；d)在柵極絕緣層上形成第一至第四導電構圖和像素電極，第一至第四導電構圖形成在第一至第四半導體層上方，像素電極形成在顯示區的一部分上方；e)形成第一至第四柵電極和第五導電構圖，第一至第四柵電極分別形成在第一至第四導電構圖上，第五導電構圖形成在像素電極上；f)在第一、第三和第四半導體層內離子注入第一導電類型的高密度雜質，以形成第一導電類型的高密度源極區和漏極區；g)將第一至第四柵電極用作蝕刻掩膜，來蝕刻第一至第四導電構圖；h)形成光致抗蝕劑構圖，以暴露非顯示區的與第二半導體層對應的部分；以及i)在第二半導體層內離子注入第二導電類型的高密度雜質，以形成第二導電類型的高密度源極區和漏極區。
2.如權利要求1所述的方法，其特徵在於，還包括j)在襯底的所述整個第一表面上方形成中間層絕緣層；k)形成第一至第四源電極和漏電極，第一至第四源電極和漏電極分別電連接至第一至第四高密度源極區和漏極區，第四源電極和漏電極兩者之任一電連接至第五導電構圖；l)在襯底的所述整個第一表面上方形成平面層；以及m)蝕刻第五導電構圖和平面層以形成開口部分，該開口部分暴露像素電極的一部分。
3.如權利要求1所述的方法，其特徵在於，第二導電構圖具有足以整個覆蓋第二半導體層的寬度，且第一、第三和第四導電構圖具有一寬度，該寬度分別小於第一、第三和第四半導體層，且分別寬於第一、第三和第四柵電極。
4.如權利要求1所述的方法，其特徵在於，第五導電構圖具有等於或大於像素電極的寬度。
5.如權利要求1所述的方法，其特徵在於，在步驟(g)之後還包括在第一至第四半導體層內離子注入第一導電類型的低密度雜質，以形成第一導電類型的低密度源極區和漏極區。
6.如權利要求1所述的方法，其特徵在於，第一至第四導電構圖和像素電極由透明導電材料構成。
7.如權利要求1所述的方法，其特徵在於，第一至第四柵電極和第五導電構圖由鋁或鋁合金製成。
8.一種製造平板顯示器的方法，該顯示器至少包括第一至第四薄膜電晶體，第一、第三和第四薄膜電晶體具有第一導電類型，且第二薄膜電晶體具有第二導電類型，該方法包括a)提供一具有非顯示區和顯示區的襯底，在該非顯示區上形成有第一和第二薄膜電晶體，在該顯示區上形成有第三和第四薄膜電晶體；b)在襯底上形成第一至第四薄膜電晶體的第一至第四半導體層；c)在襯底的整個第一表面上方形成柵極絕緣層；d)在柵極絕緣層上形成第一至第四導電構圖和像素電極，第一至第四導電構圖形成在第一至第四半導體層上方，像素電極形成在顯示區的一部分上方；e)形成第一至第四柵電極和第五導電構圖，第一至第四柵電極分別形成在第一至第四導電構圖上，第五導電構圖形成在像素電極上；f)在第二半導體層內離子注入第二導電類型的高密度雜質，以形成第二導電類型的高密度源極區和漏極區；g)將第一至第四柵電極用作蝕刻掩膜，來蝕刻第一至第四導電構圖；h)形成光致抗蝕劑構圖，以覆蓋非顯示區的與第二半導體層對應的部分；以及i)在第一、第三和第四半導體層內離子注入第一導電類型的高密度雜質，以形成第一導電類型的高密度源極區和漏極區。
9.如權利要求8所述的方法，其特徵在於，還包括j)在襯底的所述整個第一表面上方形成中間層絕緣層；k)形成第一至第四源電極和漏電極，第一至第四源電極和漏電極分別電連接至第一至第四高密度源極區和漏極區，第四源電極和漏電極兩者之任一電連接至第五導電構圖；l)在襯底的所述整個第一表面上方形成平面層；以及m)蝕刻第五導電構圖和平面層以形成開口部分，該開口部分暴露像素電極的一部分。
10.如權利要求8所述的方法，其特徵在於，第一、第三和第四導電構圖分別具有足以整個覆蓋第一、第三和第四半導體層的寬度，第二導電構圖具有一寬度，該寬度小於第二半導體層並小於第二柵電極。
11.如權利要求8所述的方法，其特徵在於，第五導電構圖具有等於或大於像素電極的寬度。
12.如權利要求8所述的方法，其特徵在於，第一至第四導電構圖和像素電極由透明導電材料構成。
13.如權利要求8所述的方法，其特徵在於，第一至第四柵電極和第五導電構圖由鋁或鋁合金製成。
14.一種平板顯示器，包括形成在襯底上的第一至第四半導體層，該第一至第四半導體層分別包括第一至第四源極區和漏極區，第二源極區和漏極區具有與第一、第三和第四源極區和漏極區不同的電導率；形成在襯底的整個第一表面上方的柵極絕緣層；形成在柵極絕緣層部分上、並分別對應第一至第四半導體層的第一至第四導電構圖；形成在第一至第四導電構圖上的第一至第四柵電極；形成在柵極絕緣層的鄰近第四導電構圖的部分上的像素電極；在襯底的所述整個第一表面上方形成的中間層絕緣層；分別接觸第一至第四源極區和漏極區的第一至第四源電極和漏電極；在襯底的所述整個第一表面上方形成的平面層；以及暴露像素電極的開口部分。
15.如權利要求14所述的顯示器，其特徵在於，第一至第四導電構圖由與像素電極相同的材料構成。
16.如權利要求15所述的顯示器，其特徵在於，像素電極由透明導電材料構成。
17.如權利要求14所述的顯示器，其特徵在於，第一至第四源極區和漏極區具有輕度摻雜的漏極結構或偏置結構。
18.如權利要求14所述的顯示器，其特徵在於，還包括在像素電極上形成的第五導電構圖。
全文摘要
一種平板顯示器及其製造方法。顯示器至少包括第一至第四薄膜電晶體。方法包括:提供具有非顯示區和顯示區的襯底;在襯底上形成第一至第四薄膜電晶體的第一至第四半導體層;在襯底整個表面上形成柵極絕緣層;在柵極絕緣層上形成第一至第四導電構圖和像素電極;形成第一至第四柵電極和第五導電構圖;在第一、三和四半導體層內離子注入第一導電類型的高密度雜質,形成第一導電類型的高密度源極和漏極區;將第一至第四柵電極用作蝕刻掩膜蝕刻第一至第四導電構圖;形成光致抗蝕劑構圖以暴露非顯示區與第二半導體層對應的部分;第二半導體層內離子注入第二導電類型的高密度雜質以形成第二導電類型的高密度源極和漏極區。
文檔編號H01L29/786GK1381898SQ0210582
公開日2002年11月27日 申請日期2002年4月11日 優先權日2001年4月13日
發明者金昌樹, 李相沅 申請人:三星Sdi株式會社