N和p溝道電晶體的利用正主體偏壓的自適應閾電壓控制的製作方法
2023-05-06 15:25:41
專利名稱：N和p溝道電晶體的利用正主體偏壓的自適應閾電壓控制的製作方法
背景技術：
發明領域本發明涉及閾電壓控制領域，更詳細地說，涉及利用反饋控制系統來控制電晶體的閾電壓，以便以這樣的方式偏置電晶體的體電壓，即，將所述閾電壓降低到所需數值。
先有技術說明近幾年來，在維持高可靠性的同時降低加到集成電路(IC)上的電源電壓以降低功耗的需要已導致IC的速度顯著下降。在先有技術中曾試圖通過控制電晶體的閾電壓來緩和這個問題。在1976年的IEEE國際固體電路會議上，Masaharu Kuba，Ryoachi Hori，Osamu Minata，和Kikuji Sato發表一篇文章，題目為「A Threshold VoltageControlling Circuit for Short Channel MOS Integrated Circuits」，其中閾值控制電路，通過利用負反饋調節MOSIC晶片的襯底電壓，可以在器件製造過程中自動設置無波動的電路閾電壓。而且，在1994年的IEEE專用集成電路會議上，Tsuguo Kobayashi和TakayasuSakurai發表一篇文章，題目為「Self-adjusting Threshold-VoltageScheme(SATS)for Low-Voltage High-Speed Operation」，其中採用自襯底偏壓技術來減小閾電壓的波動。在這些文章中提出的這些技術的一個主要困難是對於n溝道電晶體來說，相對於地以錯誤的方向(例如負方向)偏置電晶體主體，因此需要額外的電源和更複雜的控制器。
發明概述本發明特別是在低電源電壓從而保持低功耗的情況下提高了集成電路的速度，同時又維持了高可靠性。本發明僅僅以相對於地的正方向偏置n溝道電晶體的電晶體主體，並且僅僅以相對於地的負方向偏置p溝道電晶體的電晶體主體，從而簡化了先有技術並省去了額外電源的成本。
附圖的簡要說明
圖1示出n溝道FET在各種體電壓下柵極電壓對漏極電流的特性曲線圖；圖2示出p溝道FET在各種體電壓下柵極電壓對漏極電流的特性曲線圖；圖3示出在有和沒有本發明的自適應閾電壓控制時，相對柵極延遲與電源電壓的關係曲線圖；以及圖4示出本發明的示意圖。
優選實施例的詳細說明本發明對n溝道電晶體和p溝道電晶體同樣有效，用於p溝道電晶體的電路和用於n溝道電晶體的電路基本上相同，只是n溝道電晶體和p溝道電晶體以相反的方向工作。
圖1示出體電壓對n溝道FET的柵極電壓/漏極電流特性的實際影響。曲線10N表示+0.5體電壓下的特性曲線，曲線11N表示0.0體電壓下的特性曲線，曲線12N表示-0.5體電壓下的特性曲線，曲線13N表示-1.0體電壓下的特性曲線，曲線14N表示-1.5體電壓下的特性曲線，曲線15N表示-2.0體電壓下的特性曲線，而曲線16N表示-2.5體電壓下的特性曲線。(所有體電壓都相對於源極)。應當指出，在額定的0.0體電壓下，閾電壓(即電晶體導通時的柵極電壓)為0.7伏左右，見箭頭20。
對於p溝道FET，體電壓對柵極電壓/漏極電流特性的影響和對n溝道FET的影響大致相同，只是適合p溝道FET的符號慣例不同，見圖2。在圖2中，所有體電壓都相對於源極，曲線10P表示-0.5體電壓下的特性曲線，曲線11P表示0.0體電壓下的特性曲線，曲線12P表示+0.5體電壓下的特性曲線，曲線13P表示+1.0體電壓下的特性曲線，曲線14P表示+1.5體電壓下的特性曲線，曲線15P表示+2.0體電壓下的特性曲線，而曲線16P表示+2.5體電壓下的特性曲線。還應當指出，在額定0.0體電壓下，閾電壓(即電晶體導通時的柵極電壓)為0.7伏左右，見箭頭20。(在此文中，把增強型p溝道電晶體的閾值看作正值。)在本發明中，我僅將正電壓加到n溝道電晶體主體上，例如在0.0到+0.5伏之間(即圖1的曲線11N和10N之間)，於是將閾電壓控制在0.7伏以下(箭頭20)。同理，我僅將負電壓加到p溝道電晶體主體上，例如在0.0到-0.5伏之間(即圖2的曲線11P和10P之間)，於是將閾電壓控制在0.7伏以下(箭頭20)。
圖3(既適用於n溝道電晶體也適用於p溝道電晶體)示出在用和不用本發明時在最壞的情況下CMOS邏輯門的歸一化柵極相對延遲與電源電壓VDD的關係曲線。使用Honeywell絕緣體基外延矽(SOI)電晶體的最壞情況的閾電壓變化來獲得圖示數值。使用的溫度範圍為-55℃到+125℃。曲線22示出不用本發明時的測試，應當指出，當所加電壓VDD接近於1.0時，延遲從大約1.0單位改變到30到40單位(偏離刻度)。曲線24示出利用本發明時的測試，應當指出，現在延遲從大約0.7單位改變到8.0單位。利用本發明時，發現在+125℃時的最大閾電壓大約為0.68伏。在-55℃時的最小閾電壓大約為0.75伏。還應當指出，利用本發明時，在VDD為1.8伏時，延遲減少了約30％，VDD為1.5伏時，延遲減少了約40％，VDD為1.2伏時，延遲減少到原來的七分之一。所以，本發明允許使用低達1.0伏的電源電壓，圖中以虛線26表示，而不用本發明時，在電源電壓為1.0伏時速度太慢，實際利用已不可能。
圖4示出利用p溝道和n溝道CMOS電晶體的本發明優選實施例的示意圖。圖中，控制器的上部是n溝道控制器30N，產生輸出端BN，控制器的下部是p溝道控制器30P，產生輸出端BP。上下部分都利用四個子電路1)恆流源，分別用虛線框36N和36P表示，2)參考電壓電路，分別用虛線框40N和40P表示，3)箝位電路，分別用虛線框44N和44P表示，以及4)輸出電路，分別用虛線框48N和48P表示。
恆流源36N和36P是先有技術中已知的常用電路，不再作詳細說明。源36N所產生的恆定電流標為Icn，源36P所產生的恆定電流標為Icp。應當指出，由於對p溝道電晶體和n溝道電晶體的符號約定，Icn示為流出恆流源36N，而Icp示為流入恆流源36P。除了在n溝道控制器中使用n溝道電晶體和在p溝道控制器中使用p溝道電晶體外，控制器30的其餘部分都相同，即，參考電路40P和參考電路40N相同，箝位電路44P和箝位電路44N相同，輸出電路48P和輸出電路48N相同。所以，p溝道控制器30P和n溝道控制器30N以相同的方式工作，只是方向相反。
如上所述，n溝道控制器利用的是加在電晶體主體端子子的正電壓而不是負電壓所控制的偏壓(即在圖1的曲線11N和10N之間)。在先有技術中，n溝道電晶體開始的閾值太低，所以必需對電晶體主體加負電壓，以將其閾值提高到所需數值。這就要求有一個附加電源。在本發明中，n溝道電晶體以從正好到太高的閾值開始，因而增加而不是降低加到電晶體主體的電壓就可以得到所需閾值，而不需附加電源。
在圖4中，n溝道控制器30N的恆流源36N示為接收電源電壓VDD並產生到達連接點50N的恆定電流Icn。連接點50N又連接到a)參考電路40N中電晶體T1的漏極端子；b)輸出電路48N中電晶體T3的柵極端子；以及c)箝位電路44N中電晶體T6的柵極和漏極端子。箝位電路44N還有電晶體T7，其主體端子子連接到電晶體T6的主體端子和源極端子，而其源極端子、柵極端子和漏極端子全都接地。參考電壓VRN通過連線51N加到參考電路40N中電晶體T1的柵極端子和輸出電路48N中電晶體T2的柵極端子。T1主體上的電壓通過連線52N連接到a)電晶體T2的漏極端子；b)電晶體T3的源極端子；c)輸出電路48N中連接點54N處的電晶體T2和T3的主體端子；以及d)輸出端BN。連接點54N處的電壓是來自輸出電路48N的反饋電壓，並提供給電晶體T1的主體端子和控制器30N的輸出端BN。假定，集成電路中其餘部分的n溝道電晶體以與n溝道電晶體T1基本上相同的方式工作，n溝道電晶體T1(如下所示)提供為獲得電晶體T1以及集成電路中其它n溝道電晶體的所需閾值所必要的幅度的體電壓。所以，輸出端BN用來連接印刷電路中的n溝道電晶體(用電晶體T20代表)，以提供用虛線56N表示的閾值控制電壓。
如上所述，在p溝道控制器中，偏壓由加到電晶體主體端子的負電壓控制(即圖2中曲線11P和10P之間)。在本發明中，相對於電源電壓而言，p溝道電晶體開始的閾值就從正好到太低，降低而不是增加加到電晶體主體的電壓就可以得到所需閾值，而不需附加電源。
p溝道控制器30P的恆流源36P與恆流源36N稍有不同，即，電晶體T13和T14位於恆流源36N中設置電阻器R的位置。這種電路在業界已眾所周知，不再詳述。
p溝道控制器30P的恆流源36P示為接收電源電壓VDD並產生到達連接點50P的恆定電流Icp。連接點50P又連接到a)參考電路40P中電晶體T8的漏極端子；b)輸出電路48P中電晶體T10的柵極端子；以及c)箝位電路44P中電晶體T11的柵極和漏極端子。箝位電路44P還有電晶體T12，其主體端子連接到電晶體T11的主體端子和源極端子，而其源極端子、柵極端子和漏極端子全都連接到電源VDD。參考電壓VRP通過連線51P加到參考電路40P中電晶體T8的柵極端子和輸出電路48P中電晶體T9的柵極端子。電晶體T8主體端子上的電壓通過連線52P連接到a)電晶體T9的漏極端子；b)電晶體T10的源極端子；c)輸出電路48P中連接點54P處的電晶體T9和T10的主體端子；以及d)輸出端BP。連接點54P處的電壓是來自輸出電路48P的反饋電壓，並提供給電晶體T8的主體端子和控制器30N的輸出端BP。假定，集成電路中其餘部分的p溝道電晶體以與p溝道電晶體T8基本上相同的方式工作，p溝道電晶體T8(如下所示)提供為獲得電晶體T8以及集成電路中其它p溝道電晶體的所需閾值所必要的幅度的體電壓。所以，輸出端BP用來連接印刷電路中的p溝道電晶體(用電晶體T22代表)，以提供用虛線56P表示的閾值控制電壓。
在n溝道控制器30N工作時，如果假定T1的閾電壓為例如0.6伏，參考電壓VRN為0.5伏，則T1會「斷開」，且由於電流ICN流入連接點54N，電晶體T3柵極上的電壓開始增加。連接點54N處的反饋，即電晶體T1的體電壓，開始正向增加，且如圖1所示，隨體電壓增加，閾電壓下降。
當反饋電壓達到參考電壓VRN，即0.5伏時，電晶體T1「導通」，且恆定電流Icn開始流過電晶體T1。這就降低了加到電晶體T3柵極的電壓，連接點54N的輸出開始下降。當電晶體T1的體電壓正好足夠高，可使加到電晶體T3柵極上的電壓維持在能使電流流過電晶體T1並以恆定電平流到電晶體T3柵極的數值時，就達到平衡狀態。這時。電晶體T1(以及所有的n溝道電晶體，例如集成電路中的T20)的閾值都將為所需閾值。應當指出，改變VRN的值，可以改變所需閾電壓。因此，在同一個晶片上可以獲得多個不同數值的閾電壓，且不用改變工藝過程就可改變給定零件類型的閾電壓。
箝位電路44N不一定需要，但在某些情況下，電晶體T1的體電壓的增加可能總不夠高，總達不到平衡。在此情況下，箝位電路44N可使增加停止。可以看出電晶體T6和T7接收和電晶體T3柵極相同的電壓，其工作很像兩個串聯的二極體。於是，當連接點50N的電壓達到預定數值時，電流將流經箝位電路44N到地並防止電晶體T1的體電壓繼續增加。雖然在所述點所達到的閾電壓對於n溝道電晶體並不理想，但比起不用本發明的情況，這仍是一個相當低的閾值。
在p溝道控制器30P工作時，如果假定T8的閾電壓為例如0.6伏，參考電壓VRP為低於VDD的0.5伏，則T8會「斷開」，且由於電流Icn流出連接點50P，電晶體T10柵極上的電壓開始下降。連接點54P處的反饋，即電晶體T8的體電壓，開始負向下降，且如圖2所示，隨體電壓下降，閾電壓下降。
當反饋電壓達到參考電壓VRP，即0.5伏時，電晶體T8「導通」，且恆定電流Icp開始流過電晶體T8。這就增加了加到電晶體T10柵極的電壓，連接點54P的輸出開始下降。當電晶體T8的體電壓正好足夠高，可使加到電晶體T10柵極上的電壓維持在能使電流流過電晶體T8並以恆定電平流到電晶體T10柵極的數值時，就達到平衡狀態。這時。電晶體T8(以及所有的p溝道電晶體，例如集成電路中的T22)的閾值都將為所需閾值。應當指出，改變VRP的值，可以改變所需閾電壓。因此，在同一個晶片上可以獲得多個不同數值的閾電壓，且不用改變工藝過程就可改變給定零件類型的閾電壓。
和箝位電路44N一樣，箝位電路44P不一定需要，但在某些情況下，電晶體T8的體電壓的下降可能總不夠低，總達不到平衡。在此情況下，箝位電路44P可使下降停止。可以看出，電晶體T11和T12接收和電晶體T10柵極相同的電壓，其工作很像兩個串聯的二極體。於是，當連接點50P的電壓達到預定數值時，電流將流經箝位電路44P到地並防止電晶體T8的體電壓繼續下降。雖然在所述點所達到的閾電壓對於p溝道電晶體並不理想，但比起不用本發明的情況，這仍是一個相當低的閾值。
可見，p溝道控制器和n溝道控制器的工作一樣，只是輸出電路40P所產生的電壓相對於電源電壓為負，且參考電路40P對負反饋電壓作出響應，產生負偏壓加到p溝道電晶體主體上，並產生閾電壓的降低的絕對值，在p溝道電晶體的情況下，這仍會提高工作速度。
以上可見我已提供一種有負反饋的改進的閾電壓源，向n溝道電晶體主體提供正偏壓，向p溝道電晶體主體提供負偏壓，從而提高速度而不需附加的電源。本專業的技術人員可以作許多變化。例如，可以使用除36P和36N之外的恆流源，除箝位電路44P和44N外的箝位電路可以代用，除電路48P和48N外的輸出電路也可使用，只要加到參考電晶體T1主體的反饋電壓是如本文所述的方式加以控制。所以我不希望本發明被限制在結合優選實施例所作的具體說明上。本發明的範圍由所附權利要求書確定。
權利要求
1.一種互補金屬氧化物半導體電晶體閾值控制器，它包括具有主體的參考電晶體，其上的電壓可以按照第一方向改變，以降低所述參考電晶體的閾電壓；反饋電路，可以用來產生按照所述第一方向增加的反饋電壓；以及一種裝置，它連接所述參考電晶體的所述主體以接收所述反饋電壓，以便將所述參考電晶體的所述閾值降低到所需數值。
2.如權利要求1所述的裝置，其特徵在於加到所述參考電晶體的反饋電壓的增加用來降低所述反饋電壓的幅度，直到達到所述閾值由所述反饋電壓維持在所需數值的平衡狀態為止。
3.如權利要求1所述的裝置，其特徵在於所述控制器是n溝道電晶體閾值控制器，所述參考電晶體是具有主體的n溝道電晶體，所述方向為正向，且所述反饋電路可以產生正電壓。
4.如權利要求3所述的控制器，其特徵在於還包括參考電壓源，且所述參考電晶體的柵極連接到所述參考電壓源。
5.如權利要求4所述的控制器，其特徵在於還包括恆流源，且所述參考電晶體的漏極連接到所述恆流源。
6.如權利要求5所述的控制器，其特徵在於所述反饋電路包括第一輸出電晶體，其柵極連接到所述恆流源。
7.如權利要求6所述的控制器，其特徵在於所述反饋電路包括第二輸出電晶體，其柵極連接到所述參考電壓源。
8.如權利要求7所述的控制器，其特徵在於所述第二輸出電晶體的源極接地。
9.如權利要求8所述的控制器，其特徵在於還包括電源電壓源，且所述第一輸出電晶體的漏極連接到所述電源電壓源。
10.如權利要求9所述的控制器，其特徵在於所述第一輸出電晶體包括源極，所述第二輸出電晶體包括漏極，所述漏極連接到所述第一輸出電晶體的所述源極，且所述第二輸出電晶體的主體連接到所述參考電晶體的主體，以便向其提供所述正電壓。
11.如權利要求10所述的控制器，其特徵在於還包括連接到所述參考電晶體主體的輸出端，用於向下遊n溝道電晶體提供所述正電壓。
12.如權利要求3所述的控制器，其特徵在於還包括連接到所述反饋電路的箝位電路，用於防止所述正電壓超過預定數值。
13.如權利要求11所述的控制器，其特徵在於還包括連接到所述第一輸出電晶體柵極的箝位電路，以防止加到所述參考電晶體主體的所述正電壓超過預定數值。
14.如權利要求1所述的裝置，其特徵在於所述控制器是p溝道電晶體閾值控制器，所述參考電晶體是具有主體的p溝道電晶體，所述方向為負向，且所述反饋電路可以產生負電壓。
15.如權利要求14所述的控制器，其特徵在於還包括參考電壓源，且所述參考電晶體的柵極連接到所述參考電壓源。
16.如權利要求15所述的控制器，其特徵在於還包括恆流源，且所述參考電晶體的漏極連接到所述恆流源。
17.如權利要求16所述的控制器，其特徵在於所述反饋電路包括第一輸出電晶體，其柵極連接到所述恆流源。
18.如權利要求17所述的控制器，其特徵在於所述反饋電路包括第二輸出電晶體，其柵極連接到所述參考電壓源。
19.如權利要求18所述的控制器，其特徵在於所述第一輸出電晶體的漏極接地。
20.如權利要求19所述的控制器，其特徵在於還包括電源電壓源，且所述第二輸出電晶體的源極連接到所述電源電壓源。
21.如權利要求20所述的控制器，其特徵在於所述第一輸出電晶體包括源極，所述第二輸出電晶體包括漏極，所述漏極連接到所述第一輸出電晶體的所述源極，且所述第二輸出電晶體的主體連接到所述參考電晶體的主體，以便向其提供所述負電壓。
22.一種控制互補金屬氧化物半導體電晶體的閾值以提高速度同時持功耗的方法，包括參考電晶體和反饋電路，所述參考電晶體具有源極、柵極、漏極和主體，其中所述主體上的電壓按照第一方向增加時可產生降低的閾值，所述方法包括以下步驟A.連接反饋電路，以便產生按照第一方向增加的反饋電壓；B.連接所述參考電晶體主體以從所述反饋電路接收所述反饋電壓，以便將所述參考電晶體的閾值降低到所需數值。
23.如權利要求22所述的方法，其特徵在於還包括以下步驟C.向所述參考電晶體的所述柵極提供參考電壓源。
24.如權利要求23所述的方法，其特徵在於還包括以下步驟D.向所述參考電晶體的所述漏極提供恆流源。
25.如權利要求24所述的方法，其特徵在於所述反饋電路包括具有源極、柵極、漏極和主體的第一輸出電晶體，以及所述方法還包括以下步驟E.把所述第一輸出電晶體的所述柵極連接到所述恆流源。
26.如權利要求25所述的方法，其特徵在於所述反饋電路包括具有源極、柵極、漏極和主體的第二輸出電晶體，以及所述方法還包括以下步驟F.把所述第二輸出電晶體的所述柵極連接到所述參考電壓源。
27.如權利要求26所述的方法，其特徵在於包括電源電壓源，以及所述方法還包括以下步驟G.對於n溝道電晶體，將所述第二輸出電晶體的所述源極接地，而對於p溝道電晶體，將將所述第二輸出電晶體的所述源極連接到所述電源電壓源。
28.如權利要求27所述的方法，其特徵在於還包括以下步驟H.把所述第二輸出電晶體的所述漏極以及所述第一和第二輸出電晶體的主體連接到所述參考電晶體主體，以便向其提供所述反饋電壓。
29.如權利要求28所述的方法，其特徵在於還包括以下步驟I.把所述參考電晶體的主體連接到輸出端，以便向下遊互補金屬氧化物半導體電晶體提供所述反饋電壓。
30.如權利要求22的方法，其特徵在於包括箝位電路，以及所述方法還包括以下步驟J.把所述反饋電路連接到所述箝位電路，以便防止所述電壓超過預定數值。
31.如權利要求29所述的方法，其特徵在於還包括箝位電路，以及所述方法還包括以下步驟將所述第一輸出電晶體的所述柵極連接到所述箝位電路，以便防止加到所述參考電晶體主體上的所述電壓超過預定數值。
32.一種閾值控制器，它包括電源電壓源；第一參考電壓源；第一恆流源；第一參考電路，所述第一參考電路包括n溝道電晶體，後者具有連接到所述第一參考電壓源的柵極，並且具有源極、漏極和主體；第一輸出電路，它包括第一和第二n溝道輸出電晶體，每個n溝道輸出電晶體都有源極、柵極、漏極和主體；一種裝置，它將所述第一輸出電路中的所述第一和第二電晶體主體連接到所述第一輸出電路的所述第一電晶體的所述源極和所述第一輸出電路的所述第二電晶體的所述漏極；一種裝置，它將所述第一參考電路的所述電晶體主體連接到所述第一輸出電路中所述第一和第二電晶體主體；第二參考電路，它包括p溝道電晶體，所述p溝道電晶體具有源極、柵極、漏極和主體；第二參考電壓源；第二恆流源；第二參考電路，所述第二參考電路包括p溝道電晶體，所述p溝道電晶體具有連接到所述第二參考電壓源的柵極，並且具有源極、漏極和主體；第二輸出電路，它包括第一和第二p溝道輸出電晶體，每個所述p溝道輸出電晶體具有源極、柵極、漏極和主體；一種裝置，它將所述第二輸出電路中的所述第一和第二電晶體主體連接到所述第二輸出電路的所述第一電晶體的所述源極和所述第二輸出電路的所述第二電晶體的所述漏極；一種裝置，它將所述第二參考電路的所述電晶體主體連接到所述第二輸出電路中所述第一和第二電晶體主體；一種裝置，它將所述參考電路中所述p溝道電晶體的漏極和所述輸出電路中所述第一電晶體的柵極連接到所述恆流源；一種裝置，它將所述參考電路中所述電晶體的柵極和所述輸出電路中所述第二電晶體的柵極連接到所述參考電壓源；輸出裝置，它分別連接到所述參考電路中所述電晶體主體，以便向下遊的n溝道電晶體和p溝道電晶體提供信號。
全文摘要
用於CMOS電晶體的閾值控制電路，其中利用反饋電路來控制n溝道參考電晶體主體上的電壓，以便在主體上產生正電壓並將參考電晶體的閾值降低到所需數值，並且利用反饋電路來控制p溝道參考電晶體主體上的電壓，以便在主體上產生負電壓並將參考電晶體的閾值降低到所需數值。
文檔編號H03K19/094GK1643680SQ03805945
公開日2005年7月20日 申請日期2003年1月15日 優先權日2002年1月15日
發明者D·E·福爾克森 申請人:霍尼韋爾國際公司