一種晶片及其製造方法、電子設備與流程
2023-11-06 22:02:25
1.本技術涉及電子電路的技術領域，具體而言，涉及一種晶片及其製造方法、電子設備。
背景技術：
2.晶片中往往會存在高速信號的傳輸，而晶片中存在的寄生電容會影響高速信號的完整性。在現有的晶片布局中，通常利用靠近襯底的金屬層作為高速信號的傳輸路徑。但是，本技術發明人發現：在該金屬層的下方會具有多層掩膜層，而該多層掩膜層和靠近襯底的金屬層會產生較大的寄生電容，從而極大地影響了高速信號的完整性。
技術實現要素：
3.本技術提供一種晶片及其製造方法、電子設備，以解決現有技術的晶片中會產生較大的寄生電容，從而極大地影響了高速信號的完整性的問題。
4.第一方面，本技術提供一種晶片，包括：襯底和設置於襯底上的多層金屬層，襯底包括第一連接點和第二連接點；每層金屬層中均設置有金屬傳輸線，所述金屬傳輸線用於連接所述第一連接點和所述第二連接點。
5.本技術實施例中，由於距離襯底越遠的金屬傳輸線與掩膜層越遠，金屬傳輸線與掩膜層之間產生的寄生電容越小。因此，在多層金屬層中設置金屬傳輸線時，距離襯底越遠的金屬傳輸線與掩膜層之間產生的寄生電容越小，相較於現有的利用靠近襯底的金屬層作為高速信號的傳輸路徑的方式，本方案中的寄生電容更小，從而降低了對高速信號完整性的影響。
6.結合上述第一方面提供的技術方案，在一些可能的實施方式中，每層金屬層中的所述金屬傳輸線的線寬等於最小線寬，其中，所述最小線寬基於最小總線寬和所述多層金屬層的層數得到，所述最小總線寬為滿足所述第一連接點和所述第二連接點之間的電流的最小線寬。
7.本技術實施例中，由於金屬傳輸線的線寬越小，其與掩膜層的正對面積越小，使得兩者產生的寄生電容也越小。因此，通過設置每層金屬層中的金屬傳輸線的線寬等於最小線寬，可以進一步降低金屬傳輸線與掩膜層產生的寄生電容，從而進一步降低對高速信號完整性的影響。
8.結合上述第一方面提供的技術方案，在一些可能的實施方式中，每層金屬層中設置的所述金屬傳輸線在襯底上的投影重疊。
9.本技術實施例中，通過每層金屬層中設置的金屬傳輸線在襯底上的投影重疊，從而降低了金屬傳輸線與掩膜層之間的正對面積，從而可以使金屬傳輸線與掩膜層產生的寄生電容降低。
10.結合上述第一方面提供的技術方案，在一些可能的實施方式中，當所述第一連接點為mos管的源極，所述第二連接點為mos管的漏極時，每層金屬層中設置的所述金屬傳輸
線與所述晶片中任意掩膜層的距離大於預設閾值。
11.結合上述第一方面提供的技術方案，在一些可能的實施方式中，每層金屬層中設置的所述金屬傳輸線在所述襯底上的投影區域與所述襯底上的掩膜層所在區域不同。
12.本技術實施例中，由於每層金屬層中設置的金屬傳輸線在襯底上的投影區域與掩膜層在襯底上設置的區域不同，因此，金屬傳輸線與掩膜層之間的正對面積為0，從而可以降低晶片中的寄生電容，進而降低對高速信號完整性的影響。
13.第二方面，本技術提供一種晶片製造方法，所述晶片包括襯底，所述5襯底包括第一連接點和第二連接點，所述方法包括：在設置於所述襯底上
14.的多層金屬層中，分別設置金屬傳輸線，所述金屬傳輸線用於連接所述第一連接點和所述第二連接點。
15.結合上述第二方面提供的技術方案，在一些可能的實施方式中，每層金屬層中的所述金屬傳輸線的線寬等於最小線寬，其中，所述最小線寬基0於最小總線寬和設置有所述金屬傳輸線的金屬層的層數得到，所述最小總
16.線寬為滿足所述第一連接點和所述第二連接點之間的電流的最小線寬。
17.結合上述第二方面提供的技術方案，在一些可能的實施方式中，每層金屬層中設置的所述金屬傳輸線在襯底上的投影重疊。
18.結合上述第二方面提供的技術方案，在一些可能的實施方式中，當所5述第一連接點為mos管的源極，所述第二連接點為mos管的漏極時，每層金屬層中設置的所述金屬傳輸線與所述晶片中任意掩膜層的距離大於預設閾值。
19.結合上述第二方面提供的技術方案，在一些可能的實施方式中，每層金屬層中設置的所述金屬傳輸線在所述襯底上的投影區域與所述襯底上的0掩膜層所在區域不同。
20.第三方面，本技術提供一種電子設備，包括本體和設置在本體上的如上述第一方面和/或結合第一方面任意實施例提供的晶片。
附圖說明
21.為了更清楚地說明本技術實施例的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，應當理解，以下附圖僅示出了本技術的某些
22.實施例，因此不應被看作是對範圍的限定，對於本領域普通技術人員來講，5在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他相關的附圖。
23.圖1為本技術實施例示出的第一種晶片在第一視角下的結構示意圖；
24.圖2為本技術實施例示出的第二種晶片在第一視角下的結構示意圖；
25.圖3為本技術實施例示出的第一種晶片在第二視角下的結構示意圖；
26.圖4為本技術實施例示出的第二種晶片在第二視角下的結構示意圖；圖5為本技術實施例示出的第三種晶片在第二視角下的結構示意圖。
27.附圖標記：110-襯底；111-第一連接點；112-第二連接點；120-金屬層；130-絕緣層；140-掩膜層。
具體實施方式
28.術語「第一」、「第二」等僅用於區分描述，並不表示排列序號，也不能理5解為指示
或暗示相對重要性。
29.此外，術語「水平」、「豎直」、「懸垂」等術語並不表示要求部件絕對水平或懸垂，而是可以稍微傾斜。如「水平」僅僅是指其方向相對「豎直」而言更加水平，並不是表示該結構一定要完全水平，而是可以稍微傾斜。
30.在本技術的描述中，需要說明的是，術語「內」、「外」、「左」、「右」、「上」、0「下」等指示的方位或位置關係為基於附圖所示的方位或位置關係，或者是該申請產品使用時慣常擺放的方位或位置關係，僅是為了便於描述本技術和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本技術的限制。
31.在本技術的描述中，除非另有明確的規定和限定，術語「設置」、「安裝」、「相連」、「連接」應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通。
32.下面將結合附圖對本技術的技術方案進行詳細地描述。
33.本技術發明人發現，現有技術中利用靠近襯底的金屬層作為高速信號的傳輸路徑，會導致該金屬層與掩膜層產生較大的寄生電容，從而會極大地影響高速信號的完整性。基於此，本技術發明人提出一種晶片，以解決現有技術的晶片中會產生較大的寄生電容，從而極大地影響了高速信號的完整性的問題。
34.晶片可以包括襯底和設置於襯底上的多層金屬層，其中，襯底上設置有第一連接點和第二連接點，每層金屬層中均設置有金屬傳輸線，金屬傳輸線用於連接第一連接點和第二連接點。
35.可以理解的是金屬層和襯底之間，以及不同的金屬層之間均設置有絕緣層。
36.可選的，考慮到晶片中不同器件之間的布線，使得該晶片中可能存在部分金屬層無法設置用於連接第一連接點和第二連接點的金屬傳輸線。也即，上述的多層金屬層並非表示該晶片中包括的所有金屬層，而是表徵晶片中可用於製造金屬傳輸線的金屬層。
37.例如，當晶片中從上到下存在a、b、c、d、e這五層金屬層時，若其中存在b、d這兩層金屬層無法設置用於連接第一連接點和第二連接點的金屬傳輸線，則多層金屬層表示該晶片中的a、c、e這三層金屬層。
38.為了便於理解上述晶片的具體結構，請參閱圖1，圖1為本技術實施例示出的一種晶片在第一視角下的結構示意圖。
39.如圖1所示的晶片包括有三層金屬層120，每層金屬層120均通過通孔(圖1中絕緣層虛線段位置)與第一連接點111和第二連接點112連接。不同金屬層120之間通過絕緣層130隔開，且金屬層120與襯底110之間也設置有絕緣層130。
40.可以理解的是，除了圖1中不同絕緣層130上開孔的區域(圖1中絕緣層130虛線包圍的部分)在襯底110上的投影重合的方式外，還可以是不同絕緣層130上開孔的區域在襯底110上的投影不完全重合或不重合。為了便於理解，請參閱圖2。
41.如圖2所示，不同絕緣層130上開孔的位置不同，使得不同絕緣層130上開孔的區域在襯底110上的投影不重合。
42.晶片中金屬層120的數量不限於此處舉例的三層金屬層，金屬層的數量也可以是
兩層、四層、五層、六層等，此處舉例僅為便於理解，不應作為對本技術的限制。
43.一種實施方式下，不同金屬層120中金屬傳輸線的形狀可以相同，也可以不同。例如，每層金屬層120中的金屬傳輸線可以是一條直線段，也可以是多個直線段組成的折線，只要滿足該金屬傳輸線的一端與第一連接點111連接，另一端與第二連接點112連接即可。為了便於理解，請參閱圖3。
44.圖3示出了三個金屬傳輸線在襯底110上的投影(圖3中a、b、c)，其中，不同金屬傳輸線在襯底110上投影的形狀不同，但每個金屬傳輸線的一端與第一連接點111連接，另一端與第二連接點112連接。此處舉例僅為便於理解，不應作為對本技術的限制。
45.一種實施方式下，當第一連接點111為mos管的源極，第二連接點112為mos管的漏極時，每層金屬層120中設置的金屬傳輸線與晶片中任意的掩膜層距離大於預設閾值。從而避免金屬傳輸線和晶片自身器件的源漏和柵之間的相互寄生電容，以及避免金屬傳輸線和晶片中其他任何掩模層的寄生。
46.由於正對面積是影響電容的關鍵因素之一，因此，可以通過減小金屬傳輸線與掩膜層之間的正對面積，來達到降低晶片中寄生電容的效果，從而可以降低對高速信號完整性的影響。減小金屬傳輸線與掩膜層之間的正對面積可以有如下三種實施方式。
47.第一種實施方式，可以降低每層金屬層120中金屬傳輸線的線寬，從而降低金屬傳輸線與掩膜層之間的正對面積。
48.可以設置每層金屬層120中的金屬傳輸線的線寬等於最小線寬，其中，最小線寬基於最小總線寬和多層金屬層120的層數得到，最小總線寬為滿足第一連接點111和第二連接點112之間的電流的最小線寬。
49.一種實施方式下，可以是每層金屬層120中金屬傳輸線的線寬之和等於該最小總線寬。
50.例如，當晶片中存在3層金屬層120中設置有連接第一連接點111和第二連接點112的金屬傳輸線，且最小總線寬為30nm，那麼只要3層金屬層120中金屬傳輸線的線寬之和為30nm即可。例如，3層金屬層120中金屬傳輸線的線寬分別為8nm、10nm、12nm。此處舉例僅為便於理解，不應作為對本技術的限制。
51.一種實施方式下。也可以是每層金屬層120中金屬傳輸線的線寬為該最小總線寬除以金屬層120的層數。
52.例如，當晶片中存在3層金屬層中設置有連接第一連接點111和第二連接點112的金屬傳輸線，且最小總線寬為30nm，那麼3層金屬層中每個金屬傳輸線的線寬均為10nm。此處舉例僅為便於理解，不應作為對本技術的限制。
53.其中，最小總線寬＝總電流
÷
單層金屬最小線寬可以承載的電流能力*單層金屬最小線寬，計算最小總線寬的方式已為本領域技術人員所熟知，為簡要描述，此處不再贅述。
54.由於不同的晶片中電流的大小不同，因此，不同類型晶片對應的最小總線寬也不同。
55.例如，當晶片為a晶片時，該晶片中電流的最大值為i1，那麼可以計算得到a晶片中最小總線寬為h1。
56.當晶片為b晶片時，該晶片中電流的最大值為i2，那麼可以計算得到b晶片中最小
總線寬為h2。
57.第二種實施方式下，設置每層金屬層120中設置的金屬傳輸線在襯底110上的投影重疊。從而可以降低金屬傳輸線與掩膜層之間的正對面積，使金屬傳輸線與掩膜層產生的寄生電容降低。
58.由於每層金屬層120中設置的金屬傳輸線在襯底110上的投影重疊，可以理解的是，每層金屬層120中設置的金屬傳輸線的形狀完全相同。
59.第三種實施方式下，每層金屬層120中設置的金屬傳輸線在襯底110上的投影區域與襯底110上的掩膜層所在區域不同。由於每層金屬層120中設置的金屬傳輸線在襯底110上的投影區域與掩膜層在襯底110上設置的區域不同，因此，金屬傳輸線與掩膜層之間的正對面積為0，從而可以降低晶片中的寄生電容，進而降低對高速信號完整性的影響。
60.為了便於理解，請參閱圖4，如圖4所示，當每層金屬層120中設置的金屬傳輸線在襯底110上的投影重疊時，此時，僅存在一個投影區域，且該投影區域與掩膜層140在襯底110上的設置區域不重疊。
61.如圖5所示，當每層金屬層120中設置的金屬傳輸線在襯底110上的投影不同時，此時，每個金屬傳輸線在襯底110上的投影區域均不與掩膜層140在襯底110上的設置區域重疊。
62.可以理解的是，上述三種降低晶片中寄生電容的方式可以任意兩種或全部組合進行使用。例如，可以設置每層金屬層120中的金屬傳輸線的線寬等於最小線寬，且每層金屬層120中設置的金屬傳輸線在襯底110上的投影重疊，並且每層金屬層120中設置的金屬傳輸線在襯底110上的投影區域與襯底110上的掩膜層所在區域不同。
63.基於同樣的發明構思，本技術還提供一種晶片製造方法，該晶片製造方法包括：在設置於襯底上的多層金屬層中，分別設置金屬傳輸線，金屬傳輸線用於連接第一連接點和第二連接點。其中，該晶片包括襯底，第一連接點和第二連接點設置於襯底上。
64.具體的，可以是先在襯底上製造第一絕緣層，並該第一絕緣層與襯底上第一連接點和第二連接點接觸的位置設置兩個通孔。然後在該第一絕緣層上設置第一金屬層，且第一金屬層通過第一絕緣層上設置的兩個通孔分
65.別與第一連接點和第二連接點連接。對第一金屬層進行刻蝕，使第一金屬5層上存在一條連接第一連接點和第二連接點的連續金屬線(金屬傳輸線)。
66.之後再在該金屬層上設置第二絕緣層，並在第二絕緣層上開設兩個通孔，且該兩個通孔開設的位置可以通過第一金屬層分別與第一連接點和第二連接點連接。重複上述設置絕緣層和金屬層的操作，直至所有的金屬層和絕緣層設置完成。
67.0一種實施方式下，每層金屬層中的所述金屬傳輸線的線寬等於最小線
68.寬，其中，所述最小線寬基於最小總線寬和設置有所述金屬傳輸線的金屬層的層數得到，所述最小總線寬為滿足所述第一連接點和所述第二連接點之間的電流的最小線寬。
69.一種實施方式下，每層金屬層中設置的所述金屬傳輸線在襯底上的投5影重疊。
70.一種實施方式下，當所述第一連接點為mos管的源極，所述第二連接點為mos管的漏極時，每層金屬層中設置的所述金屬傳輸線與所述晶片中任意掩膜層的距離大於預設閾值。
71.一種實施方式下，每層金屬層中設置的所述金屬傳輸線在所述襯底上0的投影區域與所述襯底上的掩膜層所在區域不同。
72.本技術實施例所提供的晶片製造方法，其實現原理及產生的技術效果和前述晶片實施例相同，為簡要描述，方法實施例部分未提及之處，可參考前述晶片實施例中相應內容。
73.基於同樣的發明構思，本技術還提供一種包括本體和上述晶片的電子設備。
74.其中，晶片的具體實現方式及原理與前述的晶片的具體實現方式及原理相同，為簡要描述，此處不再贅述。
75.該電子設備可以是計算機、手機、平板、伺服器、主控設備等任意類型的設備，此處不對電子設備的具體類型進行限制。
76.以上所述僅為本技術的優選實施例而已，並不用於限制本技術，對於本領域的技術人員來說，本技術可以有各種更改和變化。凡在本技術的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本技術的保護範圍之內。