圖案製造方法
2023-11-06 03:26:42
專利名稱：圖案製造方法
技術領域：
本發明涉及一種由形成在基板上的層製造具有預定形狀的圖案的方 法，更詳細地涉及一種製造具有諸如用於磁頭的讀取頭中的磁阻效應元 件的形狀的預定形狀的圖案的方法。
背景技術：
如圖2A所示，在形成磁阻效應元件的工藝期間，在工件5的表面上 形成了將成為讀取元件的元件層10之後，在元件層10的表面上形成光 刻膠圖案6，在該光刻膠圖案6的側面上形成有懸突部6a。在通過離子 銑削(ion milling)將元件層10構圖為預定圖案(寬度)以形成讀取端 子10a時，將光刻膠圖案6用作掩模。
懸突部6a設置在光刻膠圖案6的側面上，用於限制離子銑削期間離 子照射的區域以使讀取端子10a的側面形成為要求的傾斜面(參見圖 2B)，並使得在剝離工藝期間容易地將附著於光刻膠圖案6的表面的任何 外物與光刻膠圖案6—起去除。
如圖2A和2B所示，形成帶懸突部6a的光刻膠圖案6的一種已知 方法是形成具有不同刻蝕速率的兩層光刻膠材料，並且在對該光刻膠進 行曝光和顯影時利用刻蝕速率差來形成懸突部。即，如果下層上的光刻 膠材料的刻蝕速率高於(即，快於)上層上的光刻膠材料的刻蝕速率， 則當在將光刻膠曝光後對其進行刻蝕時，下層上的光刻膠材料將要比上 層上的光刻膠材料刻蝕得快，從而形成帶懸突部6a的光刻膠圖案6。
專利文獻1
日本專利公報特開2003-92442號。
發明內容
然而，使用在溼法刻蝕光刻膠材料時通過利用刻蝕速率差來形成類
似於圖2A和2B所示的光刻膠圖案的方法，難以精確地控制圖案。隨著 記錄介質的記錄密度增大，並且隨著讀取端子10a逐漸變窄，該方法將 不再適用。例如，在用於對讀取端子進行構圖的光刻膠圖案6中，圖案 的主部僅約120nm寬，並且由於支撐這種主部的柱部極窄，所以存在如 下問題如果柱部被溼法刻蝕過度刻蝕了，則所形成的光刻膠圖案6會 倒塌。
構想了本發明來解決上述問題，本發明的目的是提供一種圖案製造 方法，該圖案製造方法可在形成精確圖案時，例如在以預定圖案形成磁 頭的讀取端子時，高精度地形成掩模，並且即使在形成諸如讀取端子的 極精細圖案時也可形成適當圖案。
為了實現所述目的，根據本發明的一種圖案製造方法包括如下步驟:
在基板上形成要構圖的層；在所述要構圖的層上形成第一掩模層；在所 述第一掩模層上形成第二掩模層，該第二掩模層在千法刻蝕工藝期間具 有比所述第一掩模層低的刻蝕速率；對所述第二掩模層進行曝光和顯影， 以將所述第二掩模層形成為預定形狀；以及，通過幹法刻蝕去除所述第 一掩模層的從所述第二掩模層露出的露出部分，並且從所述第一掩模層 的側面幹法刻蝕所述第一掩模層的位於所述第二掩模層下面的部分，以 在所述第一掩模層中形成比所述第二掩模層窄的柱部，從而形成帶懸突 部的掩模。
另外，通過以樹脂形成所述第一掩模層，並以包括矽在內的光刻膠 材料形成所述第二掩模層，可以獲得所述第一掩模層與所述第二掩模層 之間的明顯刻蝕速率差，並可以可靠地形成帶懸突部的掩模。
另外，通過形成保護層作為要構圖的層的最上層，可以抑制在幹法 刻蝕工藝期間對柱部的進一步刻蝕，從而便於在幹法刻蝕工藝期間的操 作，並可以形成無形狀波動的掩模，所述保護層是由抑制在幹法刻蝕工 藝期間對所述第一掩模層製成的所述柱部進行刻蝕的材料構成。
根據本發明的另一種圖案製造方法包括如下步驟在基板上形成要 構圖的層，該要構圖的層的表面是由釕製成；在所述要構圖的層上形成
第一掩模層；在所述第一掩模層上形成第二掩模層，該第二掩模層具有
比所述第一掩模層低的刻蝕速率；對所述第二掩模層進行曝光和顯影，
以將所述第二掩模層形成為預定形狀；以及，通過刻蝕去除所述第一掩
模層的從所述第二掩模層露出的露出部分，並且從所述第一掩模層的側 面刻蝕所述第一掩模層的位於所述第二掩模層下面的部分，以在所述第 一掩模層中形成比所述第二掩模層窄的柱部，從而形成帶懸突部的掩模。 利用根據本發明的圖案製造方法，與常規溼法刻蝕相比，通過提供 在幹法刻蝕工藝期間刻蝕速率不同的第一掩模層和第二掩模層，並利用 幹法刻蝕形成掩模，可以更高精度地形成掩模，用以抑制掩模的形狀波 動且高精度地形成圖案，並用以提高產品的成品率。
本發明的以上及其他目的和優點在本領域技術人員閱讀並理解參照 附圖的以下詳細描述時將變得明了。
在附圖中
圖1A至1E是用於說明按照根據本發明的圖案製造方法的磁阻效應 元件的製造步驟的圖；以及
圖2A和2B是用於說明通過在元件層上形成光刻膠圖案來形成讀取 端子的方法的圖。 '
具體實施例方式
下面將參照附圖來詳細描述本發明的優選實施例。 作為根據本發明的圖案製造方法的實施例，圖1A至1E示出了在制
造磁阻效應元件期間的如下工藝在工件的表面上形成元件層IO作為要
構圖的層，然後形成光刻膠圖案作為用於通過離子銑削對元件層10進行
構圖的掩模。
圖1A示出了如下狀態已經形成了元件層IO，並在元件層10的表 面上已經形成了由樹脂製成的抗反射覆層12作為第一掩模層。注意，通 過層疊用以構造讀取端子的磁性膜、絕緣膜等來形成元件層10。元件層
10的多層結構將隨元件層10是用於GMR (巨磁阻)元件還是TMR (隧 道磁阻)元件等而不同。儘管本發明並不依賴於元件層10的結構，但是 元件層10的表面上形成的保護層11的材料在光刻膠掩模的適當圖案的 形成中起到了重要作用。
覆蓋保護層11的表面的抗反射覆層12用來在對抗反射覆層12上形 成的光刻膠材料進行曝光操作時阻止反射，並是釆用針對幹法刻蝕具有 比光刻膠材料更快(更高)的刻蝕速率的材料而形成。通過利用抗反射 樹脂材料塗覆基板的表面來形成抗反射覆層12。在本實施例中，抗反射 覆層12的厚度為60到70nm。
圖1B示出了如下狀態抗反射覆層12的表面已塗覆有光刻膠材料 以形成光刻膠層14作為第二掩模層。光刻膠層14的厚度約為300 nm。
在本實施例中，採用包括矽在內的光刻膠材料來防止光刻膠受到作 為稍後執行的工藝的幹法刻蝕的腐蝕。通過將對光刻膠層進行幹法刻蝕 期間的刻蝕速率設置為較低速率，並將對光刻膠層14下面的抗反射覆層 12進行幹法刻蝕期間的刻蝕速率設置為比光刻膠層14高的速率，可以形 成覆蓋保護層11的由在幹法刻蝕期間具有不同刻蝕速率的兩個層構成的 掩模層。
接下來，對光刻膠層14執行曝光和顯影操作以在工件表面上形成光 刻膠圖案14a (參見圖1C)。這裡，在一個工件上製造大量的磁頭(讀取 端子)。在曝光和顯影操作期間，根據工件上各個元件的位置來形成光刻 膠圖案14a。圖1C示出了如下狀態在工件上的一個元件形成位置處形 成截面為矩形的光刻膠圖案14a。由於抗反射覆層12不受對光刻膠層14 執行的曝光和顯影操作的腐蝕，因此抗反射覆層12保留在保護層11的 表面上。
圖1D示出了如下狀態在本實施例的特徵工藝中，已通過幹法刻蝕對抗反射覆層12進行了刻蝕，從而形成由光刻膠圖案14a下面的抗反射 覆層12構成的柱部12a，由此形成光刻膠掩模20。
幹法刻蝕去除了抗反射覆層12的未由光刻膠圖案14a覆蓋的露出部 分，並還從抗反射覆層12的側面刻蝕了位於光刻膠圖案14a下面的抗反 射覆層12，從而將抗反射覆層12構形為比光刻膠圖案14a的圖案寬度窄 的柱部。由此，在光刻膠圖案14a的側面上形成懸突部14b。
通過控制利用幹法刻蝕對抗反射覆層12進行刻蝕的刻蝕時間來形 成在光刻膠圖案14a的側面上形成的懸突部14b。如果增加刻蝕時間，則 抗反射覆層12的柱部12a變'窄且懸突部14b懸突出更大距離，而如果刻 蝕時間減少，則柱部12a變厚且懸突部14b懸突出更短距離。
在本實施例中，利用02等離子體工藝來對抗反射覆層12進行刻蝕。 這種幹法刻蝕是各向同性的，由此對位於光刻膠圖案14a下面的抗反射 覆層12的刻蝕是從抗反射覆層12的側面進行的，而光刻膠圖案14a幾 乎不被刻蝕。
根據該通過利用幹法刻蝕對抗反射覆層12進行刻蝕來形成光刻膠 掩模20的方法，通過控制刻蝕時間，可以控制光刻膠掩模20的懸突部 14b的形狀。注意，在本實施例中，幹法刻蝕的刻蝕時間約為200秒。
在該千法刻蝕工藝中，刻蝕抗反射覆層12，並且隨著對抗反射覆層 12的露出部分進行刻蝕，還刻蝕了抗反射覆層12下面的保護層11。保 護層11通過幹法刻蝕而飛散，並澱積在已被刻蝕成柱形的抗反射覆層12 的柱部12a上以及光刻膠圖案14a的外表面上。本發明人發現，當保護 層11是由在02等離子體工藝中難以刻蝕的材料構成時，保護層11澱積 在抗反射覆層12的柱部12a的外表面上，從而抑制了對柱部12a的進一 步刻蝕。
艮口，在通過幹法刻蝕刻蝕並去除了抗反射覆層12之後， 一旦開始對 保護層11的刻蝕，就可將保護層11的材料澱積在光刻膠圖案14a下面的 已被刻蝕為柱形的抗反射覆層12的外表面上，用以抑制對柱部12a的進 一步刻蝕。
因此，當保護層ll的材料用以抑制對柱部12a的刻蝕時，即使幹法 刻蝕的處理時間增長一定量，在所形成的光刻膠掩模20的形狀中也不會 有較大波動。
通過利用幹法刻蝕產生的飛散(即升華)的保護層11抑制對由抗反 射覆層12構成的柱部12a的刻蝕的效果，可以較大誤差裕度來執行由幹
法刻蝕進行的處理，這使得處理更加容易。
艮P，即使幹法刻蝕的處理時間增長一定量，也可以避免由於柱部12a 太窄導致光刻膠掩模20倒塌的問題。還可以在無需特別精確地控制幹法 刻蝕裝置的處理時間的情況下，形成預定形狀的光刻膠掩模20。因此， 具有如下優點，即，即使幹法刻蝕裝置的刻蝕速率有波動，光刻膠掩模 20的形狀也不會對這種波動敏感，這使得容易控制幹法刻蝕裝置。
作為保護元件層10的保護層11，釆用諸如鉭或釕的材料。根據實驗 發現當釆用鉭作為保護層11時，在抑制對抗反射覆層12的刻蝕方面 不會有顯著效果。然而，當採用釕作為保護層11時，在抑制對抗反射覆 層12的刻蝕方面有充分的效果，這可以形成具有期望形狀的光刻膠掩模 20，從而消除光刻膠掩模20倒塌的問題。
按照這種方式，當執行幹法刻蝕工藝時，通過利用保護層ll抑制對 抗反射覆層12的刻蝕的效果，可以提高讀取端子的製造效率，並極大地 提高成品率。
即使當將讀取端子製造得更精細，且光刻膠掩模要求更高形成精度
時，根據本實施例的製造方法也可以無波動地形成光刻膠掩模，並可被
有效地加以採用。
圖1E示出了如下狀態通過利用由上述方法形成的光刻膠掩模20
來對元件層IO進行離子銑削，形成了讀取端子10a。這裡，光刻膠掩模 20用作離子照射方向的遮蔽，使得將方形圖案10a的側面形成為斜面。 利用光刻膠掩模20，以預定精度形成了懸突部14b和柱部12a，使得在 剝離工藝期間，可靠地將附著於光刻膠掩模20上的飛散材料與光刻膠掩 模20—起去除，從而形成了具有預定形狀的讀取端子10a。
權利要求
1、一種圖案製造方法，該圖案製造方法包括如下步驟在基板上形成要構圖的層；在所述要構圖的層上形成第一掩模層；在所述第一掩模層上形成第二掩模層，該第二掩模層在幹法刻蝕工藝期間具有比所述第一掩模層低的刻蝕速率；對所述第二掩模層進行曝光和顯影，以將所述第二掩模層形成為預定形狀；以及通過幹法刻蝕去除所述第一掩模層的從所述第二掩模層露出的露出部分，並且從所述第一掩模層的側面幹法刻蝕所述第一掩模層的位於所述第二掩模層下面的部分，以在所述第一掩模層中形成比所述第二掩模層窄的柱部，從而形成帶懸突部的掩模。
2、 根據權利要求l所述的圖案製造方法，其中，所述第一掩模層是 由樹脂製成的，並且所述第二掩模層是由包括矽在內的光刻膠材料製成 的。
3、 根據權利要求l所述的圖案製造方法，其中，形成保護層作為所 述要構圖的層的最上層，所述保護層是由在幹法刻蝕工藝期間抑制對所 述第一掩模層構成的所述柱部進行刻蝕的材料構成的。
4、 根據權利要求3所述的圖案製造方法，其中，所述保護層是由釕 製成的。
5、 一種圖案製造方法，該圖案製造方法包括如下步驟-在基板上形成要構圖的層，所述要構圖的層的表面是由釕製成的； 在所述要構圖的層上形成第一掩模層；在所述第一掩模層上形成第二掩模層，該第二掩模層具有比所述第 一掩模層低的刻蝕速率；對所述第二掩模層進行曝光和顯影，以將所述第二掩模層形成為預 定形狀；以及，通過刻蝕去除所述第一掩模層的從所述第二掩模層露出的露出部 分，並且從所述第一掩模層的側面刻蝕所述第一掩模層的位於所述第二 掩模層下面的部分，以在所述第一掩模層中形成比所述第二掩模層窄的 柱部，從而形成帶懸突部的掩模。
6、 一種磁阻效應元件的製造方法，該磁阻效應元件的製造方法包括如下步驟形成磁阻效應膜；在所述磁阻效應膜上形成第一掩模層；在所述第一掩模層上形成第二掩模層，該第二掩模層在千法刻蝕工 藝期間具有比所述第一掩模層低的刻蝕速率；對所述第二掩模層進行曝光和顯影，以將所述第二掩模層形成為預 定形狀；以及，通過幹法刻蝕去除所述第一掩模層的從所述第二掩模層露出的露出 部分，並且從所述第一掩模層的側面幹法刻蝕所述第一掩模層的位於所 述第二掩模層下面的部分，以在所述第一掩模層中形成比所述第二掩模 層窄的柱部，從而形成帶懸突部的掩模。
7、 一種磁阻效應元件的製造方法，該磁阻效應元件的製造方法包括 如下步驟形成磁阻效應膜，該磁阻效應膜的表面是由釕製成的； 在所述磁阻效應膜上形成第一掩模層；在所述第一掩模層上形成第二掩模層，該第二掩模層具有比所述第 一掩模層低的刻蝕速率；對所述第二掩模層進行曝光和顯影，以將所述第二掩模層形成為預 定形狀；以及通過刻蝕去除所述第一掩模層的從所述第二掩模層露出的露出部 分，並且從所述第一掩模層的側面刻蝕所述第一掩模層的位於所述第二 掩模層下面的部分，以在所述第一掩模層中形成比所述第二掩模層窄的 柱部，從而形成帶懸突部的掩模。
全文摘要
本發明提供了一種圖案製造方法。該圖案製造方法可高精度地控制將讀取端子形成為預定圖案的光刻膠掩模的形狀，使得提高了讀取端子的形成精度，並提高了磁頭的成品率。該圖案製造方法包括如下步驟在基板上形成要構圖的層；在所述要構圖的層上形成第一掩模層；在所述第一掩模層上形成第二掩模層，該第二掩模層在幹法刻蝕工藝期間具有比所述第一掩模層低的刻蝕速率；對所述第二掩模層進行曝光和顯影，以將所述第二掩模層形成為預定形狀；以及，通過幹法刻蝕去除所述第一掩模層的從所述第二掩模層露出的露出部分，並且從所述第一掩模層的側面幹法刻蝕所述第一掩模層的位於所述第二掩模層下面的部分，以在所述第一掩模層中形成比所述第二掩模層窄的柱部，從而形成帶懸突部的掩模。
文檔編號G01R33/09GK101101956SQ20061014678
公開日2008年1月9日 申請日期2006年11月24日 優先權日2006年7月3日
發明者小島隆 申請人:富士通株式會社