對於意外功率損失的數據保護的製作方法
2023-11-06 01:28:22
對於意外功率損失的數據保護的製作方法
【專利摘要】本申請公開了對於意外功率損失的數據保護。數據存儲設備接收寫入數據命令和數據。在所述存儲設備的緩衝器中存儲數據。以及在將數據存儲在緩衝器中之後，發出命令完成狀態指示。在發出所述命令完成狀態指示之後，將數據存儲在所述存儲設備的主存儲器中。所述主存儲器包括第一類型的非易失性存儲器，以及所述緩衝器包括第二類型的非易失性存儲器，所述第二類型的非易失性存儲器不同於所述第一類型的非易失性存儲器。
【專利說明】對於意外功率損失的數據保護
[0001]發明概述
[0002]段落1.一種本文所描述的方法，包括:
[0003]在數據存儲設備接收寫入數據命令和數據；
[0004]在所述存儲設備的緩衝器中存儲數據；
[0005]以及在將數據存儲在緩衝器中之後，發出命令完成狀態指示；
[0006]在發出所述命令完成狀態指示之後，將數據存儲在所述存儲設備的主存儲器中，其中所述主存儲器包括第一類型的非易失性存儲器，所述緩衝器包括第二類型的非易失性存儲器，所述第二類型的非易失性存儲器不同於所述第一類型的非易失性存儲器。
[0007]段落2.如段落I所述的方法，其中所述第二類型的非易失性存儲器具有比第一類型的非易失性存儲器更快的訪問時間。
[0008]段落3.如段落1-2中的任何所述的方法，其中:
[0009]在所述主存儲器數據包括在閃速存儲器中存儲數據，以及
[0010]在所述緩衝器中存儲數據包括:在STRAM、PCRAM、RRAM和NVSRAM的一個或多個中存儲數據。
[0011]段落4.如段落1-3中的任何所述的方法，進一步包括:
[0012]在緩衝器中存儲映射元數據，所述映射元數據包括在所述主存儲器中數據的邏輯塊地址和數據的物理地址之間的映射信息，以及
[0013]在發出命令完成狀態指示之後，在所述主存儲器中存儲所述映射元數據。
[0014]段落5.如段落1-4中的任何所述的方法，進一步包括:
[0015]在所述緩衝器中積累多次寫入數據命令的數據，直到在所述緩衝器中已積累閾值數據量，以及
[0016]在所述緩衝器中已積累閾值數據量之後，在所述主存儲器內存儲數據。
[0017]段落6.如段落1-5中的任何所述的方法，進一步包括:
[0018]所述主存儲器包括閃速存儲器，以及
[0019]所述積累數據的閾值量是數據的一個邏輯頁。
[0020]段落7.如段落1-5中的任何所述的方法，進一步包括:
[0021]在段落5中所述的方法，其中:
[0022]所述主存儲器包括閃速存儲器，以及
[0023]所述積累數據的閾值量是數據的一個物理頁面。
[0024]段落8.如段落1-5中的任何所述的方法，其中所述主存儲器包括多級閃速存儲器，以及所述積累數據的閾值量足以使積累數據的至少一個頁面被存儲在閃速存儲器中；以及
[0025]進一步包括:
[0026]從存儲至少一個頁面的所述主存儲器的至少一個塊中，從每個物理頁讀取一個或多個頁；
[0027]在所述緩衝器中存儲其他頁面，以及[0028]在至少一個頁面已經被積累之後，在主存儲器中的物理頁面中存儲頁面和其它頁面。
[0029]段落9.如段落8所述的方法，其中在積累頁之前讀取其他頁面。
[0030]段落10.如段落8所述的方法，其中在積累頁期間讀取所述其他頁面。
[0031]段落11.如段落1-10中的任何所述的方法，進一步包括:
[0032]計數所述數據存儲設備內的邏輯塊區域已被寫入的次數；
[0033]在所述緩衝器中積累所述多次寫入數據命令的數據，以及
[0034]根據所述次數確定所述邏輯塊區域是否不頻繁寫入或頻繁寫入；以及
[0035]在存儲邏輯塊的頻繁寫入區域的數據之前，將邏輯塊的不頻繁寫入區域的數據存儲到主存儲器中。
[0036]段落12.如段落1-11中的任何所述的方法，進一步包括:對提供所述寫入操作的狀態的元數據進行更新。
[0037]段落13.如段落12中所述的方法，其中更新所述元數據包括:在接收所述寫入數據命令之後，更新所述元數據以指示寫入操作正在進行中。
[0038]段落14.如段落12中所述的方法，其中更新所述元數據包括:更新所述元數據以指示所述數據已被接收。
[0039]段落15.如段落12中所述的方法，其中更新所述元數據包括:在所述主存儲器中存儲所述數據之後，更新所述元數據以指示寫入操作完成。
[0040]段落16.—種設備，包括:
[0041 ] 接口，經被配置以接收寫入數據命令和數據；
[0042]主存儲器，包括第一類型的非易失性存儲器；
[0043]緩衝器，包括不同於第一類型的非易失性存儲器的第二類型的非易失性存儲器，以及
[0044]控制器，經配置以:
[0045]使得所述數據被存儲在所述緩衝器中；
[0046]在所述緩衝器中存儲所述數據之後，發出指示寫入數據命令已完成的命令完成狀態指示；以及
[0047]在發出所述命令完成狀態指示之後，使得所述數據存儲在所述主存儲器中。
[0048]段落17.如段落16所述的設備，其中第二內存類型包含如下的一個或多個:非易失性靜態隨機存取存儲器(NVSRAM)、相變存儲器(PCM)，電阻式隨機存取存儲器(RRAM)、自旋力矩RAM中描述的設備(STRAM)和磁性RAM (MRAM)0
[0049]段落18.如段落16-17中任何所述的設備，其中，所述設備包括固態驅動器和第一存儲器類型的閃速存儲器。
[0050]段落19.如段落16-18中任何所述的設備，其中，所述設備包括混合驅動。
[0051]段落20.如段落16-19中任何所述的設備，其中，當在主存儲器中存儲數據時，所述控制器經被配置為預補償寫入幹擾效果。
[0052]附圖簡述
[0053]圖1是根據本文中討論的實施例，包括數據存儲設備的系統的框圖；
[0054]圖2提供根據一些實施例，操作數據存儲設備以執行寫入操作的過程的流程圖；[0055]圖3是示出在寫操作過程中包括存儲數據並更新元數據的處理的流程圖；
[0056]圖4示出可在假想的2級存儲器單元格中用於表示兩位數據的可能電壓電平；以及
[0057]圖5示出根據一些實施例在存儲在主存儲器之前積累數據的處理。
[0058]發明詳述
[0059]對於發送到數據存儲設備(諸如硬碟驅動器)的數據的寫入操作、成功接收和存儲，固態驅動或混合磁碟驅動通常是公認的經由」命令完成」狀態消息指示(CCI)的發送設備(例如，主機)。例如，具有易失性寫入緩存禁用的串行連接SCSI的盤驅動器通常在數據被寫入介質之後對於寫入命令操作發送該消息。為了保持數據的完整性，希望在數據存儲設備突然失去電源供給的情況下發送存儲的數據也不會丟失。然而，為了提供最佳的系統吞吐量，即使從主機發送的數據還沒有被存儲在數據存儲設備中的最終存儲單元中，從數據存儲設備向主機發送CCI也可是有益的。在數據存儲在其最終存儲器位置之前搶先發送CCI可有利於主機和數據存儲設備的性能。數據通常保存在主機系統中，直到數據存儲設備內發生故障的情況下從數據存儲設備接收CCI。CCI的接收使得主機系統釋放其數據緩衝器用於新工作。對於數據存儲設備，搶先發送CCI潛在地使得由主機系統發送其他的新命令，增加並行處理命令和用於合併互補命令的可能性，例如遍布命令界限的順序操作。然而，如果在CCI被發送給主機之後但在所述數據以及對應元數據被存儲到非易失性存儲器之前發生斷電，數據的完整性可能受到危害。
[0060]雖然在數據被存儲在其最終的非易失性存儲器位置之前返回CCI的技術可提高數據吞吐量，該技術和避免數據丟失導致額外的電能存儲元件，例如備用電池和/或電容能量存儲。這些額外的能量存儲組件被設計成為數據存儲設備保持備用電源，其足以允許即使當存儲數據時發生主電源損耗，數據存儲操作可被完成。結合額外的硬體增加了設備的複雜性、成本和尺寸。
[0061]由於需要維持映射元數據來跟蹤數據存儲在主存儲器中的位置而引入額外的複雜性。一般地，在大多數數據存儲設備中存儲的數據不直接在主存儲器中的邏輯地址(由主機所用)和物理位置之間映射。相反，映射元數據跟蹤邏輯塊在主存儲器的物理位置中的位置。即使在意外斷電的情況下準確地保持映射元數據提高了數據存儲設備的數據完整性。因為映射元數據被頻繁更新，在快速、持久存儲器中存儲映射元數據是有幫助的。易失性存儲器(諸如SRAM或DRAM)具有兼容映射元數據速度和耐用性的特點，但在斷電情況下易易失並丟失它們的內容。在較慢的不耐用非易失性存儲器中存儲元數據增加了非易失性存儲元件的寫入擴增和磨損，並降低了性能。
[0062]本文所描述的實施例包括和主非易失性存儲器相比具有更快存取時間和/或更高耐久性的輔助的非易失性存儲器。在這些實施例中，輔助非易失性存儲器充當主非易失性存儲器的緩衝器，其中所述主非易失性存儲器通常用作用戶數據的最後存儲位置。在這裡所討論的實施例中，在數據被存儲到輔助非易失性存儲器之後但在數據被存儲到主存儲器中之前，CCI從數據存儲設備發送到主機。需要注意:術語」主存儲器」和」輔助存儲器」在本文中用於表示存儲器的差異(例如，使用、容量、性能、存儲類或類型等)，而不是一定是順序或偏好。
[0063]在一些存儲設備配置中，主存儲器是固態存儲器，諸如NAND或NOR閃速存儲器。閃速存儲器通常指基於浮柵FET技術的電可擦除可編程存儲器。閃速存儲器正在成為越來越重要的存儲技術，並已用作固態硬碟(SSD)中的主存儲器。閃速存儲器還用於集合混合驅動中的盤(旋轉盤)存儲器。在一些配置中，其中主存儲器是快閃記憶體或硬碟，輔助存儲器可以是比閃速存儲器更快和/或更持久的非易失性存儲器，諸如相變存儲器(PCM)，阻抗隨機存取存儲器(RRAM)、自旋力矩隨機存取存儲器(STRAM)和/或非易失性靜態隨機存取存儲器(NVSRAM)0 PCM和RRAM可以比NAND快閃記憶體幾千倍更耐用(以重複編程周期計算)，而且也是位可變。STRAM和NVRAM設備具有幾乎無限的耐用性，以及也是位可變的。
[0064]圖1是示出數據存儲設備101和主機140的系統的框圖。數據存儲設備101包括非易失性主存儲器110 (例如，快閃記憶體、硬碟或其它非易失性存儲器)以及非易失性輔助存儲器120(例如，STRAM、PCRAM、RRAM、NVSRAM或其它類型的非易失性存儲器)。主存儲器110通常包括大量的數據存儲位置111，以及輔助存儲器120典型地包括較少的數據存儲位置121。在許多配置中，輔助存儲器120比主存儲器具有更快的存取時間和/或更耐用。注意:主存儲器可包括多種類型的存儲器，諸如在混合驅動中一起使用的快閃記憶體和硬碟存儲器。類似地，輔助存儲器120也可以使用多個類型的存儲器。
[0065]數據存儲裝置101包括耦合所述主存儲器110以及輔助存儲器120到主機140的控制器130，所述主存儲器110包括大量的數據存儲位置。控制器130控制對於主存儲器110和輔助存儲器120的讀出和寫入訪問。例如，主機140可以向數據存儲設備101發出寫入命令，其中所述寫入命令包括要被存儲的數據以及數據的邏輯塊地址(LBA)。控制器130從主機接收數據存儲命令，並控制第二存儲器120和主存儲器110，以便從主機140發送的數據被存儲在主存儲器110中的最終目的地存儲器位置111。如本文所使用的，術語數據的」最終目的地」指在執行數據存儲命令的上下文中數據的最終目的地，即使主存儲器中存儲的數據不一定永久駐留在該最終目的地，並在執行數據存儲命令之後可移動到主存儲器的其他存儲位置或其他位置，作為垃圾收集和/或其它設備操作的結果。作為被執行的數據存儲操作的一部分，控制器130生成映射元數據，所述映射元數據將數據的主機LBA映射到主存儲器110和/或輔助存儲器120中的數據物理位置。此外，控制器130產生各種握手信號。所述握手信息被返回給主機140並指示數據存儲命令的狀態，如在圖1中所示的CCI信號。
[0066]圖2示出根據本文描述的各種實施例操作的數據存儲設備的處理流程圖。如上文所討論地，數據存儲裝置包括主存儲器和主要用作緩衝器的輔助存儲器。主存儲器包括第一類型的非易失性存儲器，以及緩衝器包括第二類型的非易失性存儲器，其中所述第二類型的非易失性存儲器和所述第一類型的非易失性存儲器相比具有更高訪問速度和/或更高的耐久性。數據存儲設備210從主機接收寫入命令，請求數據被存儲在數據存儲設備中。數據最初存儲220在緩衝器中。在數據被存儲在緩衝器中之後，控制器向主機發送CCI命令230，其中，所述CCI命令向主機指示:寫入命令中的數據已被存儲。在CCI命令已被發送到主機之後，數據被存儲240在主存儲器中。
[0067]在一些配置中，數據存儲設備可以選擇性地在緩衝器中存儲數據。例如，在某些情況下，寫入命令可包括和/或控制器可確定:寫入數據命令中的數據優先級。如果該數據的優先級低於預定閾值優先級，則控制器可以繞過緩衝器以及可直接將數據存儲在主存儲器中。如果該數據的優先級大於或等於所述閾值優先級時，則數據在被存儲在主存儲器之前首先被存儲在緩衝器中。在某些情況下，希望在緩衝器中不確定地保留一些數據。例如，認為對於系統性能更重要的數據(諸如，用於經常讀取的LBA的數據)可被保持在緩衝器中。作為另一個示例，優先於很少被重寫的LBA的數據，頻繁被重寫的LBA的數據可以被保存在緩衝器中以減少磨損或提高性能。作為又一示例，在別處存儲(備份)的數據和未在別處存儲的數據相比具有較低的緩衝器保留優先級。在某些情況下，用戶數據可被確定為是更重要的並因此比其他數據(諸如對於設備數據完整性不重要的內部驅動日誌和日記)具有較高的優先級。
[0068]在一些實施例中，所述控制器計數數據存儲設備內的邏輯塊區域已被寫入的次數。在緩衝器中積累來自多個寫入數據命令的數據。控制器基於計數確定邏輯塊區域是否被不頻繁寫入或頻繁寫入。控制器使得在頻繁寫入的LBA區域的緩衝數據之前存儲不頻繁寫入的LBA區域的緩衝數據。
[0069]在圖2所示的寫入操作期間，控制器可以更新元數據，其中記錄寫入操作的進度。寫入操作元數據可以被存儲在緩衝器或其它非易失性存儲器中，諸如控制器的非易失性寄存器(如果有的話)。例如，寫入操作元數據可被更新以指示信息，諸如:寫入操作在進行中、寫入操作已完成、LBA和/或要存儲的數據長度、在主存儲器中存儲收集的數據之前收集數據。
[0070]在大多數固態驅動設計中，由主機使用的邏輯塊地址(LBA中)不直接映射到主存儲器中的物理位置。控制器使用映射元數據以跟蹤主機LBA的物理存儲器位置。即使在意外的主機系統功率損耗的情況下準確地保持映射元數據有助於確保數據存儲設備的數據完整性。為了降低電源中斷期間丟失映射元數據的可能性，映射元數據可以被存儲在非易失性存儲器(例如，非易失性緩存器或其他的非易失性寄存器控制器(如果有的話))中，直到映射元數據被傳輸到主存儲器中。
[0071]由於寫入操作由控制器提供服務，因此通常頻繁地更新寫入操作元數據和映射元數據。在一些配置中，非易失性緩存器用於存儲寫入操作元數據和/或映射元數據。使用非易失性緩衝器在電源中斷的情況下保護元數據以避免損失。如果該緩衝器具有比主存儲器更快的存取時間，通過使用緩衝器可以最迅速地執行元數據的頻繁更新。如果緩衝器具有有比主存儲器更強大的耐用性，則對元數據的頻繁更新減少主存儲器的磨損。原子地執行對元數據的更新是有幫助的，其中原子地更新對應於以可能寫入操作的最小增量更新元數據。如果元數據不能原子地遞增，可以以寫入操作的最小增量進行更新，將保持低於預定概率的數據損失風險。替代地或補充地，當元數據不能原子地更新時，信號量(實質上表示」更新正在進行-使用備用複製」)可被保持以跟蹤並防止當元數據更新在進行時的電源損耗破壞。
[0072]圖3提供在寫入操作過程中示出包括存儲數據和更新元數據的處理的流程圖。根據圖3所示的過程，控制器從主機接收305寫入命令並啟動寫入操作。寫入操作元數據任選地被更新310以指示寫入操作正在進行中。在某些情況下，寫入操作的元數據可以包括關於寫入操作的附加信息，諸如寫入操作的當前狀態。數據從主機傳輸315以及數據被存儲320在緩衝器中。在數據被存儲在緩衝器中之後，寫入操作元數據被更新325以指示該數據存儲設備已經接收數據(並將向主機返回CCI狀態)。所述控制器產生並發送330寫入操作的CCI到主機。使用在非易失性緩存中安全存儲的數據，控制器可以發起數據從緩衝器到主存儲器的傳輸335。該傳輸335是根據控制器邏輯的判斷。該邏輯可以選擇推遲存儲直到後來例如與其他進入數據合併所述數據。控制器可以存儲340到主存儲器的映射元數據。控制器更新345寫入操作元數據以指示寫入操作結束。如果映射元數據被寫入到主存儲器，對於存儲器寫入操作用於臨時存儲映射元數據的緩衝器位置不再被需要，並且被添加到可用緩衝器的存儲器位置。當寫入操作正在進行的標誌被清零時，表明寫入操作完成，對於寫入操作使用或保留的緩衝器位置將返回到可用的緩衝器位置池。
[0073]在多級存儲器中，一位以上的數據可以被存儲在單元格中。對於將存儲單元格組合為頁的設備，諸如在NAND快閃記憶體設備中通常進行的操作，多個邏輯數據頁可被存儲在存儲器的單個物理頁中。存儲在存儲器的單個物理頁中的這些多個邏輯數據頁在此統稱為伴隨頁。使用四個級別存儲器作為示例，每4級存儲器單元格可以存儲兩位信息。在將這些單元格配置為頁的設備中，閃速存儲器單元格的每個物理頁可以存儲兩個邏輯(伴隨)頁。在一個配置中，第一邏輯頁(表示為較低頁)可以被存儲在存儲器單元格的物理頁的存儲器單元格的最高有效位(MSB)，以及第二邏輯頁(表示為較上頁)可以被存儲在存儲器單元格的物理頁的最低有效位(LSB)。可以多種方式將多級數據寫入存儲器單元格的物理頁中。在一種情形中，通過將MSB存儲在物理存儲器單元格而首先存儲較低頁。在寫入較低頁之後，通過進一步改變物理存儲器單元格的狀態而將較較上頁稍後存儲到物理存儲器單元格。
[0074]考慮在圖4所示的假想的兩級存儲器單元格中表示兩位數據的可能電壓電平。在該示例中，電壓電平Vl對應於2比特的數據11(二進位)，電壓V2對應於2比特的數據10，電壓V3對應於01，以及電壓V4對應於00。在第一步，在寫入Y(MSB)的兩步處理中將數據YX寫入到存儲器單元格，接著在第二步寫入X (LSB)0在第一步寫入Y之後，存儲器單元格的電壓電平為Vl (如果Y=I)或V3 (如果Y=0)。在第二步，存儲器單元格的電壓電平保持在Vl (如果YX=Il)或電壓電平變到V2 (如果YX=IO)或電壓電平保持在V3 (如果YX=Ol)或電壓電平變到V4 (如果YX=OO)。
[0075]在某些情況下，可以單一步驟將數據寫入到多級存儲器單元格。例如，考慮圖4的存儲器單元格，在單一步驟處理中，如果YX=Il,則存儲器單元格的電壓被帶到(或留在)電平Vl，如果ΥΧ=10，則存儲器單元格的電壓電平變到電平V2，如果YX=Ol，存儲器單元格的電壓電平被帶到平V3，如果YX是00，則存儲器單元的電壓電平被帶到電平V4。
[0076]在前面的示例中使用」電壓電平等級」以記錄數據是為了示範的目的。在其他示例中，數據可被存儲和感測為磁狀態、充電電平、電阻水平等，以及該技術仍然適用。
[0077]當在上面概述的兩個步驟處理中數據被寫入到物理存儲器頁面的伴隨較低和較上頁時，當對應的較上頁面被存儲在主存儲器中期間發生電源損耗時存儲在主存儲器的較低頁的數據可被損壞。為了減少這種類型的數據損壞的可能性，當來自寫入數據命令的數據被存儲在主存儲器中的較上頁時，相應的較低頁被從主存儲器讀入緩衝器，以防止較上頁編程期間由於電源損耗而損壞較低頁的內容。當從主存儲器讀取較低頁時，也可以對較低頁執行糾錯。
[0078]在某些情況下，如果在對主緩衝器的寫入操作發生之前在緩衝器中累計一定量的數據可以是更有效的。例如，某些類型的存儲器都寫在預定單元中，例如，閃速存儲器通常被寫在頁中。根據圖5的處理，數據存儲設備從主機接收520寫入命令並在緩衝器中累積530來自寫入命令的數據。數據累積繼續540直到閾值量的數據被累計。所述閾值量可以對應於主存儲器的寫入操作的存儲器單元。如果主存儲器是多級存儲器，可從寫入命令累積數據，直到將被存儲在主存儲器寫入單元的每個物理頁的所有邏輯頁(較下，較上和任何中間)被累積。
[0079]在某些情況下，在緩衝器中累積來自寫入命令的數據之前，期間和/或之後，控制器可選地將該累積數據的伴隨頁從主存儲器讀取到緩衝器中。該可選的處理由虛線框510表示。注意:在本文所提供的流程圖中，塊的的排列不意味著暗示執行塊中所描述處理的任何特定順序。例如，雖然讀取操作所示為在接收寫入數據520的前面，該操作也可以同時或在接收寫入數據520之後發生。當獲得所需量的數據，通過從寫入命令累積數據並可任選地通過從主存儲器讀取伴隨頁面，積累的數據頁及其伴隨頁面被寫入550到主存儲器中。
[0080]在一些實施例中，當使用多級主存儲器的情況下，邏輯數據頁可以在寫入處理中被寫入到主存儲器的物理頁面，所述寫入處理將較下頁、較上頁和任意數量的中間頁分別寫入主存儲器的每個物理頁面。可替換地，通過將每個存儲器單元格直接轉換到對應於在存儲器單元格中存儲的多位數據的電壓電平，較下、較上和中間頁可以被在單個步驟中被寫入到主存儲器頁的物理頁面。
[0081]某些類型的非存儲器(諸如快閃記憶體)體驗寫入操作期間的幹擾影響。例如，當附近的存儲器單元格被寫入時，存儲在存儲器單元格中的數據可以被改變。當這些類型的存儲器被用作主存儲器時，該數據可根據降低這些寫入幹擾影響的處理而寫入到主存儲器。
[0082]如前面所討論地，在兩步處理中，較低數據頁可以首先被寫入到物理頁。在寫入較下頁時，其物理上鄰近的相鄰頁之一是未編程的。之後，伴隨上部頁被編程。在較上頁被編程時，物理上鄰接的相鄰頁可以是未編程或編程為每個單元格僅I比特(僅其較下頁被編程)。當相鄰頁被編程或僅部分編程時，被編程的頁面對於相鄰頁的電荷電平的耦合效應是不補償的。當相鄰頁最終完全編程時，之前編程頁的電平可以轉移。例如，在NAND快閃記憶體中，存儲器單元格的浮置柵極的接近引起相鄰單元格柵極之間的電容耦合，所述電容耦合轉移存儲器單元格以偏離他們的理想電平。
[0083]在一些實施例中，本文所述的非易失性緩衝器可以積累多個頁面的數據，以及多個相鄰頁可以同時或以降低寫入幹擾效應的協調方式來進行編程。根據此處理，在完全編程頁之前或同時，它的鄰居頁也被編程，但僅「柔和地」。在這種情況下，「柔和地」編程指相鄰頁面被「欠編程」到接近其目標值的充電水平，但低於其最終充電水平以允許其鄰居需要的可能電平補償。「柔和」編程鄰居的目的在於:向相鄰頁賦予最終充電水平，以使其耦合效應在編程期間最大程度地補償。相鄰頁的該協調編程允許寫入操作預補償潛在的寫入幹擾。本文所討論的緩衝器可用於通過存儲足夠的數據量而促進預補償寫入操作，所述足夠的數據量使得控制器」期待」將要編程的數據。然後，控制器可確定「柔和」編程的合適程度，該「柔和」編程將使得相鄰頁足夠接近最終充電水平，以便引起寫入幹擾的耦合被顯著地預補償。
[0084]例如，考慮具有四個物理上相鄰頁面的假設NAND快閃記憶體:A、B、C和D (A和D是僅具有一個鄰居的邊緣頁)。預補償寫入操作將工作如下:
[0085]1.對於頁面A和B收集將被編程的數據。
[0086]2.柔和地編程B。
[0087]3.編程頁面A到它的最終水平。[0088]4.收集頁面C的數據。
[0089]5.柔和地編程頁面C。
[0090]6.編程頁面B到它的最終水平。
[0091]7.收集頁面D的數據。
[0092]8.柔和地編程頁面D。
[0093]9.編程頁面C到它的最終水平。
[0094]10.編程頁面D到它的最終水平。
[0095]以上處理1-10可以重複兩次，一次對於較低頁面，依次對於較上邏輯頁或可以應用到僅較上頁。
[0096]在可替換處理中，在正常運行某個時間之前的某一點上，相鄰位單元格的耦合被特徵化。該特徵化可用於確定耦合補償係數，該耦合補償係數可用於預補償寫入幹擾影響。取決於耦合的可變性，存儲的耦合係數數量可以與錯誤率的所需改進進行平衡。
[0097]在某些設計中，耦合係數可以被確定並用於當遠離正編程單元格而編程位單元格多個頁面(頁面中的單元格到位單元格的側面)以及多個位位置(之前和之後在相同頁面字線中的單元格)時用於補償寫入幹擾效應。可取決於頁數而確定耦合係數以例如降低模具位置影響。
[0098]在一些實施方式中，在設備正常工作期間，寫入處理的操作如下:
[0099]1.對於存儲單元格和任何顯著耦合的附近單元格收集要被存儲的數據。
[0100]2.直到完全收集，在存儲在緩衝器的最終目的地之前，存儲並保持該數據。
[0101]3.當編程頁面時，使用耦合係數和數據補償每個存儲器單元格的電平，以減輕相鄰單元格的影響。
[0102]4.重複，直到存儲所有數據。
[0103]下面的假設示例示出了根據一些實施例的預補償寫入操作。
[0104]假設假想的NAND閃速主存儲器存儲2位/單元格(4個電荷水平)。假設在製造期間確定相鄰頁引起每個單元格水平差異的2%的漂移。歸一化單元格電荷等級是0.95、
0.6、0.3和0.05伏特，對應於11、10、01和00的所存儲數據位。
[0105]假設單元格I將被編程到01 (具有0.3的標稱電平)。不考慮相鄰位單元格，該單元將被編程到0.3的電荷電平。
[0106]假設相鄰但將要編程的頁面包含存儲數據00的相鄰單元格(單元格2)。並不是將單元格編程到I至0.3的電平，執行如下補償計算:
[0107]賠償00頁相鄰單元格(單元格2) =+ (0.3*0.02) =0.006
[0108]0.006 (補償值)+0.3 (標稱值)=0.306 (新目標值)。
[0109]因此，單元格I將被編程到0.306的電荷電平(而不是0.3)，以預補償所述相鄰單元格的(單元格2)未來編程電平。
[0110]在該實施方式中，補償可只對於含有10和01值的單元格進行。具有11或00的單元格永遠保持在最佳信號噪聲比(SNR)的0.95/0.05值。
[0111]需要注意:已編程的單元格的影響也被進行補償。因為這些單元格已經被編程，當編程單元格時它們的耦合效應將固有地被感測並用於補償(後補償)。上述處理的概述提供預補償(例如，調整編程電壓電平，以補償由未編程單元格引起的寫入幹擾影響)和後補償(調整編程電壓電平，以補償由以前編程的單元格引起的寫入幹擾影響)。
[0112]但是應當理解:這種詳細描述只是說明性的，並且可以對這些實施例進行各種增補和/或修改，特別是在結構和部件配置和/或處理方面。因此，本發明的範圍不應該由上面描述的具體實施例限制，而是應該由下面提出的權利要求書及其等效物來限定。
【權利要求】
1.一種方法，包括: 數據存儲設備接收寫入數據命令和數據； 在所述存儲設備的緩衝器中存儲數據； 以及在將數據存儲在緩衝器中之後，發出命令完成狀態指示； 在發出所述命令完成狀態指示之後，將數據存儲在所述存儲設備的主存儲器中，其中所述主存儲器包括第一類型的非易失性存儲器，所述緩衝器包括第二類型的非易失性存儲器，所述第二類型的非易失性存儲器不同於所述第一類型的非易失性存儲器。
2.如權利要求1所述的方法，其中所述第二類型的非易失性存儲器具有比第一類型的非易失性存儲器更快的訪問時間。
3.如權利要求1所述的方法，其中: 在所述主存儲器數據包括在閃速存儲器中存儲數據，以及 在所述緩衝器中存儲數據包括:在STRAM、PCRAM、RRAM和NVSRAM的一個或多個中存儲數據。
4.如權利要求1所述的方法，進一步包括: 在緩衝器中存儲映射元數據，所述映射元數據包括在所述主存儲器中數據的邏輯塊地址和數據的物理地址之間的映射信息，以及 在發出命令完成狀態指示之後，在所述主存儲器中存儲所述映射元數據。
5.如權利要求1所述的方法，進一步包括: 在所述緩衝器中積累多次寫入數據命令的數據，直到在所述緩衝器中已積累閾值數據量，以及 在所述緩衝器中已積累閾值數據量之後，在所述主存儲器內存儲數據。
6.如權利要求5所述的方法，其中: 所述主存儲器包括閃速存儲器，以及 所述積累數據的閾值量是數據的一個邏輯頁。
7.如權利要求5所述的方法，其中: 所述主存儲器包括閃速存儲器，以及 所述積累數據的閾值量是數據的一個物理頁面。
8.如權利要求5所述的方法，其中所述主存儲器包括多級閃速存儲器，以及所述積累數據的閾值量足以使積累數據的至少一個頁面被存儲在閃速存儲器中；以及 進一步包括: 從存儲至少一個頁面的所述主存儲器的至少一個塊中，從每個物理頁讀取一個或多個頁； 在所述緩衝器中存儲其他頁面，以及 在至少一個頁面已經被積累之後，在主存儲器中的物理頁面中存儲頁面和其它頁面。
9.如權利要求8所述的方法，其中在積累頁之前讀取其他頁面。
10.如權利要求8所述的方法，其中在積累頁期間讀取所述其他頁面。
11.如權利要求1所述的方法，進一步包括: 計數所述數據存儲設備內的邏輯塊區域已被寫入的次數； 在所述緩衝器中積累所述多次寫入數據命令的數據，以及根據所述次數確定所述邏輯塊區域是否不頻繁寫入或頻繁寫入；以及在存儲邏輯塊的頻繁寫入區域的數據之前，將邏輯塊的不頻繁寫入區域的數據存儲到主存儲器中。
12.如權利要求1所述的方法，進一步包括:對提供所述寫入操作的狀態的元數據進行更新。
13.如權利要求12所述的方法，其中更新所述元數據包括:在接收所述寫入數據命令之後，更新所述元數據以指示寫入操作正在進行中。
14.如權利要求12所述的方法，其中更新所述元數據包括:更新所述元數據以指示所述數據已被接收。
15.如權利要求12所述的方法，其中更新所述元數據包括:在所述主存儲器中存儲所述數據之後，更新所述元數據以指示寫入操作完成。
16.—種設備,包括: 接口，經被配置以接收寫入數據命令和數據； 主存儲器，包括第一類型的非易失性存儲器； 緩衝器，包括不同於第一類型的非易失性存儲器的第二類型的非易失性存儲器，以及 控制器，經配置以: 使得所述數據被存儲在所述緩衝器中； 在所述緩衝器中存儲所述數據之後，發出指示寫入數據命令已完成的命令完成狀態指示；以及 在發出所述命令完成狀態指示之後，使得所述數據存儲在所述主存儲器中。
17.如權利要求16所述的設備，其中第二內存類型包含如下的一個或多個:非易失性靜態隨機存取存儲器(NVSRAM)、相變存儲器(PCM)，電阻式隨機存取存儲器(RRAM)、自旋力矩RAM中描述的設備(STRAM)和磁性RAM (MRAM)0
18.如權利要求16所述的設備，其中，所述設備包括固態驅動器和第一存儲器類型的閃速存儲器。
19.如權利要求16所述的設備，其中，所述設備包括混合驅動。
20.如權利要求16所述的設備，其中，當在主存儲器中存儲數據時，所述控制器經被配置為預補償寫入幹擾影響。
【文檔編號】G11C14/00GK103985409SQ201410045201
【公開日】2014年8月13日 申請日期:2014年2月7日 優先權日:2013年2月7日
【發明者】J·D·珊薩姆, M·J·斯坦納, A·克利亞 申請人:希捷科技有限公司