端子及其電鍍方法
2023-12-08 09:55:46 2
專利名稱：端子及其電鍍方法
技術領域：
本發明涉及一種端子及其電鍍方法。
背景技術：
一般的電連接器中，為了使端子腳與電連接器端子接觸時具有良好的導電性，需在該接觸區域鍍金屬。在實際操作中，需先於基材表面鍍上鎳，然後再鍍上一層金。如1994年5月3日公告的發明名稱是「端子製造方法(Method For Making Contact)」的美國專利第5,307,562號中揭示了在端子上先鍍鎳後鍍金的方法。另外，2002年9月17日公告的發明名稱是「端子材料及端子(Terminal Material And Terminal)」的美國專利第6,451,449號中也揭示了在端子基材表面先鍍鎳後鍍金的端子。以上專利中，都是在鎳鍍層的基礎上鍍了一層金，來增加端子的導電性或者抗氧化性。
這種電鍍方法製成的端子雖然可保證端子腳與端子具有良好的導電性，卻不能保證端子的接觸部分的耐磨性及耐腐蝕性，特別是對於測試型插座連接器的端子。由於測試型插座連接器需要多次重複使用，所以使用過程中需要保證更好的耐磨性與耐腐蝕性，所以有必要提出一種新端子及其電鍍方法，以保證端子的耐磨性與抗腐蝕性。
發明內容本發明的目的為提供一種具良好耐磨性及耐腐蝕性的端子。
本發明的另一目的為提供一種可提高端子耐磨性及耐腐蝕性的電鍍方法。
本發明的端子，主要用於插拔型電連接器的端子，包括基材及電鍍在基材上的各鍍層，所述鍍層設有至少一金鍍層及鍍在金鍍層上的鎳鍍層。本發明端子的電鍍方法，主要包括提供基材的步驟；對端子進行脫脂處理的步驟；對端子進行酸洗的步驟；在基材上進行電鍍的步驟；該電鍍的步驟包括鍍金的步驟及在金鍍層上鍍上一層鎳鍍層的步驟。
與現有技術相比，本發明具有如下優點在金鍍層上鍍鎳鍍層，在保證端子具有良好的導電性的同時，也提高了端子的抗腐蝕性與耐磨性，能有效保證端子的使用壽命。
圖1是本發明端子的示意圖；圖2是本發明端子接觸區的鍍層示意圖；圖3是本發明端子的電鍍製成流程圖。
具體實施方式請參閱圖1和圖2，本發明電連接器端子10主要用於插拔型電連接器中，其中端子10的接觸區11經常與其它電子組件(未圖示)插拔接觸，故接觸區11需要良好的耐腐蝕性與耐磨性。
通常為了增強端子10的抗腐蝕性與耐磨性及導電性，需在端子10上鍍一層或多層金屬，而端子10接觸區11的基材20一般為青銅或磷銅，也可以為其它銅合金或其它合金，為了減小端子的接觸阻抗、增強耐腐蝕性及滑動性，鍍上金鍍層40之前，在端子10的整個表面上先鍍第一鎳鍍層30，以防止端子10被氧化，影響其導電性能。然後在端子10的接觸區11上再鍍一層金鍍層40，可提高端子的耐腐蝕性與導電性，而金是貴重金屬且材質較軟，經過反覆插拔後很快磨損，會造成阻抗上升，為了克服上述問題，需在金鍍層40的外層再鍍第二鎳鍍層50，因為鎳較硬且可以承受多次的插拔，可以提高端子的耐腐磨性。其中上述第二鎳鍍層50的厚度是金鍍層40厚度的13～50倍，且鎳鍍層的厚度是0.60～1.1um，金鍍層的厚度是0.02～0.08um。
請同時參閱圖3，為了給端子接觸區上鍍鎳金鎳三層鍍層，需要經過以下步驟步驟61，放料，即將基材20準備好；步驟62，脫脂，清除端子基材上汙垢；步驟63，酸洗，對基材進行清洗去除氧化層；步驟64，鍍鎳，在整個端子的表面鍍上第一鎳鍍層30；步驟65，鍍金，在端子接觸區11上再鍍上一層金鍍層40，且金鍍層40的厚度是0.02～0.08um；步驟66，鍍鎳，在金鍍層40上再鍍第二鎳鍍層50，該第二鎳鍍層的厚度是0.60～1.1um，第二鎳鍍層50的厚度是金鍍層40厚度的13～50倍；步驟67，進行收料。
本發明端子及其電鍍方法在金鍍層上鍍鎳鍍層，在保證端子具有良好的導電性的同時，也提高了端子的抗腐蝕性與耐磨性，能有效保證端子的使用壽命。
本發明也可不需在基材上鍍上第一鎳鍍層，而直接鍍上金鍍層，並在該金鍍層上鍍上鎳鍍層的方法，同樣可保證端子在具有良好導電性的同時，也可提高端子的抗腐蝕性與耐磨性，並能有效保證端子的使用壽命。
在溫度25℃，溼度65％RH條件下，使用手動壓力測試機對採樣端子進行耐久性測試報告，其測試結果如表1所示表1端子耐久性測試報告(單位mΩ) 從上表中可以看出，當先鍍鎳底後鍍金，在插拔前，端子的阻抗值為9.02mΩ；經過1500次反覆插拔後，端子的阻抗值升為11.47mΩ；再經過1500次反覆插拔(即相當於總共經過3000次插拔)，它的阻抗再次升為28.47mΩ，從這些數據中可以看出，端子經過多次插拔，其阻抗值明顯升高，波動範圍很大，影響端子的正常使用，故該端子抗腐蝕性及耐磨性都較差，使用壽命也較短。而先鍍金底後鍍鎳，在插拔前，端子的阻抗值為8.75mΩ；經過1500次反覆插拔後，端子的阻抗值為9.46mΩ，相對於插拔前的阻抗值，它的波動範圍較小；又經過1500次反覆插拔(即相當於總共經過3000次插拔)，它的阻抗值也略有升高，為12.87mΩ，但相對於「先鍍鎳底後鍍金」的阻抗值來說，「鍍金底後鍍鎳」經過反覆插拔後的阻抗值變化較小，同時，「鍍金底後鍍鎳」的端子在0次插拔時的阻抗也較「先鍍鎳底後鍍金」的阻抗小，提高了端子的抗腐蝕性與耐磨性，能有效保證端子的使用壽命。請再看「鍍鎳底後鍍金再鍍鎳」的實驗數據，其在在插拔前，端子的阻抗值為6.53mΩ；經過1500次反覆插拔後，端子的阻抗值為6.59mΩ，相對於插拔前的阻抗值，它的波動範圍很小；經過3000次插拔它的阻抗值為9.63mΩ，從實驗數據中可看出，「先鍍鎳底後鍍金再鍍鎳」其經過反覆插拔，端子的阻抗值變化也較小，且端子在0次插拔時的阻抗也較「先鍍鎳底後鍍金」明顯減小，故在保證端子具有良好的導電性的同時，也提高了端子的抗腐蝕性與耐磨性，能有效保證端子的使用壽命。
權利要求
1.一種端子，包括基材及電鍍在基材上的各鍍層，其特徵在於所述鍍層設有至少一金鍍層及鍍在金鍍層上的鎳鍍層。
2.如權利要求1所述的端子，其特徵在於各鍍層依次鍍於端子上與其它電子元件接觸的區域。
3.如權利要求1所述的端子，其特徵在於鎳鍍層的厚度是金鍍層厚度的13～50倍。
4.如權利要求1所述的端子，其特徵在於鎳鍍層的厚度是0.60～1.1um，金鍍層的厚度是0.02～0.08um。
5.如權利要求1所述的端子，其特徵在於基材與金鍍層之間還設有另一鎳鍍層。
6.一種端子的電鍍方法，包括提供基材的步驟；對端子進行脫脂處理的步驟；對端子進行酸洗的步驟；在基材上進行電鍍的步驟；其特徵在於該電鍍的步驟包括鍍金的步驟及在金鍍層上鍍上一層鎳鍍層的步驟。
7.如權利要求6所述端子的電鍍方法，其特徵在於各鍍層依次鍍於端子上與其它電子組件接觸的區域。
8.如權利要求6所述端子的電鍍方法，其特徵在於鎳鍍層的厚度是金鍍層厚度的13～50倍。
9.如權利要求6所述端子的電鍍方法，其特徵在於鎳鍍層的厚度是0.60～1.1um，金鍍層的厚度是0.02～0.08um。
10.如權利要求6所述端子的電鍍方法，其特徵在於在鍍金步驟之前還包括先在基材上鍍另一鎳鍍層的步驟。
全文摘要
本發明的端子，主要用於插拔型電連接器的端子，包括基材及電鍍在基材上的各鍍層，所述鍍層設有至少一金鍍層及鍍在金鍍層上的鎳鍍層。本發明端子的電鍍方法，主要包括提供基材的步驟；對端子進行脫脂處理的步驟；對端子進行酸洗的步驟；在基材上進行電鍍的步驟；該電鍍的步驟包括鍍金的步驟及在金鍍層上鍍上一層鎳鍍層的步驟。與現有技術相比，本發明具有如下優點在金鍍層上鍍鎳鍍層，在保證端子具有良好的導電性的同時，也提高了端子的抗腐蝕性與耐磨性，能有效保證端子的使用壽命。
文檔編號H01R43/16GK1808795SQ20061003262
公開日2006年7月26日 申請日期2006年1月4日 優先權日2006年1月4日
發明者朱德祥 申請人:番禺得意精密電子工業有限公司