一種數字集成電路的門電路的製作方法
2023-11-10 04:15:27 1
專利名稱：一種數字集成電路的門電路的製作方法
技術領域：
本發明涉及到數字集成電路中的基本單元電路，尤其是一種以電晶體開關管作反相器的基本單元電路。
電晶體開關電路的傳播延遲時間這所以隨電源電壓Vd的變化而變化，究其原因，需要從其構造上來加以探究。因為在晶t2的中存在溝道和基片，當電源電壓上升時，溝道或基片中載流子存儲效應將會增加。這種載流子存儲效應增強現象是由於t2的輸入電壓高電平高於PN結的正嚮導通電壓(Vf＝1.0伏)而產生的。因此，當電源電壓Vd高於1.5伏以上時，電晶體開關管的傳播延遲時間和功率損耗將隨電源電壓Vd的升高而增加。基於這一特性，該電晶體開關管電源電壓Vd就必須選定在1.0伏至1.4伏之間，這對電壓Vd設定的幅度範圍顯得相當苛刻。此外，對某些晶體等開關管而言，電壓Vd從1.2伏附近急劇上升，這種上升還會隨基片的狀況表現有所不同，為了保證傳輸，Vd的電壓要求就更加嚴格了。換句話來說，容許電壓Vd變動幅度的範圍非常窄小，從而給電路設計帶來困難。
發明內容
本發明目的要對上述數字基本單元電路進行改進，在該電路中，傳播延遲時間不隨電源電壓的變化而變化，從而使電源電壓有一個寬幅波動的範圍。
本發明解決其技術問題所採用的技術方案是在現有技術的由兩級晶體等開關管作倒相器上互直接交鏈的數字基本單元電路中，作為後一級倒相器電路的電晶體開關管之輸入電壓，也就是前級倒相器電路的電晶體開關管之輸出電壓，如果能夠被嚴格限制在低於PN結的正向電壓以下，這樣，儘管電源電壓變動，但後級倒相器電路的電晶體開關管中的載流子存儲效應卻不再現。而為了使電晶體開關管之輸入電壓被嚴格限制在低於PN結的正向電壓以下，設想可以通過增加一個穩壓二級管和固定電壓源的辦法，具體做法是，將電晶體之輸入端，通過一個穩壓二級管後接在固定電壓源上，儘管穩壓二級管的正向偏壓會因穩壓二級管的金屬類型不同而有微小的差異，但是，穩壓二級管的正向偏壓一般都在0.6伏左右。當正向電壓大於0.6伏時，穩壓二級管就導通。若固定電壓源電壓Vs設定為0.4伏左右，且穩壓二級管導通良好，則倒相器電路的電晶體開關管之輸入電壓端就保持在1.0伏左右。換句話說，當電壓Vd上升到使電晶體開關管輸入端電壓超過1.0伏時，穩壓二級管就導通，這樣使電晶體開關管之輸入端被控制在小於等於1.0V左右。因此，即使電壓Vd上升，但電晶體開關管之輸入電壓卻始終被控制的大約不超過PN結的正向電壓。
由於電晶體開關管之輸入電壓始終被控制在不超過PN結的正向電壓1.0V之下，也就不再會發生顯著的截流子存儲效應，其傳播延遲時間也就不隨電源電壓變化而變化。
圖2所示的線路圖是本發明第一個實施例的適應電壓寬幅波動的數字基本單元電路。
圖3所示的線路圖是本發明第二個實施例的適應電壓寬幅波動的數字基本單元電路。
附
圖1中、Vd表示電源電壓，Fb表示t2之輸入電壓，t1表示前級倒相器，t2表示後級倒相器，r1表示t1輸出電阻、r2表示t2輸出電阻。
附圖2、附圖3中、Vd表示電源電壓，Fb表示T2之輸入電壓，T1表示前級倒相器，T2表示後級倒相器，R1表示T1輸出電阻、R2表示T2輸出電阻，D1、D2分別表示箝制T1和T2的穩壓二級管，Vs表示固定電壓源。
在第一種實施例中，因為電晶體開關管T1和T2之輸入端通過穩壓二級管D1、D2與固定電壓源Vs相連，因此輸入端電壓大約超過1.0伏左右則穩壓二級管D1、D2導通而使電晶體開關管輸入端電壓被控制在1.0伏左右。這樣，電晶體開關管中就不會發生顯著的載流子存儲效應，阻止了傳播延遲時間隨電源電壓變動而變動。
圖4所示的是本發明的第二種實施例，在這裡，沒有採用固定電壓源Vs，穩壓二級管D1、D2分別被接在電晶體開關管漏極和輸入端之間，除此以外，第二種實施例裝置的其餘部分的電路結構與圖3所示的第一種實施例基本相同。T1的輸入端低電平假設為0.2伏，穩壓二級管D1的正向電壓Vf假設為0.7伏。當電源電壓Vd上升致使T1之輸出電壓大約超過0.9伏，則穩壓二級管D1導通，從而使T1之輸出電壓，也就是T2之輸入電壓被控制在0.9V，於是，電晶體開關管中不再發生顯著的截流子存儲效應，其傳播延遲時間也就不再歲電源電壓變動而變動。
在第二種實施例中，穩壓二級管D2連接在電晶體開關管T2漏極和柵極之間，若T2之輸入電壓大約超過0.9伏，則穩壓二級管D2導通而將輸出電壓控制在0.9伏左右。然而穩壓二級管D1、D2的正向電壓直接決動數字基本單元電路輸出波形的高電平和低電平之間電位差，為了增加輸出電平波形幅度，穩壓二級管D1、D2的正向電壓最好選定為大於第一種實施例中的二極體的正向壓降。無論是第一種還是第二種實施例，電晶體開關管T1出電壓-即電晶體開關管T2的輸入電壓的高電平都是受到限制的。然而，該電壓的低電平是根據電阻R1的阻值與電晶體開關管T1的導通電阻之比值來確定的。因此，低電平的確定與高電平無關。
在第一種和第二種實施例中，穩壓二級管D1、D2用於限制電晶體開關管T1的輸出電壓，以便保證電晶體開關管T1和T2高速工作。若電路不需要高速工作，則可用結型二極體及其類似的二極體替代穩壓二級管。
第一種和第二種實施例中的電阻R1和R2是作為倒相器電晶體開關管T1和T2的負載的。然而，用電晶體等有源元件也可以用來替代電阻R1和R2。
本發明的第一種和第二種實施例適用於電晶體開關管作倒相器的相互直接交鏈的數字基本單元電路，但是，也可以應用於其它數字基本電路。
如上所述，對於本發明提出的適應電壓寬幅波動的數字基本單元電路，儘管電源電壓變動，但是在後級的電晶體開關管中不會出現顯著的截流子存儲效應。因而傳播延遲時間也就不會因電源電壓的變動而變動。由於傳導延遲時間不隨電源電壓的變動而變動，因此允許電源電壓變動的範圍就大了，這就使本發明數字基本單元電路能夠適應電源電壓的寬幅波動。
權利要求
1.一種數字集成電路的門電路，由兩個開關管，兩個電阻構成的倒相器後相互直接交鏈而成，其特徵是上述開關管的所有輸入端電壓，均通過連接開關管外部的PN結電壓箝位元件，被限制在低於開關管輸入端內部的PN結導通電壓之下。
2.根據權利要示1所述的數字集成電路的門電路，其特徵是開關管外部的PN結電壓箝拉元件，其一端連接在開關管的輸入端，另外一端連連接一個電壓源上。
3.根據權利要求2年所述的數字集成電路的門電路，其特徵是開關管外部的PN結電太箍位元件，其負極連接在開關管的所有輸入端，其正極連接在開關管的漏極。
4.根據權利要求2年述的數字集成電路的門電路，其特徵是開關管外部的PN結電壓箝拉元件，其正極連接在所有開關管的輸入端，負有連接一個箝拉電壓源VS上。
5.根據權利要求1或2或3所述的數字集成電路的門電路，其特徵是開關管外部的PN結電壓箝位元件，可以採用肖特基勢壘二級管。
6.根據權利要求3所述的數字集成電路的門電路，其特徵是；所述的所有開關管之輸出電壓被限制在0.9V。
7.根據權利要求4所述的數字集成電路的門電路，其特徵是；肖特基勢壘二經管的正嚮導通電墳力大約為0.6伏，箝位電壓為0.4伏。
全文摘要
一種數字集成電路的門電路，由兩個開關管作作倒相，構成輸入級和輸出級後相互直交鏈組成。這種基本單元電路元件數量少，構造簡單，因此被大規模數字電路廣泛採用。但在現有技術中，上述基本單元電路未被改進前，開關管中的溝道和基片中載流子存儲效應增加特性。使的該門電路傳輸時間傳播隨電源電壓變化而變化，因此現有技術的數字電路對電源電壓的要求非常苛刻，對電路設計帶來困難。本發明通過增加二個穩壓二級管和固定電壓源的辦法，電晶體之輸入端電壓限制在其導通電壓之下，從而使得該門電路的傳輸時間保持恆定，使得改進後的門電路能夠適應較為寬廣的電壓。
文檔編號H03K19/20GK1466269SQ0211239
公開日2004年1月7日 申請日期2002年7月5日 優先權日2002年7月5日
發明者劉大文 申請人:上海百利恆電器有限公司