一種顯著提高控制電流—輸出頻率線性度的張弛振蕩器的製造方法
2023-11-11 18:26:02
一種顯著提高控制電流—輸出頻率線性度的張弛振蕩器的製造方法
【專利摘要】一種顯著提高控制電流—輸出頻率線性度的張弛振蕩器，包括振蕩電路、延時誤差檢測電路和調製電流產生電路，延時誤差檢測電路用於檢測振蕩電路中充放電電容的峰值電壓，並根據峰值電壓產生延時誤差消除信號，使振蕩器振蕩在預設的頻率上，調製電流產生電路根據充放電電容上的峰值電壓，產生相應的附加控制電流，提高充放電電容的充電速率，消除振蕩電路延時的影響，提高控制電流—頻率的線性度，由於調製電流產生電路輸出的額外控制電流會使充放電電容C1和C2上的電壓進一步增加，因此本發明還能夠降低振蕩器輸出信號的抖動。
【專利說明】一種顯著提高控制電流一輸出頻率線性度的張弛振蕩器
【技術領域】
[0001]本發明涉及張弛振蕩器，尤其涉及一種顯著提高控制電流一輸出頻率線性度的張弛振蕩器，屬於CMOS集成電路【技術領域】。
【背景技術】
[0002]在大規模集成電路中，時鐘信號一般由振蕩器產生的。張弛振蕩器具有結構簡單，成本較低，易於集成，而且功耗也相對較小，是振蕩器裡面應用最廣的時鐘產生電路。
[0003]在信號的調製與解調、存儲系統的數據恢復等的應用中，要求所使用的張弛振蕩器的控制電流一頻率具有很高的線性度，從而減小失真，同時也可以增大該張弛振蕩器的頻率範圍。在張弛振蕩器中，控制電流一頻率的線性度和充放電電容振蕩幅度的控制電路的延時有關。因此，要提高振蕩器的線性度，最大化振蕩器的頻率就必須將控制電路的延時影響降到最小。而在時鐘恢復電路中，為了獲得更大的動態範圍，要求張弛振蕩器電路具有小的抖動，張弛振蕩器電路的抖動是由於電路本身的噪聲引起的在翻轉閾值電平處存在的微小擾動，而具有小的抖動的張弛振蕩器電路要求增大其充放電電容的振蕩幅度。
[0004]在現有的技術中，張弛振蕩器有許多不同的結構，對不同結構的張弛振蕩器的共同要求就是精度高和在高頻時頻率-控制電流仍具有良好的線性度。但現有的張弛振蕩器仍存在著一些不足。 [0005]圖1示出了單個定時電容的電流控制張弛振蕩器，包括充電電流源Ictog^放電電流源Idisdmge, PMOS管 MPl、NMOS管MNl，定時電容C，兩個比較器C0MP5和C0MP6，RS觸發器。RS觸發器的輸出端Q接PMOS管MPl和NMOS管麗I的柵端。根據RS觸發器輸出端Q的信號的不同，PMOS管MPl和NMOS管麗I交替導通和關斷，充電電流源Idmge、放電電流源Idischarge交替地給定時電容C充電和放電。
[0006]單個定時電容的電流控制張弛振蕩器的工作過程如下:
[0007]過程1:當RS觸發器的輸出端Q為低電平，PMOS管MPl開啟、NMOS管麗I關斷，充電電流源Idmge給定時電容C充電，當定時電容C上的電壓上升超過上參考電平Vh時，比較器C0MP5輸出高電平，RS觸發器處於置位狀態，輸出端Q輸出高電平；
[0008]過程2:當RS觸發器的輸出端Q輸出高電平，PMOS管MPl關斷、NMOS管麗I開啟，放電電流源Idisdmge開始給定時電容C放電，C上的電壓下降，當定時電容C上的電壓下降到小於下參考電平\時，比較器C0MP6輸出高電平，RS觸發器處於復位狀態，輸出端Q輸出低電平；
[0009]RS觸發器輸出端Q為低電平，回到初始狀態，然後依次重複上面兩個過程。
[0010]單個定時電容的電流控制張弛振蕩器的電容上的電壓在上參考電平Vh和下參考電平\之間來回振蕩。如果控制電路(圖1中的C0MP5、C0MP6和RS觸發器)的延時可以被忽略，且設I I，則振蕩器的周期和頻率為
【權利要求】
1.一種顯著提高控制電流一輸出頻率線性度的張弛振蕩器，其特徵在於，包括振蕩電路、延時誤差檢測電路及調製電流產生電路，延時誤差檢測電路用於檢測振蕩電路中充放電電容的峰值電壓，並根據峰值電壓產生延時誤差消除信號，使振蕩器振蕩在預設的頻率上；調製電流產生電路根據充放電電容上的峰值電壓，產生相應的附加控制電流，提高充放電電容的充電速率，消除振蕩電路延時的影響，提高控制電流一頻率的線性度和降低振蕩器抖動，其中: 振蕩電路包括電流源I。、PMOS管Ml、M2，控制開關S1、S2、S3、S4，充放電電容Cl、C2，比較器COMPl、C0MP2及RS觸發器和參考電平VMf，電流源Itl的正極接地，電流源Itl的負極連接PMOS管Ml的漏極和柵極，PMOS管Ml的源極與PMOS管M2的源極互連並連接電源VDD，PMOS管Ml的柵極與PMOS管M2的柵極互連，PMOS管M2的漏極分別連接控制開關SI和控制開關S3的一端,控制開關SI的另一端連接控制開關S2的一端和充放電電容Cl的一端以及比較器COMPl的同相輸入端，充放電電容Cl的另一端及控制開關S2的另一端均接地，控制開關SI的控制端與控制開關S2的控制端互連並連接RS觸發器的輸出端Q，控制開關S3的另一端與控制開關S4的一端、充放電電容C2的一端以及比較器C0MP2的同相輸入端相連，充放電電容C2的另一端及控制開關S4的另一端均接地，控制開關S3的控制端與控制開關S4的控制端互連並連接RS觸發器的輸出非端Q，RS觸發器的置位輸入端S及復位輸入端R分別連接比較器COMPl的輸出端及比較器C0MP2的輸出端，比較器COMPl的反相輸入端與比較器C0MP2的反相輸入端互連並接參考電平Vref ； 調製電流產生電路包括比較器C0MP3、NM0S管Mr和電阻RK，NMOS管Mr的漏極連接振蕩電路中電流源Itl的負極，?OS管Mk的源極連接電阻Rk的一端和比較器C0MP3的反向輸入端，電阻Rk的另一端接地； 延時誤差檢測電路包 括控制開關S5、控制開關S6、控制開關S7、控制開關S8，反相器INVl、反相器INV2以及包括運算放大器AMPl、AMP2，三極體BJT及電容C4構成的峰值檢測與保持電路，包括減法器SUB、除法器DIV、比較器C0MP4以及作為電壓保持的運算放大器AMP3構成的延時誤差信號產生電路和包括PMOS管M3、PMOS管M4、電容C3構成的延時單元，延時單元中PMOS管M3的源極連接電源VDD，PMOS管M3的的漏極與PMOS管M4的源極互連，PMOS管M3的柵極與PMOS管M4的柵極互連並連接偏置電壓VB，PM0S管M4的漏極與電容C3的一端、控制開關S8的控制端以及反相器INV2的輸入端連接在一起，電容C3的另一端接地，反相器INV2的輸出端連接控制開關S7的控制端，控制開關S7的一端連接延時誤差信號產生電路中減法器SUB的一個輸入端，減法器SUB的另一個輸入端連接2V,ef，減法器SUB的輸出端連接加法器DIV的一個輸入端，加法器DIV的另一個輸入端連接V2,ef，加法器DIV的輸出端連接電壓保持運算放大器AMP3的同相輸入端，電壓保持運算放大器AMP3的反相輸入端與電壓保持運算放大器AMP3的輸出端互連並連接比較器C0MP4的反相輸入端，比較器C0MP4的同相輸入端與控制開關S7的另一端、控制開關S8的一端以及作為峰值檢測與保持電路輸出端的運算放大器AMP2的輸出端連接在一起，比較器C0MP4的輸出端作為延時誤差信號產生電路的輸出端連接反相器INVl的輸入端和控制開關S6的控制端，反相器INVl的輸出端連接控制開關S5的控制端，控制開關S5的一端連接振蕩電路中充放電電容Cl的非接地端，控制開關S5的另一端連接控制開關S6的一端和作為峰值檢測與保持電路輸入端的運算放大器AMPl的同相輸入端，控制開關S6的另一端接地，運算放大器AMPl的反相輸入端與電容C4的一端、三極體BJT的發射極以及運算放大器AMP2的同相輸入端連接在一起，三極體BJT的基極和集電極連接運算放大器AMPl的輸出端，運算放大器AMP2的反相輸入端與運算放大器AMP2的輸出端互連，控制開關S8的另一端連接調製電流產生電路中比較器C0MP3的同相輸入端。
2.根據權利要求1所述的提高控制電流一輸出頻率線性度的張弛振蕩器，其特徵在於，振蕩電路中充放電電容Cl和C2的結構與電容值完全相同，兩個比較器COMPl和C0MP2都是遲滯比 較器。
【文檔編號】H03K3/013GK103997317SQ201410215745
【公開日】2014年8月20日 申請日期:2014年5月21日 優先權日:2014年5月21日
【發明者】孫偉鋒, 黃澤祥, 張允武, 祝靖, 陸生禮, 時龍興 申請人:東南大學